KR20090044677A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20090044677A
KR20090044677A KR1020070110877A KR20070110877A KR20090044677A KR 20090044677 A KR20090044677 A KR 20090044677A KR 1020070110877 A KR1020070110877 A KR 1020070110877A KR 20070110877 A KR20070110877 A KR 20070110877A KR 20090044677 A KR20090044677 A KR 20090044677A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
bond pad
redistribution
redistribution layer
Prior art date
Application number
KR1020070110877A
Other languages
English (en)
Other versions
KR100927762B1 (ko
Inventor
백종식
박두현
진정기
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020070110877A priority Critical patent/KR100927762B1/ko
Publication of KR20090044677A publication Critical patent/KR20090044677A/ko
Application granted granted Critical
Publication of KR100927762B1 publication Critical patent/KR100927762B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치 및 그 제조 방법이 개시된다. 반도체 다이에 제1절연층이 형성되고, 제1절연층 위로 본드 패드에 연결된 재배선층이 형성된다. 재배선층은 5~15㎛의 두께를 갖는 구리로 형성된다. 따라서, 솔더볼과 재배선층의 금속간 화합물층은 3~5㎛ 미만의 깊이로 형성되므로, 재배선층으로부터 솔더볼이 박리되지 않는다. 다르게 표현하면, UBM없이 솔더볼이 재배선층에 양호하게 용착된 상태를 유지한다. 또한, 제1절연층은 3~15㎛의 두께로 형성된다. 따라서, 솔더볼로부터 전달되는 기계적 스트레스를 제1절연층이 충분히 흡수 및 완화시킨다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이다.
일반적으로 칩 사이즈 패키지는 반도체 공정을 거쳐 완성된 웨이퍼가 각각의 반도체 칩으로 개별화(singulation)된 후 제조된다. 그러나, 웨이퍼 레벨 패키지는 웨이퍼 상태에서 회로가 재배열(redistribution)되거나, 플립칩 범핑된 후 개별화되어 제조된다. 따라서, 웨이퍼 레벨 칩 사이즈 패키지는 모든 패키징 공정이 웨이퍼 레벨에서 이루어지고, 또한 패키지의 크기가 칩의 크기와 같다.
한편, 반도체 다이에 형성된 와이어 본딩용 주변형(peripheral) 본드 패드를 격자형으로 재배열하기 위해서는 다수의 재배선층(redistribution layer) 및 UBM(Under Bumped Metallogy)이 필요하다. 즉, 상기 재배선층은 주변에만 형성된 본드 패드의 위치를 격자형으로 재배열하는 역할을 하고, 상기 UBM은 상기 재배선층의 끝단에 솔더볼이 잘 용착되도록 하는 역할을 한다.
상기 재배선층은 통상 구리(Cu)로 형성되고, 상기 UBM은 Al-Ni-Cu, Ti-Ni-Cu, TiW-Cu-Ni-Au, Ti-Cu-Ni-Au, Ni-Au, Al-Ti-Cr-Cu 등으로 형성된다. 물론, 이를 위해 금속 공정 및 포토 공정이 각각 2번씩 실시된다. 즉, 하나의 금속 공정후 이를 재배선층으로 형성하기 위해 포토 레지스트의 코팅, 노광 및 현상 공정이 수행되고, 이어서 다른 금속 공정후 이를 UBM으로 형성하기 위해 포토 레지스트의 코팅, 노광 및 현상 공정이 수행된다.
이와 같이 종래에는 웨이퍼 레벨 패키지를 만들기 위해 재배선층과 UBM이 각각 형성됨으로써, 제조 공정이 복잡해지고, 수율이 낮으며, 또한 제조 가격이 비싸지는 문제가 있다.
또한, 종래의 웨이퍼 레벨 패키지는 솔더볼이 반도체 다이의 표면에 바로 위치됨으로써, 외부로부터 전달되는 기계적 스트레스가 그대로 솔더볼에 전달되는 단점이 있다. 즉, 외부로부터 전달되는 기계적 스트레스를 흡수 완충하는 부재가 없다. 예를 들면, 웨이퍼 레벨 패키지가 외부 장치에 실장되어 열수축 및 열팽창될 때, 상기 열팽창 및 열수축으로 인한 기계적 스트레스가 상기 솔더볼에 그대로 전달된다. 따라서, 상기 솔더볼과 UBM 사이의 계면이 크랙되거나 또는 손상되는 문제가 있다.
본 발명은 상술한 종래의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 목적은 UBM없이 재배선층만으로 본드 패드와 솔더볼을 전기적으로 연결함으로써, 제조 공정이 단순하고 수율이 높으며 또한 제조 가격이 저렴한 반도체 장치 및 그 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 솔더볼과 반도체 다이 사이에 졀연층이 개재되도록 함으로써, 외부로부터 전달되는 기계적 스트레스가 흡수 완화되어 계면 크랙 현상을 방지할 수 있는 반도체 장치 및 그 제조 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 따른 반도체 장치는 제1면과, 그 반대면인 제2면을 갖고, 상기 제1면에는 적어도 하나의 본드 패드가 형성되며, 상기 본드 패드를 제외한 상기 제1면에는 패시베이션층이 형성된 반도체 다이; 상기 본드 패드의 외주연인 패시베이션층 위에 형성된 제1절연층; 상기 본드 패드에 연결된 동시에, 상기 제1절연층 위에까지 연장된 재배선층; 상기 재배선층을 덮되, 상기 재배선층의 일정 영역이 노출되도록 개구가 형성된 제2절연층; 및, 상기 제2절연층의 개구를 통하여 외부로 노출된 재배선층 위에 용착된 적어도 하나의 솔더볼을 포함한다.
상기 제1절연층은 PI(PolyImide), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀릭 수지(phenolic resin), 에폭시(epoxy), 실리콘(Silicone), 산화막(SiO2), 질화막(Si3N4) 및 그 혼합물중 선택된 어느 하나일 수 있다.
상기 제1절연층은 두께가 3~15㎛일 수 있다.
상기 재배선층은 도금된 구리일 수 있다.
상기 재배선층은 두께가 5~15㎛일 수 있다.
상기 재배선층의 하부에는 시드층이 더 형성될 수 있다.
상기 시드층은 티타늄 및 구리가 순차 증착되거나 또는 티타늄 텅스텐 합금 및 구리가 순차 증착되어 형성될 수 있다.
상기 제2절연층은 PI(PolyImide), BCB(Benzo Cyclo Butene),, PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀릭 수지(phenolic resin), 에폭시(epoxy), 실리콘(Silicone), 산화막(SiO2), 질화막(Si3N4) 및 그 혼합물중 선택된 어느 하나일 수 있다.
상기 제2절연층은 두께가 3~15㎛일 수 있다.
상기 제2절연층의 개구는 상기 본드 패드로부터 이격된 위치에 형성될 수 있다.
상기 제2절연층의 개구는 상기 본드 패드와 대응되는 위치에 형성될 수 있다.
상기 제2절연층의 개구는 상기 본드 패드 및 패시베이션층에 대응되는 영역에 형성될 수 있다.
상기 본드 패드에는 직접 제1절연층이 형성되고, 상기 본드 패드와 대응되는 제1절연층 위에 제2절연층의 개구가 형성될 수 있다.
상기 솔더볼에는 니켈이 더 도핑될 수 있다.
또한, 상기한 목적을 달성하기 위해 본 발명에 따른 반도체 장치의 제조 방법은 제1면과, 그 반대면인 제2면을 갖고, 상기 제1면에는 적어도 하나의 본드 패 드가 형성되며, 상기 본드 패드를 제외한 상기 제1면에는 패시베이션층이 형성된 반도체 다이를 준비하는 반도체 다이 준비 단계; 상기 본드 패드의 외주연인 패시베이션층 위에 제1절연층을 형성하는 제1절연층 형성 단계; 상기 본드 패드 및 제1절연층에 시드층을 형성하는 시드층 형성 단계; 상기 시드층 위에 재배선층을 형성할 수 있도록, 상기 시드층의 일정 영역이 외부로 노출되도록 포토 레지스트층을 형성하는 포토 레지스트층 형성 단계; 상기 포토 레지스트층을 통하여 노출된 시드층에 일정 두께의 재배선층을 형성하는 재배선층 형성 단계; 상기 포토 레지스트층을 제거하는 포토 레지스트층 제거 단계; 상기 재배선층의 외측에 형성된 시드층을 제거하는 시드층 제거 단계; 상기 재배선층의 일정 영역에 개구가 형성되도록 제2절연층을 형성하는 제2절연층 형성 단계; 및, 상기 제2절연층의 개구를 통하여 노출된 재배선층에 솔더볼을 형성하는 솔더볼 형성 단계를 포함한다.
상기 제1절연층 형성 단계는 액상의 제1절연층을 스핀 코팅(spin coating)하거나, 스크린 프린팅(screen printing)하거나 또는 디스펜싱(dispensing)하여 이루어질 수 있다.
상기 시드층 형성 단계는 금속을 스퍼터링(sputtering)하거나, 화학적으로 기상 증착(CVD)하거나, 플라즈마 상태로 기상 증착(PECVD)하여 이루어질 수 있다.
상기 재배선층 형성 단계는 구리를 전기 도금하여 이루어질 수 있다.
상기 제2절연층 형성 단계는 액상의 제2절연층을 스핀 코팅(spin coating)하거나, 스크린 프린팅(screen printing)하거나 또는 디스펜싱(dispensing)하여 이루어질 수 있다.
본 발명은 UBM없이 재배선층만으로 본드 패드와 솔더볼을 전기적으로 연결함으로써, 제조 공정이 단순하고 수율이 높으며 또한 제조 가격이 저렴한 반도체 장치 및 그 제조 방법을 제공한다.
또한, 본 발명은 솔더볼과 반도체 다이 사이에 졀연층이 개재되도록 함으로써, 외부로부터 전달되는 기계적 스트레스를 흡수 완화하여 계면 크랙 현상을 방지할 수 있는 반도체 장치 및 그 제조 방법을 제공한다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치의 단면도가 도시되어 있다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 장치(100)는 반도체 다이(110), 제1절연층(120), 재배선층(130), 제2절연층(140) 및 솔더볼(150)을 포함한다.
상기 반도체 다이(110)는 대략 평평한 제1면(111)과, 상기 제1면(111)의 반대면으로서 대략 평평한 제2면(112)을 갖는다. 또한, 상기 반도체 다이(110)는 상기 제1면(111)에 적어도 하나의 본드 패드(113)가 형성될 수 있다. 더욱이, 상기 본드 패드(113)의 외주연인 제1면(111)에는 패시베이션층(114)이 형성될 수 있다. 이러한 패시베이션층(114)은 PI(PolyImide), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀릭 수지(phenolic resin), 에폭 시(epoxy), 실리콘(Silicone), 산화막(SiO2), 질화막(Si3N4) 및 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 여기서 상기 패시베이션층(114)의 재질을 한정하는 것은 아니다.
상기 제1절연층(120)은 상기 본드 패드(113)의 외주연인 패시베이션층(114) 위에 일정 두께로 형성되어 있다. 즉, 상기 제1절연층(120)은 상기 본드 패드(113)를 덮지 않고, 상기 패시베이션층(114)만을 덮는다. 이러한 제1절연층(120)은 PI(PolyImide), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀릭 수지(phenolic resin), 에폭시(epoxy), 실리콘(Silicone), 산화막(SiO2), 질화막(Si3N4) 및 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 여기서 상기 제1절연층(120)의 재질을 한정하는 것은 아니다. 더불어, 상기 제1절연층(120)은 대략 3~15㎛의 두께로 형성될 수 있다. 상기 제1절연층(120)의 두께가 3㎛ 미만이면, 외부 장치로부터 상기 솔더볼(150)에 전달되는 기계적 스트레스의 흡수 완충 효율이 떨어진다. 또한, 상기 제1절연층(120)의 두께가 15㎛를 초과하면 반도체 장치(100)의 두께가 과도하게 두꺼워진다.
상기 재배선층(130)은 일단이 상기 본드 패드(113)에 전기적으로 연결된 동시에, 타단이 상기 제1절연층(120)의 위에까지 일정 길이로 연장되어 있다. 주지된 바와 같이 이러한 재배선층(130)은 주변형 본드 패드(113)의 위치를 격자형으로 재배열하는 역할을 한다. 상기 재배선층(130)은 구리(Cu) 및 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 여기서 상기 재배선층(130)의 재질을 한정하는 것은 아니다. 또한, 상기 재배선층(130)은 대략 5~15㎛의 두께로 형성될 수 있다. 상기 재배선층(130)의 두께가 5㎛ 미만이면, 상기 재배선층(130)에 용착된 솔더볼(150)이 쉽게 박리될 수 있다. 즉, 재배선층(130)과 솔더볼(150) 사이의 금속간 화합물층은 통상 3~5㎛로 형성되는데, 상기 재배선층(130)의 두께가 5㎛ 미만이면 금속간 화합물층이 직접 상기 제1절연층(120)에 접촉될 수 있다. 따라서, 이때에는 솔더볼(150)의 접착력이 현저히 약해져, 상기 솔더볼(150)이 상기 재배선층(130)으로부터 쉽게 박리될 수 있다. 또한, 상기 재배선층(130)의 두께가 15㎛를 초과하게 되면, 공정 시간이 지나치게 길어진다. 즉, 상기 재배선층(130)은 전기 도금 공정으로 형성하게 되는데, 재배선층(130)의 두께를 15㎛ 이상으로 형성하기 위해서는 많은 전기 도금 공정 시간이 필요하다.
상기 제2절연층(140)은 상기 재배선층(130) 및 상기 재배선층(130)이 형성되지 않은 제1절연층(120) 위에 일정 두께로 형성되어 있다. 더불어, 상기 제2절연층(140)은 상기 재배선층(130)중 일정 영역을 노출시킬 수 있도록 개구(opening)(142)를 갖는다. 상기 제2절연층(140)은 상기 재배선층(130)을 덮음으로써, 상기 재배선층(130)의 산화 및 오염을 방지하는 역할을 한다. 이러한 제2절연층(140)은 PI(PolyImide), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀릭 수지(phenolic resin), 에폭시(epoxy), 실리콘(Silicone), 산화막(SiO2), 질화막(Si3N4) 및 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 여기서 상기 제2절연층(140)의 재질을 한정하는 것은 아니다. 더 불어, 상기 제2절연층(140) 역시 대략 3~15㎛의 두께로 형성될 수 있다. 상기 제2절연층(140)의 두께가 3㎛ 미만이면, 외부 장치로부터 솔더볼(150)에 전달되는 기계적 스트레스의 흡수 완충 효율이 떨어진다. 또한, 상기 제2절연층(140)의 두께가 15㎛를 초과하면 반도체 장치(100)의 두께가 과도하게 두꺼워진다.
상기 솔더볼(150)은 상기 제2절연층(140)의 개구(142)를 통하여 외부로 노출된 재배선층(130) 위에 대략 구 형태로 용착되어 있다. 이러한 솔더볼(150)은 상기 반도체 다이(110)와 외부 장치 사이의 전기적 신호 전달 역할을 한다. 이러한 솔더볼(150)은 Sn-Pb, Sn-Pb-Ag, Sn-Pb-Bi, Sn-Cu, Sn-Ag, Sn-Bi, Sn-Ag-Cu, Sn-Ag-Bi, Sn-Zn 및 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 여기서 상기 솔더볼(150)의 재질을 한정하는 것은 아니다. 더욱이, 상기 솔더볼(150)에는 상기 재배선층(130)과 최적의 금속간 화합물층을 이루도록 니켈(Ni)이 더 도핑될 수도 있다. 이러한 니켈의 도핑 농도는 예를 들면 대략 1wt.% 이하일 수 있다.
한편, 상기 재배선층(130)과 본드 패드(113) 및 제1절연층(120) 사이에는 시드층(160)이 더 형성될 수 있다. 이러한 시드층(160)은 티타늄(Ti) 및 구리(Cu)가 순차 증착되거나 또는 티타늄 텅스텐(TiW) 및 구리(Cu)가 순차 증착되어 형성될 수 있다. 그러나, 여기서 상기 시드층(160)의 재질을 한정하는 것은 아니다. 이러한 시드층(160)은 제조 공정중 상기 재배선층(130)이 용이하게 도금되도록 하는 동시에, 재배선층(130)이 상기 제1절연층(120)에 강하게 접착되도록 하는 역할을 한다. 이러한 시드층(160)에 대해서는 아래의 반도체 장치 제조 방법에서 더욱 자세히 설명하기로 한다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 반도체 장치의 단면도가 도시되어 있다.
도 2에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 장치(200)는 제2절연층(240)에 형성된 개구(242) 및 솔더볼(250)의 용착 위치를 제외한 나머지 구성은 도 1에 도시된 반도체 장치(100)와 유사하다. 따라서 그 차이점만을 설명하기로 한다.
본 발명의 다른 실시예에 따른 반도체 장치(200)는 제2절연층(240)에 형성된 개구(242)가 본드 패드(113)와 대응되는 위치에 형성되어 있다. 물론, 이와 같이 하여, 솔더볼(250)도 상기 본드 패드(113)와 대응되는 위치에 형성될 수 있다. 따라서, 상기 솔더볼(250)과 재배선층(230) 사이의 접속 면적 및 접속력이 증가할 수 있다. 즉, 재배선층(130)은 본드 패드(113) 및 제1절연층(120)을 따라 절곡되어 있음으로써, 상기 솔더볼(250)과 재배선층(130) 사이의 상호간 접속 면적 및 접속력이 증가한다.
이러한 도 2에 도시된 구조는 도 1에 도시된 구조와 함께 하나의 반도체 다이에 구현될 수 있다. 즉, 어떤 솔더볼(250)은 본드 패드(113)와 대응되는 위치에 형성되고, 다른 솔더볼(150)은 본드 패드(113)로부터 일정 거리 이격된 위치에 형성될 수 있다. 따라서, 재배선층을 더욱 다양한 모양 및 길이로 형성할 수 있고, 이에 따라 솔더볼을 원하는 피치(pitch)로 충분히 면배열할 수 있게 된다.
도 3을 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면도 가 도시되어 있다.
도 3에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 반도체 장치(300) 역시 제2절연층(340)에 형성된 개구(342) 및 솔더볼(350)의 용착 위치를 제외한 나머지 구성은 도 1에 도시된 반도체 장치(100)와 유사하다. 따라서 그 차이점만을 설명하기로 한다.
본 발명의 다른 실시예에 따른 반도체 장치(300)는 제2절연층(340)에 형성된 개구(342)가 대략 본드 패드(113)와 패시베이션층(114)에 걸치어 형성되어 있다. 물론, 이와 같이 하여, 솔더볼(350)도 상기 본드 패드(113)와 패시베이션층(114)에 걸치어 형성된 형태를 한다.
이러한 도 3에 도시된 구조는 도 1 및 도 2에 도시된 구조와 함께 하나의 반도체 다이에 구현될 수 있다. 즉, 어떤 솔더볼(350)은 본드 패드(113)와 패시베이션층(114)에 걸치어 형성된 형태를 하고, 다른 솔더볼(150)은 본드 패드(113)로부터 일정 거리 이격된 위치에 형성되며, 또 다른 솔더볼(250)은 본드 패드(113)와 대응되는 위치에 형성될 수 있다. 따라서, 재배선층을 더욱 다양한 모양 및 길이로 형성할 수 있고, 이에 따라 솔더볼을 원하는 피치로 충분히 면배열할 수 있게 된다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 반도체 장치의 단면도가 도시되어 있다.
도 4에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 반도체 장 치(400)는 제1절연층(420,421)의 형성 위치, 제2절연층(440)에 형성된 개구(442) 및 솔더볼(450)의 용착 위치를 제외한 나머지 구성이 도 1에 도시된 반도체 장치(100)와 유사하다. 따라서 그 차이점만을 설명하기로 한다.
본 발명의 다른 실시예에 따른 반도체 장치(400)는 본드 패드(113)의 외측에 제1절연층(420)이 형성되어 있을 뿐만 아니라, 본드 패드(113)와 대응되는 영역에도 제1절연층(421)이 형성되어 있다. 물론, 상기 제1절연층(420)과 제1절연층(421)의 사이를 통해서는 본드 패드(113)의 일정 영역이 외부로 노출되어 있다. 더불어, 상기 외부로 노출된 본드 패드(113), 상기 본드 패드(113) 외측의 제1절연층(420) 및 상기 본드 패드(113)와 대응되는 제1절연층(421)에는 시드층(460) 및 재배선층(430)이 형성되어 있다.
또한, 제2절연층(440)의 개구(442)는 상기 본드 패드(113)와 대응되는 위치에 형성되어 있다. 즉, 상기 개구(442)는 상기 본드 패드(113)와 대응되는 제1절연층(421) 위에 형성되어 있다. 물론, 이러한 개구(442)를 통해서는 평평한 재배선층(430)이 외부로 노출된다. 더욱이, 이와 같이 개구(442)를 통하여 노출된 재배선층(430)에는 구 형태의 솔더볼(450)이 용착된다.
이러한 도 4에 도시된 구조는 도 1 내지 도 3에 도시된 구조와 함께 하나의 반도체 다이에 구현될 수 있다. 즉, 어떤 솔더볼(450)은 본드 패드(113) 및 제1절연층(421)과 대응되는 위치에 형성되고, 다른 솔더볼(150)은 본드 패드(113)로부터 일정 거리 이격된 위치에 형성되며, 또 다른 솔더볼(250)은 본드 패드(113)와 대응되는 위치에 형성되며, 또 다른 솔더볼(350)은 본드 패드(113)와 패시베이션 층(114)에 걸친 형태로 형성될 수 있다. 따라서, 재배선층을 더욱 다양한 모양 및 길이로 형성할 수 있고, 이에 따라 솔더볼을 원하는 피치로 충분히 면배열할 수 있게 된다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법이 순서도로서 도시되어 있다.
도 5에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은 반도체 다이 준비 단계(S1)와, 제1절연층 형성 단계(S2)와, 시드층 형성 단계(S3)와, 포토 레지스트층 형성 단계(S4)와, 재배선층 형성 단계(S5)와, 포토 레지스트층 제거 단계(S6)와, 시드층 식각 단계(S7)와, 제2절연층 형성 단계(S8)와, 솔더볼 형성 단계(S9)로 이루어진다.
도 6a 내지 도 6i를 참조하면, 도 5에 도시된 반도체 장치의 제조 방법이 단면도로서 도시되어 있다.
도 6a에 도시된 바와 같이, 상기 반도체 다이 준비 단계(S1)에서는, 대략 평평한 제1면(111)과, 이것의 반대면인 대략 평평한 제2면(112)을 갖고, 상기 제1면(111)에는 적어도 하나의 본드 패드(113)가 형성된 반도체 다이(110)를 준비한다. 여기서, 상기 본드 패드(113)를 제외한 상기 제1면(111)에는 패시베이션층(114)을 형성한다.
도 6b에 도시된 바와 같이, 상기 제1절연층 형성 단계(S2)에서는, 상기 본 드 패드(113)의 외주연인 패시베이션층(114) 위에 일정 두께의 제1절연층(120)을 형성한다. 예를 들면, 액상의 제1절연층(120)을 본드 패드(113) 및 패시베이션층(114) 위에 스핀 코팅(spin coating)하거나, 스크린 프린팅(screen printing)하거나 또는 디스펜싱(dispensing) 한 후 경화시킴으로써, 일정 두께의 제1절연층(120)을 형성한다. 물론, 이러한 공정 이후에는 노광 및 현상 공정을 통하여 상기 본드 패드(113)가 상기 제1절연층(120)을 통하여 외부로 노출되도록 한다.
도 6c에 도시된 바와 같이, 상기 시드층 형성 단계(S3)에서는, 상기 본드 패드(113) 및 제1절연층(120) 위에 시드층(160)을 형성한다. 예를 들면, 상기 본드 패드(113) 및 제1절연층(120) 위에 금속을 스퍼터링(sputtering)하거나, 화학적으로 기상 증착(CVD)하거나, 플라즈마 상태로 기상 증착(PECVD)하여 형성한다. 여기서, 상기 시드층(160)은 티타늄 및 구리 순서로 형성하거나, 또는 티타늄텅스텐 및 구리 순서로 형성할 수 있으나, 이러한 재질 및 형성 순서로 본 발명을 한정하는 것은 아니다.
도 6d에 도시된 바와 같이, 상기 포토 레지스트층 형성 단계(S4)에서는, 상기 시드층(160)의 일정 영역이 외부로 노출되도록 포토 레지스트층(170)을 형성한다. 예를 들면, 상기 시드층(160) 전체에 일정 두께의 포토 레지스트층(170)을 형성한 후, 경화, 노광 및 현상 공정을 통하여 재배선층이 형성될 영역을 정의한다.
도 6e에 도시된 바와 같이, 상기 재배선층 형성 단계(S5)에서는, 상기 포토 레지스트층(170)을 통하여 노출된 시드층(160)에 일정 두께의 재배선층(130)을 형성한다. 예를 들면, 상기 시드층(160)을 이용하여 전기 도금을 수행함으로써, 일정 두께의 재배선층(130)을 형성한다. 물론, 상기 재배선층(130)의 주요 재질은 구리일 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다.
도 6f에 도시된 바와 같이, 상기 포토 레지스트층 제거 단계(S6)에서는, 상기 재배선층(130)의 외측에 위치된 필요없는 포토 레지스트층(170)을 모두 식각하여 제거한다. 이때, 아직 시드층(160)은 제거되지 않은 상태이다.
도 6g에 도시된 바와 같이, 상기 시드층 식각 단계(S7)에서는, 상기 재배선층(130)의 외측에 형성된 시드층(160)을 식각함으로써, 재배선층(130)들 사이의 불필요한 전기적 쇼트가 방지되도록 한다. 예를 들면, 상기 재배선층(130)을 마스크로 하여 재배선층(130)과 반응하지 않는 에칭 용액을 이용하여 상기 시드층(160)만을 식각한다.
도 6h에 도시된 바와 같이, 상기 제2절연층 형성 단계(S8)에서는, 상기 재배선층(130) 및 제1절연층(120) 위에 일정 두께의 제2절연층(140)을 형성한다. 예를 들면, 액상의 제2절연층(140)을 상기 재배선층(130) 및 제1절연층(120) 위에 스핀 코팅(spin coating)하거나, 스크린 프린팅(screen printing)하거나 또는 디스펜싱(dispensing) 한 후 경화시킴으로써, 일정 두께의 제2절연층(140)을 형성한다. 물론, 이러한 공정 이후에는 노광 및 현상 공정을 통하여 상기 재배선층(130)중 솔더볼이 용착될 영역이 외부로 노출되도록 한다. 즉, 제2절연층(140)중 솔더볼이 용착될 영역에 개구(142)가 형성되도록 한다.
도 6i에 도시된 바와 같이, 상기 솔더볼 형성 단계(S9)에서는, 상기 제2절연층(140)의 개구(142)를 통하여 노출된 재배선층(130)에 일정 직경의 솔더볼(150) 을 용착한다. 예를 들면, 먼저 상기 개구(142)를 통하여 노출된 재배선층(130)에 점도가 있는 플럭스를 도포하고, 이어서 솔더볼(150)을 그 플럭스 위에 위치시킨다. 이어서, 상기 반도체 다이를 150~250℃의 퍼니스에 넣었다 꺼내면 상기 플럭스는 휘발되어 제거되고 구 형태의 솔더볼(150)이 상기 재배선층(130)에 용착된다. 여기서, 상기 솔더볼(150)은 통상의 Sn-Ag-Cu 합금일 수 있으며, 상기 재배선층(130)에 최적의 금속간 화합물층이 형성될 수 있도록 니켈(Ni)이 더 도핑된 것을 이용할 수도 있다. 그러나, 이러한 솔더볼(150)의 재질로 본 발명을 한정하는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치를 도시한 단면도;
도 2는 본 발명의 다른 실시예에 따른 반도체 장치를 도시한 단면도;
도 3은 본 발명의 다른 실시예에 따른 반도체 장치를 도시한 단면도;
도 4는 본 발명의 다른 실시예에 따른 반도체 장치를 도시한 단면도;
도 5는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 도시한 순서도; 및,
도 6a 내지 도 6i는 도 5에 도시된 반도체 장치의 제조 방법을 순차적으로 도시한 단면도이다.

Claims (19)

  1. 제1면과, 그 반대면인 제2면을 갖고, 상기 제1면에는 적어도 하나의 본드 패드가 형성되며, 상기 본드 패드를 제외한 상기 제1면에는 패시베이션층이 형성된 반도체 다이;
    상기 본드 패드의 외주연인 패시베이션층 위에 형성된 제1절연층;
    상기 본드 패드에 연결된 동시에, 상기 제1절연층 위에까지 연장된 재배선층;
    상기 재배선층을 덮되, 상기 재배선층의 일정 영역이 노출되도록 개구가 형성된 제2절연층; 및,
    상기 제2절연층의 개구를 통하여 외부로 노출된 재배선층 위에 용착된 적어도 하나의 솔더볼을 포함하여 이루어진 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제1절연층은 PI(PolyImide), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀릭 수지(phenolic resin), 에폭시(epoxy), 실리콘(Silicone), 산화막(SiO2) 및 질화막(Si3N4) 중 선택된 어느 하나로 형성된 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 제1절연층은 두께가 3~15㎛인 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 재배선층은 도금된 구리인 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 재배선층은 두께가 5~15㎛인 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 재배선층의 하부에는 시드층이 더 형성된 것을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 시드층은 티타늄 및 구리가 순차 증착되거나 또는 티타늄 텅스텐 합금 및 구리가 순차 증착되어 형성된 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 제2절연층은 PI(PolyImide), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀릭 수지(phenolic resin), 에폭 시(epoxy), 실리콘(Silicone), 산화막(SiO2) 및 질화막(Si3N4) 중 선택된 어느 하나로 형성된 것을 특징으로 하는 반도체 장치.
  9. 제 1 항에 있어서,
    상기 제2절연층은 두께가 3~15㎛인 것을 특징으로 하는 반도체 장치.
  10. 제 1 항에 있어서,
    상기 제2절연층의 개구는 상기 본드 패드로부터 이격된 위치에 형성된 것을 특징으로 하는 반도체 장치.
  11. 제 1 항에 있어서,
    상기 제2절연층의 개구는 상기 본드 패드와 대응되는 위치에 형성된 것을 특징으로 하는 반도체 장치.
  12. 제 1 항에 있어서,
    상기 제2절연층의 개구는 상기 본드 패드 및 패시베이션층에 대응되는 영역에 형성된 것을 특징으로 하는 반도체 장치.
  13. 제 1 항에 있어서,
    상기 본드 패드에는 직접 제1절연층이 형성되고, 상기 본드 패드와 대응되는 제1절연층 위에 제2절연층의 개구가 형성된 것을 특징으로 하는 반도체 장치.
  14. 제 1 항에 있어서,
    상기 솔더볼에는 니켈이 더 도핑된 것을 특징으로 하는 반도체 장치.
  15. 제1면과, 그 반대면인 제2면을 갖고, 상기 제1면에는 적어도 하나의 본드 패드가 형성되며, 상기 본드 패드를 제외한 상기 제1면에는 패시베이션층이 형성된 반도체 다이를 준비하는 반도체 다이 준비 단계;
    상기 본드 패드의 외주연인 패시베이션층 위에 제1절연층을 형성하는 제1절연층 형성 단계;
    상기 본드 패드 및 제1절연층에 시드층을 형성하는 시드층 형성 단계;
    상기 시드층 위에 재배선층을 형성할 수 있도록, 상기 시드층의 일정 영역이 외부로 노출되도록 포토 레지스트층을 형성하는 포토 레지스트층 형성 단계;
    상기 포토 레지스트층을 통하여 노출된 시드층에 일정 두께의 재배선층을 형성하는 재배선층 형성 단계;
    상기 포토 레지스트층을 제거하는 포토 레지스트층 제거 단계;
    상기 재배선층의 외측에 형성된 시드층을 제거하는 시드층 제거 단계;
    상기 재배선층의 일정 영역에 개구가 형성되도록 제2절연층을 형성하는 제2절연층 형성 단계; 및,
    상기 제2절연층의 개구를 통하여 노출된 재배선층에 솔더볼을 형성하는 솔더볼 형성 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 제1절연층 형성 단계는 액상의 제1절연층을 스핀 코팅(spin coating)하거나, 스크린 프린팅(screen printing)하거나 또는 디스펜싱(dispensing)하여 이루어짐을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 15 항에 있어서,
    상기 시드층 형성 단계는 금속을 스퍼터링(sputtering)하거나, 화학적으로 기상 증착(CVD)하거나, 플라즈마 상태로 기상 증착(PECVD)하여 이루어짐을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 15 항에 있어서,
    상기 재배선층 형성 단계는 구리를 전기 도금하여 이루어짐을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 15 항에 있어서,
    상기 제2절연층 형성 단계는 액상의 제2절연층을 스핀 코팅(spin coating) 하거나, 스크린 프린팅(screen printing)하거나 또는 디스펜싱(dispensing)하여 이루어짐을 특징으로 하는 반도체 장치의 제조 방법.
KR1020070110877A 2007-11-01 2007-11-01 반도체 장치 및 그 제조 방법 KR100927762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070110877A KR100927762B1 (ko) 2007-11-01 2007-11-01 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110877A KR100927762B1 (ko) 2007-11-01 2007-11-01 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090044677A true KR20090044677A (ko) 2009-05-07
KR100927762B1 KR100927762B1 (ko) 2009-11-20

Family

ID=40855207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110877A KR100927762B1 (ko) 2007-11-01 2007-11-01 반도체 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100927762B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412143A (zh) * 2011-05-23 2012-04-11 上海华力微电子有限公司 一种聚酰亚胺基底上覆阻挡层的铝垫制造工艺
CN102420148A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 一种基于聚酰亚胺基体的铝垫制备工艺
CN102945840A (zh) * 2012-11-22 2013-02-27 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及封装方法
CN105938803A (zh) * 2016-06-24 2016-09-14 南通富士通微电子股份有限公司 一种再布线工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100247644B1 (ko) * 1997-06-30 2000-03-15 김영환 반도체 소자의 금속 배선 방법
JP3530761B2 (ja) * 1999-01-18 2004-05-24 新光電気工業株式会社 半導体装置
MY131961A (en) * 2000-03-06 2007-09-28 Hitachi Chemical Co Ltd Resin composition, heat-resistant resin paste and semiconductor device using them and method for manufacture thereof
KR20070076846A (ko) * 2006-01-20 2007-07-25 삼성전자주식회사 수지 봉합부를 갖는 웨이퍼 레벨 패키지 및 그의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412143A (zh) * 2011-05-23 2012-04-11 上海华力微电子有限公司 一种聚酰亚胺基底上覆阻挡层的铝垫制造工艺
CN102420148A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 一种基于聚酰亚胺基体的铝垫制备工艺
CN102420148B (zh) * 2011-06-15 2013-12-04 上海华力微电子有限公司 一种基于聚酰亚胺基体的铝垫制备工艺
CN102945840A (zh) * 2012-11-22 2013-02-27 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及封装方法
CN105938803A (zh) * 2016-06-24 2016-09-14 南通富士通微电子股份有限公司 一种再布线工艺

Also Published As

Publication number Publication date
KR100927762B1 (ko) 2009-11-20

Similar Documents

Publication Publication Date Title
US9472524B2 (en) Copper-containing layer on under-bump metallization layer
US10483222B1 (en) Semiconductor device and manufacturing method thereof
US9633963B2 (en) Packaging devices and methods of manufacture thereof
US8299616B2 (en) T-shaped post for semiconductor devices
CN102956590B (zh) 用于减少应力的伪倒装芯片凸块
US9368462B2 (en) Methods and apparatus of packaging semiconductor devices
US20110186995A1 (en) Solder bump interconnect
US7446422B1 (en) Wafer level chip scale package and manufacturing method for the same
US20080054461A1 (en) Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device
US8399348B2 (en) Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor
KR101121827B1 (ko) 반도체 패키지 및 그 제조 방법
US6541366B1 (en) Method for improving a solder bump adhesion bond to a UBM contact layer
US9035455B2 (en) Semiconductor device
KR100927762B1 (ko) 반도체 장치 및 그 제조 방법
KR100790527B1 (ko) 웨이퍼레벨 패키지 및 그 제조 방법
US7176117B2 (en) Method for mounting passive components on wafer
US7119002B2 (en) Solder bump composition for flip chip
KR101011860B1 (ko) 반도체 패키지
KR101121816B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101140063B1 (ko) 반도체 패키지 및 그 제조 방법
KR100927771B1 (ko) 반도체 장치의 제조 방법
KR101291382B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101488580B1 (ko) 반도체 패키지의 제조 방법 및 이에 따른 반도체 패키지
CN111261609A (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121109

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131112

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141112

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161109

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171108

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191111

Year of fee payment: 11