KR101140063B1 - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101140063B1
KR101140063B1 KR1020100089871A KR20100089871A KR101140063B1 KR 101140063 B1 KR101140063 B1 KR 101140063B1 KR 1020100089871 A KR1020100089871 A KR 1020100089871A KR 20100089871 A KR20100089871 A KR 20100089871A KR 101140063 B1 KR101140063 B1 KR 101140063B1
Authority
KR
South Korea
Prior art keywords
layer
redistribution layer
copper ball
solder
redistribution
Prior art date
Application number
KR1020100089871A
Other languages
English (en)
Other versions
KR20120027962A (ko
Inventor
백종식
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100089871A priority Critical patent/KR101140063B1/ko
Publication of KR20120027962A publication Critical patent/KR20120027962A/ko
Application granted granted Critical
Publication of KR101140063B1 publication Critical patent/KR101140063B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 융점이 낮은 기존의 솔더볼을 고융점을 갖는 구리로 이루어진 구리볼로 대체하여, 열처리와 함께 이루어지는 인캡슐레이션 공정이 진행되어도, 구리볼의 형상의 변화가 없으며, 이러한 구리볼이 재배선층 또는 UBM 층에 견고히 결합되는 반도체 패키지 및 그 제조 방법에 관한 것이다.
본 발명은 일면에 형성되는 다수의 본드 패드 및 상기 일면과 본드 패드의 가장자리에 패시베이션층이 형성된 반도체 다이; 본드 패드 및 상기 패시베이션층의 상부에 형성되며, 본드 패드와 일측이 접촉하여 전기적으로 연결된 제 1 재배선층; 구리로 형성되며, 제 1 재배선층의 타측의 상부에 구비되는 구리볼; 솔더로 형성되며, 제 1 재배선층과 상기 구리볼의 사이에 구비되는 솔더부; 반도체 다이, 재배선층, 솔더부와, 구리볼의 하부를 덮도록 형성되는 인캡슐란트를 포함하는 반도체 패키지를 개시한다.

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND FABRICATING METHOD THEREOF}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것이다.
최근의 반도체 디바이스는 고용량, 고성능이 요구되기 때문에 하나의 반도체 디바이스를 구성함에 있어서, 다수의 입출력 단자가 필요하게 된다.
이를 위해, 반도체 다이의 다수개의 본드 패드에는 다수개의 솔더볼이 부착되어 입출력 단자로써 역할을 하게 된다. 그리고, 외부의 스트레스로부터 반도체 디바이스 내부의 반도체 소자들을 보호하기 위하여 반도체 디바이스의 외측에는 인캡슐레이션 공정에 의하여 인캡슐란트층이 더 형성된다.
이러한 인캡슐레이션 공정은 열처리와 함께 이루어지게 되는데, 이 때 본드 패드에 부착되어 있는 솔더볼이 상대적으로 낮은 융점을 갖는 솔더로 이루어져 있어서, 인캡슐레이션 공정의 진행과 함께 솔더볼이 녹아 그 본래의 형상이 변하는 문제가 있었다.
본 발명은 융점이 낮은 기존의 솔더볼을 고융점을 갖는 구리로 이루어진 구리볼로 대체하여, 열처리와 함께 이루어지는 인캡슐레이션 공정이 진행되어도, 구리볼의 형상의 변화가 없으며, 이러한 구리볼이 재배선층 또는 UBM 층에 견고히 결합되는 반도체 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 과제를 해결하기 위한 본 발명의 반도체 패키지는 일면에 형성되는 다수의 본드 패드 및 상기 일면과 상기 본드 패드의 가장자리에 패시베이션층이 형성된 반도체 다이; 상기 본드 패드 및 상기 패시베이션층의 상부에 형성되며, 상기 본드 패드와 일측이 인접하여 전기적으로 연결된 제 1 재배선층; 구리로 형성되며, 상기 제 1 재배선층의 타측의 상부에 구비되는 구리볼; 솔더로 형성되며, 상기 제 1 재배선층과 상기 구리볼의 사이에 구비되는 솔더부; 상기 반도체 다이, 상기 재배선층, 상기 솔더부와, 상기 구리볼의 하부를 덮도록 형성되는 인캡슐란트를 포함하는 것을 특징으로 한다.
여기서, 상기 제 1 재배선층은 구리로 형성되는 것을 특징으로 할 수 있다.
더불어, 상기 제 1 재배선층에 대응되는 형상으로 상기 제 1 재배선층 상부에 제 2 재배선층이 더 형성되며, 상기 솔더부는 상기 제 2 재배선층과 상기 구리볼의 사이에 구비되는 것을 특징으로 할 수 있다.
그리고, 상기 제 2 재배선층은 적어도 하나의 니켈로 이루어진 층과 적어도 하나의 금으로 이루어진 층이 적층되어 형성될 수 있다. 또한, 상기 제 2 재배선층은 솔더로 이루어지는 것을 특징으로 할 수 있다.
또한, 상기 패시베이션층과 상기 제 1 재배선층의 사이에는 버퍼층이 더 형성될 수 있다.
또한, 상기 구리볼의 상면과 상기 인캡슐란트의 상면은 동일 평면상에 형성될 수 있다.
그리고, 상기와 같은 과제를 해결하기 위한 본 발명의 반도체 패키지는 일면에 형성되는 다수의 본드 패드 및 상기 일면과 상기 본드 패드의 가장자리에 패시베이션층이 형성된 반도체 다이; 상기 본드 패드의 상부에 형성되며, 상기 본드 패드와 전기적으로 연결된 UBM 층; 구리로 형성되며, 상기 UBM 층의 상부에 형성되는 구리볼; 솔더로 형성되며, 상기 UBM 층과 상기 구리볼의 사이에 구비되는 솔더부; 및 상기 반도체 다이, 상기 재배선층, 상기 솔더부와, 상기 구리볼의 하부를 덮도록 형성되는 인캡슐란트를 포함할 수 있다.
상기와 같은 과제를 해결하기 위한 본 발명의 반도체 패키지의 제조 방법은 일면에 형성되는 다수의 본드 패드 및 상기 일면과 상기 본드 패드의 가장자리에 패시베이션층이 형성된 반도체 다이를 구비하는 반도체 다이 구비 단계; 상기 본드 패드 및 상기 패시베이션층의 상부에 형성되며, 상기 본드 패드와 일측이 인접하도록 제 1 재배선층을 형성하는 제 1 재배선층 형성 단계; 상기 제 1 재배선층의 타측의 상부에 솔더 페이스트를 도포하는 솔더 페이스트 도포 단계; 상기 솔더 페이스트의 상부에 구리볼을 위치시키고, 상기 솔더 페이스트에 열을 가하여 상기 구리볼을 상기 제 1 재배선층의 상부에 융착시키는 구리볼 부착 단계; 및 상기 반도체 다이. 상기 재배선층, 상기 솔더부와, 상기 구리볼의 하부를 덮는 인캡슐란트가 형성되도록 하는 인캡슐레이션 단계를 포함할 수 있다.
여기서, 상기 제 1 재배선층은 구리로 이루어지는 것을 특징으로 할 수 있다.
더불어, 상기 제 1 재배선층 형성 단계 이후에, 상기 제 1 재배선층의 형상에 대응되는 제 2 재배선층을 더 형성하는 제 2 재배선층 형성 단계를 더 포함하며, 상기 솔더 페이스트 도포 단계에서 상기 솔더 페이스트는 상기 제 1 재배선층의 타측에 대응되는 제 2 재배선층의 일측 상부에 도포될 수 있다.
그리고, 상기 제 2 재배선층은 적어도 하나의 니켈로 이루어진 층과 적어도 하나의 금으로 이루어진 층을 적층시겨 형성될 수 있다. 또한, 상기 제 2 재배선층은 솔더로 이루어질 수 있다.
또한, 상기 반도체 구비 단계 이후에, 상기 패시베이션층의 상부에 버퍼층을 더 형성하는 것을 특징으로 하는 버퍼층 형성 단계를 더 포함할 수 있다.
또한, 상기 구리볼의 상면이 상기 인캡슐란트의 상면과 동일 평면상에 형성되도록, 상기 구리볼의 상기 인캡슐란트를 넘어 상부로 노출된 부분을 연마하는 LGA 구조 형성 단계를 더 포함할 수 있다.
또한, 상기와 같은 과제를 해결하기 위한 본 발명의 반도체 패키지의 제조 방법은 일면에 형성되는 다수의 본드 패드 및 상기 일면과 상기 본드 패드의 가장자리에 패시베이션층이 형성된 반도체 다이를 구비하는 반도체 다이 구비 단계; 상기 본드 패드의 상부에 형성되며, 상기 본드 패드와 전기적으로 연결된 UBM 층을 형성하는 UBM 층 형성 단계; 상기 UBM 층의 상부에 솔더 페이스트를 도포하는 솔더 페이스트 도포 단계; 상기 상기 솔더 페이스트의 상부에 구리볼을 위치시키고, 상기 솔더 페이스트에 열을 가하여 상기 구리볼을 상기 제 1 재배선층의 상부에 융착시키는 구리볼 부착 단계; 및 상기 반도체 다이. 상기 재배선층, 상기 솔더부와, 상기 구리볼의 하부를 덮는 인캡슐란트가 형성되도록 하는 인캡슐레이션 단계를 포함하는 것을 특징으로 할 수 있다.
본 발명에 따른 반도체 패키지는 열처리와 함께 이루어지는 인캡슐레이션 공정이 진행되어도 외부와의 전기적 신호가 입출력되도록 형성되는 구리볼의 형상이 변하지 않는다.
그리고, 본 발명에 따른 반도체 패키지는 구리볼이 솔더부에 의하여 재배선층 또는 UBM 층의 상부에 견고히 결합된다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 플로우챠트이다.
도 2a 내지 2e는 본 발명의 일 실시예에 따른 반도체 패키지의 구성 및 그 제조 방법을 설명하기 위한 도면이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 패키지의 구성을 설명하기 위한 도면이다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 구성을 설명하기 위한 도면이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 구성을 설명하기 위한 도면이다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 플로우챠트이다.
도 7a 내지 도 7f는 도 6에 따라 제조된 반도체 패키지의 구성 및 그 제조 방법을 설명하기 위한 도면이다.
본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.
이하에서는 본 발명의 일 실시예에 따른 반도체 패키지 및 그 제조 방법을 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 플로우챠트이다. 도 2a 내지 2e는 본 발명의 일 실시예에 따른 반도체 패키지의 구성 및 그 제조 방법을 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 반도체 다이 구비 단계(S110), 재배선 시드층 형성 단계(S130), 제 1 재배선층 형성 단계(S140), 솔더 페이스트 도포 단계(S160), 구리볼 부착 단계(S170) 및 인캡슐레이션 단계(S180)를 포함하여 형성된다.
반도체 다이 구비 단계(S110)는, 도 1 및 도 2a를 참조하면, 일면에 형성되는 적어도 하나의 본드 패드(111)와 패시베이션층(112)을 갖는 반도체 다이(110)를 구비하는 단계이다.
반도체 다이(110)는 내부에 다수의 반도체 소자들이 형성되어 있다. 반도체 다이(110)는 일반적으로 실리콘 재질로 구성되나, 여기서 그 재질을 한정하는 것은 아니다. 본드 패드(111)는 반도체 다이(110)로부터 전기적 신호가 입출력되도록 형성된다. 패시베이션층(112)은 반도체 다이(110)의 일면과 본드 패드(111)의 가장자리에 형성된다.
재배선 시드층 형성 단계(S130)는, 도 1 및 도 2b를 참조하면, 외부로 노출된 본드 패드(111) 및 패시베이션층(112) 상부에 재배선 시드층(120')을 형성하는 단계이다. 재배선 시드층(120')은 티타늄 및 구리가 순차 증착되거나 또는 티타늄 텅스텐 합금 및 구리가 순차 증착되어 형성될 수 있다. 재배선 시드층 형성 단계(S130)는 스퍼터링(sputtering), 화학기상즉창(CVD), 플라즈마 화학기상증착(PECVD) 중 어느 하나의 방법으로 행하여질 수 있다.
제 1 재배선층 형성 단계(S140)는, 도 1 및 도 2c를 참조하면, 재배선 시드층(120') 상부에 제 1 재배선층(130)을 형성하는 단계이다. 제 1 재배선층(130)은 일측(130a)이 본드 패드(111)와 인접하고, 본드 패드(111)와 전기적으로 연결되도록 형성된다. 이러한, 제 1 재배선층(130)은 다음과 같은 공정을 거쳐 형성될 수 있다. 즉, 재배선 시드층(120') 상부에 제 1 재배선층(130)이 형성될 영역을 제외한 영역에 포토레지스트를 도포하고 패터닝한다. 그리고, 재배선 시드층(120') 상부, 포토레지스트가 형성되지 않은 영역에 전해 도금의 방법으로 금속이 채워지는 형식으로 제 1 재배선층(130)을 형성할 수 있다. 즉, 재배선 시드층(120')을 시드(Seed)로 이에 전류가 흐르게 하여, 제 1 재배선층(130)을 형성할 수 있다. 이 때, 제 1 재배선층(130)을 구성하는 재질은 전기 전도성이 좋은 구리일 수 있다. 재배선 시드층(120') 상부에 도포된 포토레지스트를 에싱(ashing) 등의 공정으로 제거한다. 그리고, 본드 패드(111) 및 패시베이션층(112) 상부 전 영역에 걸쳐 형성된 재배선 시드층(120')은 제 1 재배선층(130)을 마스크로 한 전면적인 식각을 통해 도 2c의 재배선 시드층(120)으로 형성될 수 있다.
솔더 페이스트 도포 단계(S160)는, 도 1 및 도 2d를 참조하면, 제 1 재배선층(130)의 본드 패드(111)와 이격된 타측(130b) 상부에 솔더 페이스트(140')를 도포하는 단계이다.
구리볼 부착 단계(S170)는, 도 1 및 도 2e를 참조하면, 솔더 페이스트(140') 상부에 구리볼(150)을 위치시키고, 솔더 페이스트(140')에 열을 가하여 구리볼(150)을 재배선층(130)의 상부에 융착시키는 단계이다. 솔더 페이스트(140')는 열을 가함에 따라 도 2e의 고체 형태의 솔더부(140)로 형성된다.
인캡슐레이션 단계(S180)는, 도 1 및 도 2f를 참조하면, 반도체 다이(110), 재배선 시드층(120), 재배선층(130), 솔더부(140)와, 구리볼(150)의 하부를 덮는 인캡슐란트(160)를 형성하여 반도체 패키지(100)를 완성하는 단계이다. 인캡슐레이션 단계(S180)는 반도체 다이(110), 재배선층(120), 솔더부(140) 및 구리볼(150)을 몰딩하기 위한 공간을 제공하는 금형을 포함하는 몰딩 장치에 의해 수행된다. 그리고, 상기 금형은 상형 및 하형을 포함할 수 있으며, 로더에 의해 상기 금형 내부로 분말 상태의 에폭시 몰딩 컴파운드(Epoxy molding compound)가 공급될 수 있다. 즉, 상기 금형 내부로 재배선층(120), 솔더부(140) 및 구리볼(150)이 상부에 형성된 반도체 다이(110)를 배치하고, 에폭시 몰딩 컴파운드를 금형 내부로 공급한 후, 150 ~ 250 ℃의 열을 가하여 인캡슐란트(160)를 형성할 수 있다. 인캡슐레이션 단계(S180)에서, 융점이 높은 구리 재질로 형성된 구리볼(150)은 그 형상이 변하지 않는다.
이하에서는 본 발명의 다른 실시예에 따른 반도체 패키지 및 그 제조 방법을 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 플로우챠트이다. 도 3은 본 발명의 다른 실시예에 따른 반도체 패키지의 구성을 설명하기 위한 도면이다.
본 발명의 다른 실시예에 따른 반도체 패키지(200)는 도 2a 내지 도 2e에 따른 반도체 패키지(100)와 제 2 재배선층(232)이 더 형성된 구조가 다르게 형성된다. 따라서, 이하에서 본 발명의 다른 실시예에 따른 반도체 패키지(200)의 구성 및 제조 방법에 관하여, 제 2 재배선층(232)의 구성 및 제조 방법을 중심으로 설명한다. 또한, 도 2a 내지 도 2f에 따른 반도체 패키지(100)와 동일 유사한 부분은 동일한 명칭을 사용하며, 여기서 상세한 설명은 생략한다.
본 발명의 다른 실시예에 따른 반도체 패키지(200)는 일면에 본드 패드(211) 및 패시베이션층(212)이 구비되는 반도체 다이(210), 본드 패드(211) 및 패시베이션층(212)의 상부에 형성되고 본드 패드(211)와 전기적으로 연결되는 재배선 시드층(220), 재배선 시드층(220)의 상부에 형성되며 일측이 본드 패드(211)와 인접하여 전기적으로 연결된 제 1 재배선층(231), 제 1 재배선층(231)의 상부에 형성되는 제 2 재배선층(232), 제 2 재배선층(232)의 본드 패드(211)와 이격된 일측 상부에 형성되는 솔더부(240), 솔더부(240)에 의하여 제 2 재배선층(232)의 상부에 융착된 구리볼(250) 및 반도체 다이(210), 제 1 재배선층(231), 제 2 재배선층(232), 솔더부(240)와 구리볼(250)의 하부를 덮도록 형성되는 인캡슐란트(260)를 포함하여 형성될 수 있다.
이러한, 본 발명의 다른 실시예에 따른 반도체 패키지(200)는 반도체 다이 구비 단계(S110), 재배선 시드층 형성 단계(S130), 제 1 재배선층 형성 단계(S140), 제 2 재배선층 형성 단계(S150), 솔더 페이스트 도포 단계(S160), 구리볼 부착 단계(S170) 및 인캡슐레이션 단계(S180)를 포함하여 제조될 수 있다.
제 2 재배선층 형성 단계(S150)는 전도성이 좋은 구리로 형성된 제 1 재배선층(231)의 상부에 제 1 재배선층(232)에 대응되는 형상으로 제 2 재배선층(232)을 형성하는 단계이다. 이러한, 제 2 재배선층(232)은 적어도 하나의 니켈로 이루어진 층과 적어도 하나의 금으로 이루어진 층이 적층되어 형성될 수 있다. 또는, 제 2 재배선층(232)은 솔더로 이루어진 층으로 형성될 수 있다. 니켈/금 혹은 솔더로 이루어진 제 2 재배선층(232)에는 구리볼(250)이 더욱 견고히 융착될 수 있다. 이러한, 제 2 재배선층(232)은 전해 도금의 방법으로 형성될 수 있으며, 제 1 재배선층(231)과 전기적으로 연결되도록 형성된다.
이하에서는 본 발명의 또 다른 실시예에 따른 반도체 패키지 및 그 제조 방법을 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 플로우챠트이다. 도 4는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 구성을 설명하기 위한 도면이다.
본 발명의 또 다른 실시예에 따른 반도체 패키지(300)는 도 2a 내지 도 2e에 따른 반도체 패키지(100)와 구리볼(350)의 구조가 다르게 형성된다. 따라서, 이하에서 본 발명의 또 다른 실시예에 따른 반도체 패키지(300)의 구성 및 제조 방법에 관하여, 구리볼(350)의 구성 및 제조 방법을 중심으로 설명한다. 또한, 도 2a 내지 도 2f에 따른 반도체 패키지(100)와 동일 유사한 부분은 동일한 명칭을 사용하며, 여기서 상세한 설명은 생략한다.
본 발명의 또 다른 실시예에 따른 반도체 패키지(300)는 일면에 본드 패드(311) 및 패시베이션층(312)이 구비되는 반도체 다이(310), 본드 패드(311) 및 패시베이션층(312)의 상부에 형성되고 본드 패드(311)와 전기적으로 연결되는 재배선 시드층(320), 재배선 시드층(320)의 상부에 형성되며 일측이 본드 패드(311)와 인접하여 전기적으로 연결된 제 1 재배선층(330), 제 1 재배선층(330)의 본드 패드(311)와 이격된 일측 상부에 형성되는 솔더부(340), 솔더부(340)에 의하여 제 1 재배선층(330)의 상부에 융착된 구리볼(350) 및 반도체 다이(310), 제 1 재배선층(330), 솔더부(340)와, 구리볼(350)의 측부를 덮도록 형성되는 인캡슐란트(360)를 포함하여 형성될 수 있다.
이러한, 본 발명의 또 다른 실시예에 따른 반도체 패키지(300)는 반도체 다이 구비 단계(S110), 재배선 시드층 형성 단계(S130), 제 1 재배선층 형성 단계(S140), 솔더 페이스트 도포 단계(S160), 구리볼 부착 단계(S170), 인캡슐레이션 단계(S180) 및 LGA 구조 형성 단계(S190)를 포함하여 제조될 수 있다.
LGA 구조 형성 단계(S190)는 인캡슐레이션 단계(S180) 이후에 이루어지며, 구리볼(350)의 상면(350a)이 상기 인캡슐란트(360)의 상면(360a)과 동일 평면상에 형성되도록, 구리볼(350)의 인캡슐란트(360)를 넘어 상부로 노출된 부분을 연마하는 단계이다. 즉, LGA 구조 형성 단계(S190)는 구리볼(350)의 상면(350a)과 인캡슐란트(360)의 상면(360a)이 동일 평면상에 형성되는 반도체 패키지(300)의 LGA(Land Grid Array) 구조를 형성하는 단계이다.
이하에서는 본 발명의 또 다른 실시예에 따른 반도체 패키지 및 그 제조 방법을 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 플로우챠트이다. 도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 구성을 설명하기 위한 도면이다.
본 발명의 또 다른 실시예에 따른 반도체 패키지(400)는 도 2a 내지 도 2e에 따른 반도체 패키지(100)와 버퍼층(470)의 구조가 다르게 형성된다. 따라서, 이하에서 본 발명의 또 다른 실시예에 따른 반도체 패키지(400)의 구성 및 제조 방법에 관하여, 버퍼층(470)의 구성 및 제조 방법을 중심으로 설명한다. 또한, 도 2a 내지 도 2f에 따른 반도체 패키지(100)와 동일 유사한 부분은 동일한 명칭을 사용하며, 여기서 상세한 설명은 생략한다.
본 발명의 또 다른 실시예에 따른 반도체 패키지(400)는 일면에 본드 패드(411) 및 패시베이션층(412)이 구비되는 반도체 다이(410), 본드 패드(411)의 상부가 노출되도록 반도체 다이(410)의 상부에 형성되는 버퍼층(470), 본드 패드(411), 패시베이션층(412) 및 버퍼층(470)의 상부에 형성되고 본드 패드(411)와 전기적으로 연결되는 재배선 시드층(420), 재배선 시드층(420)의 상부에 형성되며 일측이 본드 패드(411)와 인접하여 전기적으로 연결된 제 1 재배선층(430), 제 1 재배선층(430)의 본드 패드(411)와 이격된 일측 상부에 형성되는 솔더부(440), 솔더부(440)에 의하여 제 1 재배선층(430)의 상부에 융착된 구리볼(450) 및 반도체 다이(410), 제 1 재배선층(430), 솔더부(440) 버퍼층(470)과, 구리볼(450)의 측부를 덮도록 형성되는 인캡슐란트(460)를 포함하여 형성될 수 있다.
이러한, 본 발명의 또 다른 실시예에 따른 반도체 패키지(400)는 반도체 다이 구비 단계(S110), 버퍼층 형성 단계(S120), 재배선 시드층 형성 단계(S130), 제 1 재배선층 형성 단계(S140), 솔더 페이스트 도포 단계(S160), 구리볼 부착 단계(S170) 및 인캡슐레이션 단계(S180)를 포함하여 제조될 수 있다.
버퍼층 형성 단계(S120)는 반도체 다이 구비 단계(S110) 이후에, 반도체 다이(410)의 본드 패드(411)의 상부가 노출되도록, 패시베이션층(412)의 상부에 버퍼층(470)을 더 형성하는 단계이다. 버퍼층(470)은 PI(PolyImide), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(BismaleimideTriazine), 페놀릭 수지(phenolic resin), 에폭시(epoxy), 실리콘(Silicone), 실리콘산화막(SiO2) 및 질화막(SI3N4) 중 선택된 어느 하나로 형성된다. 이러한, 버퍼층(470)은 외부에서 반도체 패키지(400) 즉, 재배선층(430), 구리볼(450) 및 인캡슐란트(460)에 가해지는 스트레스를 완화하는 역할을 한다.
이하에서는 본 발명의 또 다른 실시예에 따른 반도체 패키지 및 그 제조 방법을 설명하도록 한다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 플로우챠트이다. 도 7a 내지 도 7f는 도 6에 따라 제조된 반도체 패키지의 구성 및 그 제조 방법을 설명하기 위한 도면이다.
도 6 및 7a 내지 도 7f를 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 패키지(500)는 반도체 다이 구비 단계(S210), UBM 시드층 형성 단계(S220), UBM 층 형성 단계(S230), 솔더 페이스트 도포 단계(S240), 구리볼 부착 단계(S250) 및 인캡슐레이션 단계(S260)를 포함하여 형성된다.
반도체 다이 구비 단계(S210), 도 6 및 도 7a를 참조하면, 일면에 형성되는 적어도 하나의 본드 패드(511)와 패시베이션층(512)을 갖는 반도체 다이(510)를 구비하는 단계이다.
반도체 다이(510)는 내부에 다수의 반도체 소자들이 형성되어 있다. 반도체 다이(510)는 일반적으로 실리콘 재질로 구성되나, 여기서 그 재질을 한정하는 것은 아니다. 본드 패드(511)는 반도체 다이(510)로부터 전기적 신호가 입출력되도록 형성된다. 패시베이션층(512)은 반도체 다이(510)의 일면과 본드 패드(511)의 가장자리에 형성된다.
UBM 시드층 형성 단계(S220)는, 도 6 및 도 7b를 참조하면, 외부로 노출된 본드 패드(511) 및 패시베이션층(512) 상부에 UBM 시드층(520')을 형성하는 단계이다. UBM 시드층(520')은 티타늄 및 구리가 순차 증착되거나 또는 티타늄 텅스텐 합금 및 구리가 순차 증착되어 형성될 수 있다. UBM 시드층 형성 단계(S220)는 스퍼터링(sputtering), 화학기상즉창(CVD), 플라즈마 화학기상증착(PECVD) 중 어느 하나의 방법으로 행하여질 수 있다.
UBM 층 형성 단계(S230)는, 도 6 및 도 7c를 참조하면, 본드 패드(511)의 상부에 대응되는 UBM 시드층(520')의 상부에 UBM 층(Under Bump Metal Layer, 530)을 형성하는 단계이다. UBM 층(530)은 UBM 시드층(520')을 통하여 본드 패드(511)와 전기적으로 연결된다. 이러한, UBM 층(530)은 다음과 같은 공정을 거쳐 형성될 수 있다. 즉, UBM 시드층(520') 상부에 UBM 층(530)이 형성될 영역을 제외한 영역에 포토레지스트를 도포하고 패터닝한다. 그리고, UBM 시드층(520') 상부, 포토레지스트가 형성되지 않은 영역에 전해 도금의 방법으로 금속이 채워지는 형식으로 UBM 층(530)을 형성할 수 있다. 즉, UBM 시드층(520')을 시드(Seed)로 이에 전류가 흐르게 하여, UBM 층(530)을 형성할 수 있다. 이 때, UBM 층(530)을 구성하는 재질은 전기 전도성이 좋은 구리일 수 있다. 그리고, UBM 시드층(520') 상부에 도포된 포토레지스트를 에싱(ashing) 등의 공정으로 제거한다. 그리고, 본드 패드(511) 및 패시베이션층(512) 상부 전 영역에 걸쳐 형성된 UBM 시드층(520')은 UBM 층(530)을 마스크로 한 전면적인 식각을 통해 도 7c의 UBM 시드층(520)으로 형성될 수 있다.
솔더 페이스트 도포 단계(S240)는, 도 6 및 도 7d를 참조하면, UBM 층(530)의 상부에 솔더 페이스트(540')를 도포하는 단계이다.
구리볼 부착 단계(S250)는, 도 6 및 도 7e를 참조하면, 솔더 페이스트(540') 상부에 구리볼(550)을 위치시키고, 솔더 페이스트(540')에 열을 가하여 구리볼(550)을 UBM 층(530)의 상부에 융착시키는 단계이다. 솔더 페이스트(540')는 열을 가함에 따라 도 7e의 고체 형태의 솔더부(540)로 형성된다.
인캡슐레이션 단계(S260)는, 도 6 및 도 7f를 참조하면, 반도체 다이(510), UBM 시드층(520), UBM 층(530), 솔더부(540)와, 구리볼(550)의 하부를 덮는 인캡슐란트(560)를 형성하여 반도체 패키지(500)를 완성하는 단계이다. 인캡슐레이션 단계(S260)는 반도체 다이(510), 재배선층(520), 솔더부(540) 및 구리볼(550)을 몰딩하기 위한 공간을 제공하는 금형을 포함하는 몰딩 장치에 의해 수행된다. 그리고, 상기 금형은 상형 및 하형을 포함할 수 있으며, 로더에 의해 상기 금형 내부로 분말 상태의 에폭시 몰딩 컴파운드(Epoxy molding compound)가 공급될 수 있다. 즉, 상기 금형 내부로 UBM 시드층(520), UBM 층(530), 솔더부(540) 및 구리볼(550)이 상부에 형성된 반도체 다이(510)를 배치하고, 에폭시 몰딩 컴파운드를 금형 내부로 공급한 후, 150 ~ 250 ℃의 열을 가하여 인캡슐란트(560)를 형성할 수 있다. 인캡슐레이션 단계(S260)에서, 융점이 높은 구리 재질로 형성된 구리볼(150)은 그 형상이 변하지 않는다.
이상 설명한 바와 같이, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형의 실시가 가능한 것은 물론이고, 그와 같은 변경은 특허청구범위 기재의 범위 내에 있게 된다.
100, 200, 300, 400, 500; 반도체 패키지
110, 210, 310, 410, 510; 반도체 다이
120, 220, 320, 420, 520; 재배선 시드층
130, 231, 330, 430, 530; 제 1 재배선층
232; 제 2 재배선층
140, 240, 340, 440, 540; 솔더부
150, 250, 350, 450, 550; 구리볼
160, 260, 360, 460, 560; 인캡슐란트

Claims (16)

  1. 일면에 형성되는 다수의 본드 패드 및 상기 일면과 상기 본드 패드의 가장자리에 패시베이션층이 형성된 반도체 다이;
    상기 본드 패드 및 상기 패시베이션층의 상부에 형성되며, 상기 본드 패드와 일측이 인접하여 전기적으로 연결된 제 1 재배선층;
    구리로 형성되며, 상기 제 1 재배선층의 타측의 상부에 구비되는 구리볼;
    솔더로 형성되며, 상기 제 1 재배선층과 상기 구리볼의 사이에 구비되는 솔더부;
    상기 반도체 다이, 상기 제 1 재배선층, 상기 솔더부와, 상기 구리볼의 하부를 덮도록 형성되는 인캡슐란트를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 재배선층은 구리로 형성되는 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 제 1 재배선층에 대응되는 형상으로 상기 제 1 재배선층 상부에 제 2 재배선층이 더 형성되며,
    상기 솔더부는 상기 제 2 재배선층과 상기 구리볼의 사이에 구비되는 것을 특징으로 하는 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 제 2 재배선층은 적어도 하나의 니켈로 이루어진 층과 적어도 하나의 금으로 이루어진 층이 적층되어 형성되는 것을 특징으로 하는 반도체 패키지.
  5. 제 3 항에 있어서,
    상기 제 2 재배선층은 솔더로 이루어지는 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 패시베이션층과 상기 제 1 재배선층의 사이에는 버퍼층이 더 형성되는 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 구리볼의 상면과 상기 인캡슐란트의 상면은 동일 평면상에 형성되는 것을 특징으로 하는 반도체 패키지.
  8. 일면에 형성되는 다수의 본드 패드 및 상기 일면과 상기 본드 패드의 가장자리에 패시베이션층이 형성된 반도체 다이;
    상기 본드 패드의 상부에 형성되며, 상기 본드 패드와 전기적으로 연결된 UBM 층;
    구리로 형성되며, 상기 UBM 층의 상부에 형성되는 구리볼;
    솔더로 형성되며, 상기 UBM 층과 상기 구리볼의 사이에 구비되는 솔더부; 및
    상기 반도체 다이, 상기 UBM 층, 상기 솔더부와, 상기 구리볼의 하부를 덮도록 형성되는 인캡슐란트를 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 일면에 형성되는 다수의 본드 패드 및 상기 일면과 상기 본드 패드의 가장자리에 패시베이션층이 형성된 반도체 다이를 구비하는 반도체 다이 구비 단계;
    상기 본드 패드 및 상기 패시베이션층의 상부에 형성되며, 상기 본드 패드와 일측이 인접하도록 제 1 재배선층을 형성하는 제 1 재배선층 형성 단계;
    상기 제 1 재배선층의 타측의 상부에 솔더 페이스트를 도포하는 솔더 페이스트 도포 단계;
    상기 솔더 페이스트의 상부에 구리볼을 위치시키고, 상기 솔더 페이스트에 열을 가하여 상기 구리볼을 상기 제 1 재배선층의 상부에 융착시키는 구리볼 부착 단계; 및
    상기 반도체 다이, 상기 제 1 재배선층, 상기 솔더 페이스트와, 상기 구리볼의 하부를 덮는 인캡슐란트가 형성되도록 하는 인캡슐레이션 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  10. 제 9 항에 있어서,
    상기 제 1 재배선층은 구리로 이루어지는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  11. 제 10 항에 있어서,
    상기 제 1 재배선층 형성 단계 이후에, 상기 제 1 재배선층의 형상에 대응되는 제 2 재배선층을 더 형성하는 제 2 재배선층 형성 단계를 더 포함하며,
    상기 솔더 페이스트 도포 단계에서 상기 솔더 페이스트는 상기 제 1 재배선층의 타측에 대응되는 제 2 재배선층의 일측 상부에 도포되는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  12. 제 11 항에 있어서,
    상기 제 2 재배선층은 적어도 하나의 니켈로 이루어진 층과 적어도 하나의 금으로 이루어진 층을 적층시겨 형성된 것을 특징으로 하는 반도체 패키지의 제조 방법.
  13. 제 11 항에 있어서,
    상기 제 2 재배선층은 솔더로 이루어지는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  14. 제 9 항에 있어서,
    상기 반도체 구비 단계 이후에, 상기 패시베이션층의 상부에 버퍼층을 더 형성하는 것을 특징으로 하는 버퍼층 형성 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  15. 제 9 항에 있어서,
    상기 구리볼의 상면이 상기 인캡슐란트의 상면과 동일 평면상에 형성되도록, 상기 구리볼의 상기 인캡슐란트를 넘어 상부로 노출된 부분을 연마하는 LGA 구조 형성 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  16. 일면에 형성되는 다수의 본드 패드 및 상기 일면과 상기 본드 패드의 가장자리에 패시베이션층이 형성된 반도체 다이를 구비하는 반도체 다이 구비 단계;
    상기 본드 패드의 상부에 형성되며, 상기 본드 패드와 전기적으로 연결된 UBM 층을 형성하는 UBM 층 형성 단계;
    상기 UBM 층의 상부에 솔더 페이스트를 도포하는 솔더 페이스트 도포 단계;
    상기 상기 솔더 페이스트의 상부에 구리볼을 위치시키고, 상기 솔더 페이스트에 열을 가하여 상기 구리볼을 상기 UBM 층의 상부에 융착시키는 구리볼 부착 단계; 및
    상기 반도체 다이, 상기 UBM 층, 상기 솔더 페이스트와, 상기 구리볼의 하부를 덮는 인캡슐란트가 형성되도록 하는 인캡슐레이션 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020100089871A 2010-09-14 2010-09-14 반도체 패키지 및 그 제조 방법 KR101140063B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100089871A KR101140063B1 (ko) 2010-09-14 2010-09-14 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100089871A KR101140063B1 (ko) 2010-09-14 2010-09-14 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120027962A KR20120027962A (ko) 2012-03-22
KR101140063B1 true KR101140063B1 (ko) 2012-04-30

Family

ID=46133014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100089871A KR101140063B1 (ko) 2010-09-14 2010-09-14 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101140063B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101376475B1 (ko) * 2012-06-04 2014-03-19 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101429344B1 (ko) 2012-08-08 2014-08-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020031494A (ko) * 2000-10-20 2002-05-02 윤종용 반도체 소자의 본드패드 및 그 형성방법
KR20050065684A (ko) * 1997-12-31 2005-06-29 인텔 코오퍼레이션 웨이퍼 패시베이션 구조

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050065684A (ko) * 1997-12-31 2005-06-29 인텔 코오퍼레이션 웨이퍼 패시베이션 구조
KR20020031494A (ko) * 2000-10-20 2002-05-02 윤종용 반도체 소자의 본드패드 및 그 형성방법

Also Published As

Publication number Publication date
KR20120027962A (ko) 2012-03-22

Similar Documents

Publication Publication Date Title
KR102586078B1 (ko) 반도체 디바이스 및 그 제조 방법
US9935072B2 (en) Semiconductor package and method for manufacturing the same
TWI581391B (zh) 半導體封裝以及製造其之方法
CN102163561B (zh) 半导体器件和使用相同载体在wlcsp中形成tmv和tsv的方法
TWI632648B (zh) 半導體裝置和在埋藏晶圓級晶片尺寸封裝中沿半導體晶粒之側邊和表面邊緣沉積囊封劑的方法
CN103681362B (zh) 半导体器件以及在fo-wlcsp中形成双侧互连结构的方法
CN102543772B (zh) 结合晶片级不同尺寸半导体管芯的方法和半导体器件
CN103594441B (zh) 半导体封装件及其制造方法
TWI528437B (zh) 半導體裝置及形成犧牲保護層以於單一化過程中保護半導體晶粒邊緣之方法
TWI508202B (zh) 雙重模造晶粒形成於增進互連結構之對邊上之半導體裝置和方法
US9905551B2 (en) Method of manufacturing wafer level packaging including through encapsulation vias
TWI581345B (zh) 半導體裝置以及形成引線上接合互連用於鑲嵌半導體晶粒在扇出晶圓級晶片規模封裝中之方法
TWI502663B (zh) 半導體元件和形成強化之凸塊下金屬化結構的方法以改善焊料接合可靠度
TWI677034B (zh) 單次式封裝
KR101672640B1 (ko) 반도체 디바이스
US20120175774A1 (en) Warpage control features on the bottomside of tsv die lateral to protruding bottomside tips
US20150014851A1 (en) Interconnect structure and method of fabricating same
CN109637985B (zh) 一种芯片扇出的封装结构及其制造方法
TW201145456A (en) Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP
KR101654433B1 (ko) 센서 패키지 및 그 제조 방법
US8294265B1 (en) Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor
TWI731888B (zh) 堆疊式半導體元件的製造方法
TWI610375B (zh) 在密封劑上透過絕緣層形成開口以供互連結構的強化黏著度之半導體裝置和方法
CN111293090A (zh) 连接结构及其形成方法
KR101843621B1 (ko) 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 7