KR20070076846A - 수지 봉합부를 갖는 웨이퍼 레벨 패키지 및 그의 제조 방법 - Google Patents

수지 봉합부를 갖는 웨이퍼 레벨 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20070076846A
KR20070076846A KR1020060006237A KR20060006237A KR20070076846A KR 20070076846 A KR20070076846 A KR 20070076846A KR 1020060006237 A KR1020060006237 A KR 1020060006237A KR 20060006237 A KR20060006237 A KR 20060006237A KR 20070076846 A KR20070076846 A KR 20070076846A
Authority
KR
South Korea
Prior art keywords
polymer layer
input
forming
semiconductor chip
wafer level
Prior art date
Application number
KR1020060006237A
Other languages
English (en)
Inventor
이용관
최영신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060006237A priority Critical patent/KR20070076846A/ko
Publication of KR20070076846A publication Critical patent/KR20070076846A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

본 발명은 수지 봉합부를 갖는 웨이퍼 레벨 패키지 및 그의 제조 방법에 관한 것으로, 종래의 경우, 웨이퍼 상에서 조립된 웨이퍼 레벨 패키지가 개별적으로 분리되어 모 기판에 플립 칩 본딩된 다음 언더필에 의해 수지 봉합부가 형성되는데, 언더필에 의해 수지 봉합부를 형성하는 공정은 생산성이 낮으며, 생산 비용이 높다. 이와 같은 문제점을 해결하기 위해서, 본 발명은 상부 폴리머층의 반대쪽에 있는 솔더 볼의 단부가 노출되도록 솔더 볼을 포함하여 상부 폴리머층의 상부면을 봉합하는 수지 봉합부를 갖는 웨이퍼 레벨 패키지와, 재배선층과 함께 인식 마크를 형성하고, 웨이퍼 레벨에서 수지 봉합부를 형성한 다음, 엑스레이를 이용하여 인식 마크를 인식함에 따라서 반도체 칩과 칩 절단 영역 사이의 경계선을 절단하는 것을 특징으로 하는 수지 봉합부를 갖는 웨이퍼 레벨 패키지의 제조 방법을 제공한다. 본 발명에 따르면, 웨이퍼 레벨에서 수지 봉합부를 형성함으로써, 수지 봉합부를 형성하는 공정의 생산성이 향상되고 생산 비용이 절감된다.
경계선, 인식 마크, 엑스레이, 웨이퍼 레벨 패키지, 수지 봉합부

Description

수지 봉합부를 갖는 웨이퍼 레벨 패키지 및 그의 제조 방법{WAFER LEVEL PACKAGE HAVING RESIN MOLDING PORTION AND MANUFACTURING METHOD THEREOF}
도 1은 종래기술에 따른 웨이퍼 레벨 패키지를 나타내는 단면도이다.
도 2는 종래기술에 따른 웨이퍼 레벨 패키지와 모 기판 사이에 언더필 수지가 충전되는 상태를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 웨이퍼 레벨 패키지를 나타내는 단면도이다.
도 4 내지 도 9는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조 단계를 나타내는 도면들로서,
도 4는 웨이퍼를 준비하는 단계를 나타내는 단면도이고,
도 5는 하부 폴리머층을 형성하는 단계를 나타내는 단면도이고,
도 6은 재배선층 및 인식 마크를 형성하는 단계를 나타내는 단면도이고,
도 7은 상부 폴리머층을 형성하는 단계를 나타내는 단면도이고,
도 8은 솔더 볼을 형성하는 단계를 나타내는 단면도이며,
도 9는 수지 봉합부를 형성하는 단계를 나타내는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
BL : 경계선(boundary line)
10 : 웨이퍼(wafer)
15 : 칩 절단 영역(scribe line)
20 : 반도체 칩(semiconductor chip)
21 : 칩 몸체(chip body)
23 : 입출력 패드(input/output pad)
25 : 패시베이션층(passivation layer)
30 : 하부 폴리머층(bottom polymer layer)
40 : 재배선층(redistributed metal line layer)
41 : 접속 패드(connecting pad)
45 : 인식 마크(cognition mark)
50 : 상부 폴리머층(top polymer layer)
60 : 솔더 볼(solder ball)
70 : 수지 봉합부(resin molding portion)
100 : 웨이퍼 레벨 패키지(wafer level package)
본 발명은 반도체 패키지 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 웨이퍼 레벨에서 형성된 수지 봉합부를 갖는 웨이퍼 레벨 패키지 및 그의 제조 방법에 관한 것이다.
오늘날, 전자 산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이를 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 기술이며, 이에 따라 근래에 개발된 패키지 중의 하나가 웨이퍼 레벨 패키지(Wafer Level Package;WLP)이다. 웨이퍼 레벨 패키지는 복수개의 반도체 칩이 웨이퍼 상에서 동시에 패키지로 조립되기 때문에, 제조 비용이 절감될 뿐만 아니라, 반도체 칩의 면적이 곧 패키지의 면적이 되어 패키지가 더욱 소형화될 수 있는 장점을 갖는다.
종래기술에 따른 웨이퍼 레벨 패키지(200)는, 도 1에 도시된 바와 같이, 반도체 칩(120)의 상부면에 형성되어 있는 입출력 패드(123)로부터 하부 폴리머층(130) 상으로 연장되는 재배선층(140)이 형성되고, 상부 폴리머층(150)에 의해 노출되는 재배선층(140)의 일단에는 솔더 볼(160)이 형성된 구조를 갖는다.
또한, 이러한 웨이퍼 레벨 패키지(200)의 제조는 복수개의 반도체 칩(120)들과 칩 절단 영역(115)이 형성된 웨이퍼(110)에 재배선층(140) 및 상하부 폴리머층(130, 150)을 형성하고, 재배선층(140)의 단부에 솔더 볼(160)을 형성한 다음, 반도체 칩(120)과 칩 절단 영역(115) 사이의 경계선(BL)을 절단함에 따라서 이루어진다. 이 때, 반도체 칩(120)과 칩 절단 영역(115) 사이의 경계선(BL) 절단은 반도체 칩(120)과 칩 절단 영역(115) 사이의 경계선(BL)이 카메라(camera;도시되지 않음)에 의해 인식됨에 따라서 이루어진다.
한편, 제조가 완료된 웨이퍼 레벨 패키지(200)는, 도 2에 도시된 바와 같이, 솔더 볼(160)을 매개로 모 기판에(mother board;205) 상에 플립 칩 본딩(flip chip bonding)된다. 또한, 웨이퍼 레벨 패키지(200)와 모 기판(205) 사이에는 언더필(underfill)에 의해 수지 봉합부(도시되지 않음)가 형성된다. 즉, 수지 봉합부는 캐필러리(capillary;212)를 이용하여 웨이퍼 레벨 패키지(200)와 모 기판(205) 사이로 언더필 수지(underfill resin;171)를 충전시킴으로써 형성된다.
그런데, 이와 같이, 언더필에 의해 수지 봉합부를 형성하는 공정은 생산성이 낮으며, 생산 비용이 높다.
따라서, 본 발명의 목적은 수지 봉합부를 형성하는 공정의 생산성을 향상시키고, 생산 비용을 절감시킬 수 있는 수지 봉합부를 갖는 웨이퍼 레벨 패키지 및 그의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 다음과 같은 구성의 수지 봉합부를 갖는 웨이퍼 레벨 패키지를 제공한다.
본 발명에 따른 웨이퍼 레벨 패키지는, 상부면에 입출력 패드가 형성된 반도체 칩과, 입출력 패드를 제외한 반도체 칩의 상부면에 형성된 하부 폴리머층과, 입출력 패드로부터 하부 폴리머층 상으로 연장되며, 일단에 접속 패드가 형성된 재배선층과, 접속 패드를 제외한 재배선층과 하부 폴리머층 상에 형성된 상부 폴리머층과, 접속 패드에 형성된 솔더 볼과, 솔더 볼을 포함하여 상부 폴리머층의 상부면을 봉합하되, 솔더 볼의 단부가 노출되도록 형성된 수지 봉합부를 포함하는 것을 특징으로 한다.
한편, 본 발명은 다음과 같은 구성의 수지 봉합부를 갖는 웨이퍼 레벨 패키지의 제조 방법을 제공한다.
본 발명에 따른 웨이퍼 레벨 패키지의 제조 방법은, 상부면에 입출력 패드가 형성된 복수개의 반도체 칩들과, 반도체 칩들을 구분하는 칩 절단 영역이 형성된 웨이퍼를 준비하는 단계와, 입출력 패드를 제외한 웨이퍼의 상부면에 하부 폴리머층을 형성하는 단계와, 입출력 패드로부터 반도체 칩에 대응하는 하부 폴리머층 상으로 연장되며 일단에 접속 패드가 형성된 재배선층을 형성하고, 반도체 칩과 칩 절단 영역 사이의 경계선의 주변부에 대응하는 하부 폴리머층 상에 인식 마크를 형성하는 단계와, 접속 패드를 제외한 재배선층, 인식 마크 및 하부 폴리머층 상에 상부 폴리머층을 형성하는 단계와, 접속 패드에 솔더 볼을 형성하는 단계와, 솔더 볼을 포함하여 상부 폴리머층의 상부면을 봉합하되, 솔더 볼의 단부가 노충되도록 수지 봉합부를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 웨이퍼 레벨 패키지의 제조 방법은, 수지 봉합부 상에서 인식 마크를 인식하여 반도체 칩과 칩 절단 영역 사이의 경계선을 절단하는 단계를 더 포함한다.
본 발명에 따른 웨이퍼 레벨 패키지의 제조 방법에 있어서, 인식 마크의 인식은 엑스레이(X-ray)에 의해 이루어진다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 실시예에 따른 웨이퍼 레벨 패키지를 나타내는 단면도이 다. 도 4 내지 도 9는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지의 제조 단계를 나타내는 도면들이다.
도 3을 참조하면, 본 발명의 실시예에 따른 웨이퍼 레벨 패키지(100)는 전체적으로 종래와 동일한 구조를 가지나, 웨이퍼 레벨에서 형성된 수지 봉합부(70)를 포함하는 특징을 갖는다. 이 때, 솔더 볼(60)의 단부는 수지 봉합부(70)로부터 노출되며, 노출된 솔더 볼(60)의 단부는 웨이퍼 레벨 패키지(100)가 모 기판(도시되지 않음) 상에 플립 칩 본딩되기 위한 것이다.
이와 같은 본 발명의 실시예에 따른 웨이퍼 레벨 패키지(100)의 제조 방법을 도 3 내지 도 9를 참조하여 설명하면 다음과 같다.
먼저, 도 4에 도시된 바와 같이, 웨이퍼(10)를 준비하는 단계로부터 출발한다. 웨이퍼(10)는 통상적인 웨이퍼 제조 공정을 통하여 복수개의 반도체 칩(20)들과 칩 절단 영역(15)이 형성되도록 제조된다. 이 때, 반도체 칩(20)은 집적회로(도시되지 않음)가 내재된 실리콘(Si) 소재의 칩 몸체(21) 상부면에 집적회로와 전기적으로 연결되는 입출력 패드(23)가 형성되고, 이러한 입출력 패드(23)가 노출되도록 칩 몸체(21)의 상부면에 패시베이션층(25)이 형성된 구조를 갖는다. 또한, 칩 절단 영역(15)은 집적회로가 내재되지 않은 실리콘 소재의 칩 몸체(21) 상부면에 패시베이션층(25)이 형성된 구조를 가지며, 이웃하는 반도체 칩(20)들을 구분하는 역할을 한다.
다음으로, 도 5에 도시된 바와 같이, 하부 폴리머층(30)을 형성하는 단계가 진행된다. 즉, 하부 폴리머층(30)이 웨이퍼(10)의 입출력 패드(23)를 제외한 패시 베이션층(25) 상에 형성된다. 이로 인하여, 입출력 패드(23)가 외부로 노출된다.
다음으로, 도 6에 도시된 바와 같이, 재배선층(40) 및 인식 마크(45)를 형성하는 단계가 진행된다. 즉, 재배선층(40)이 입출력 패드(23)와 접속되어 하부 폴리머층(30) 상으로 연장된다. 이러한 재배선층(40)은 반도체 칩(20)에 대응하는 하부 폴리머층(30) 상에 형성된다. 또한, 인식 마크(45)가 반도체 칩(20)과 칩 절단 영역(15) 사이의 경계선(BL)의 주변부에 대응하는 하부 폴리머층(30) 상에 형성된다. 이 때, 재배선층(40)은 구리(Cu), 니켈(Ni), 금(Au)으로 이루어진 금속이며, 인식 마크(45)는 재배선층(40)과 동일한 금속일 수 있다.
다음으로, 도 7에 도시된 바와 같이, 상부 폴리머층(50)을 형성하는 단계가 진행된다. 즉, 상부 폴리머층(50)이 입출력 패드(23)의 반대쪽에 있는 재배선층(40)의 일단을 제외한 재배선층(40), 인식 마크(45) 및 하부 폴리머층(30) 상에 형성된다. 이와 같이, 상부 폴리머층(50)으로부터 노출된 재배선층(40)의 일단은 접속 단자(41)로 이용된다.
이어서, 도 8에 도시된 바와 같이, 솔더 볼(60)을 형성하는 단계가 진행된다. 즉, 솔더 볼(60)이 접속 단자(41)에 형성된다. 이러한 솔더 볼(60)은 재배선층(40)과 접속되는 반도체 칩(20)을 외부 시스템에 연결시키는 외부 접속 단자(externally connecting terminal)로서의 역할을 한다.
계속해서, 도 9에 도시된 바와 같이, 수지 봉합부(70)를 형성하는 단계가 진행된다. 즉, 수지 봉합부(70)가 솔더 볼(60)을 포함하여 상부 폴리머층(50)의 상부면을 봉합하되, 솔더 볼(60)의 단부가 노출되도록 형성된다. 이 때, 이러한 수지 봉합부(70)를 형성하는 방법은 프린팅(printing) 방법, 성형(molding) 방법 및 스핀 코팅(spin coating) 방법 중에서 선택된 어느 하나의 방법일 수 있다. 또한, 수지 봉합부(70)는, 예컨대 에폭시 몰딩 컴파운드(Epoxy Molding Compound;EMC)로 이루어질 수 있다.
마지막으로, 도 3에 도시된 바와 같이, 웨이퍼 레벨 패키지(100)를 분리하는 단계가 진행된다. 즉, 웨이퍼 레벨 패키지(100)는, 반도체 칩(20)과 칩 절단 영역(15) 사이의 경계선(BL)이 절단됨에 따라서, 개별적으로 분리된다. 이 때, 반도체 칩(20)과 칩 절단 영역(15) 사이의 경계선(BL) 절단은 인식 마크(45)가 엑스레이에 의해 인식됨에 따라서 이루어진다. 즉, 인식 마크(45)는, 상부에 수지 봉합부(70)가 형성되어 있기 때문에, 카메라에 의해서는 인식되지 않더라도, 금속 재질로 이루어져 있기 때문에, 엑스레이에 의해서는 인식될 수 있다. 이로 인하여, 인식 마크(45) 주변부의 반도체 칩(20)과 칩 절단 영역(15) 사이의 경계선(BL)의 위치가 인식된다.
한편, 개별적으로 분리된 웨이퍼 레벨 패키지(100)는 수지 봉합부(70)로부터 노출되는 솔더 볼(60)의 단부를 통해 모 기판에 실장될 수 있다. 즉, 리플로우(reflow) 공정을 통해 솔더 볼(60)을 모 기판 상에 접합시킴으로써, 솔더 볼(60)을 포함하여 상부 폴리머층(50)의 상부면이 수지 봉합부(70)에 의해 봉합된 상태로, 웨이퍼 레벨 패키지(100)가 모 기판에 플립 칩 본딩된다.
따라서, 본 발명의 구조를 따르면, 웨이퍼의 반도체 칩과 칩 절단 영역 사이 의 경계선의 주변부에 대응하는 하부 폴리머층 상에 금속 재질의 인식 마크가 형성되기 때문에, 웨이퍼 레벨에서 수지 봉합부가 형성되더라도, 엑스레이를 통해 인식 마크를 인식함으로써, 반도체 칩과 칩 절단 영역 사이의 경계선 절단이 가능하다.
이로 인하여, 웨이퍼 레벨에서 수지 봉합부를 형성함으로써, 수지 봉합부를 형성하는 공정의 생산성이 향상되고 생산 비용이 절감된다.

Claims (4)

  1. 상부면에 입출력 패드가 형성된 반도체 칩;
    상기 입출력 패드를 제외한 상기 반도체 칩의 상부면에 형성된 하부 폴리머층;
    상기 입출력 패드로부터 상기 하부 폴리머층 상으로 연장되며, 일단에 접속 패드가 형성된 재배선층;
    상기 접속 패드를 제외한 상기 재배선층과 상기 하부 폴리머층 상에 형성된 상부 폴리머층;
    상기 접속 패드에 형성된 솔더 볼; 및
    상기 솔더 볼을 포함하여 상기 상부 폴리머층의 상부면을 봉합하되, 상기 솔더 볼의 단부가 노출되도록 형성된 수지 봉합부;를 포함하는 것을 특징으로 하는 수지 봉합부를 갖는 웨이퍼 레벨 패키지.
  2. 상부면에 입출력 패드가 형성된 복수개의 반도체 칩들과, 상기 반도체 칩들을 구분하는 칩 절단 영역이 형성된 웨이퍼를 준비하는 단계;
    상기 입출력 패드를 제외한 상기 웨이퍼의 상부면에 하부 폴리머층을 형성하는 단계;
    상기 입출력 패드로부터 상기 반도체 칩에 대응하는 상기 하부 폴리머층 상으로 연장되며 일단에 접속 패드가 형성된 재배선층을 형성하고, 상기 반도체 칩과 상기 칩 절단 영역 사이의 경계선의 주변부에 대응하는 상기 하부 폴리머층 상에 인식 마크를 형성하는 단계;
    상기 접속 패드를 제외한 상기 재배선층, 상기 인식 마크 및 상기 하부 폴리머층 상에 상부 폴리머층을 형성하는 단계;
    상기 접속 패드에 솔더 볼을 형성하는 단계; 및
    상기 솔더 볼을 포함하여 상기 상부 폴리머층의 상부면을 봉합하되, 상기 솔더 볼의 단부가 노출되도록 수지 봉합부를 형성하는 단계;를 포함하는 것을 특징으로 하는 수지 봉합부를 갖는 웨이퍼 레벨 패키지의 제조 방법.
  3. 제 2항에 있어서, 상기 수지 봉합부 상에서 상기 인식 마크를 인식하여 상기 반도체 칩과 상기 칩 절단 영역 사이의 경계선을 절단하는 단계;를 더 포함하는 것을 특징으로 하는 수지 봉합부를 갖는 웨이퍼 레벨 패키지의 제조 방법.
  4. 제 3항에 있어서, 상기 인식 마크의 인식은 엑스레이(X-ray)에 의해 이루어지는 것을 특징으로 하는 수지 봉합부를 갖는 웨이퍼 레벨 패키지의 제조 방법.
KR1020060006237A 2006-01-20 2006-01-20 수지 봉합부를 갖는 웨이퍼 레벨 패키지 및 그의 제조 방법 KR20070076846A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060006237A KR20070076846A (ko) 2006-01-20 2006-01-20 수지 봉합부를 갖는 웨이퍼 레벨 패키지 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060006237A KR20070076846A (ko) 2006-01-20 2006-01-20 수지 봉합부를 갖는 웨이퍼 레벨 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070076846A true KR20070076846A (ko) 2007-07-25

Family

ID=38501602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060006237A KR20070076846A (ko) 2006-01-20 2006-01-20 수지 봉합부를 갖는 웨이퍼 레벨 패키지 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070076846A (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927762B1 (ko) * 2007-11-01 2009-11-20 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법
KR100927771B1 (ko) * 2008-02-01 2009-11-20 앰코 테크놀로지 코리아 주식회사 반도체 장치의 제조 방법
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9478498B2 (en) 2013-08-05 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Through package via (TPV)
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9698028B2 (en) 2012-08-24 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US10522511B2 (en) 2017-08-04 2019-12-31 SK Hynix Inc. Semiconductor packages having indication patterns

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927762B1 (ko) * 2007-11-01 2009-11-20 앰코 테크놀로지 코리아 주식회사 반도체 장치 및 그 제조 방법
KR100927771B1 (ko) * 2008-02-01 2009-11-20 앰코 테크놀로지 코리아 주식회사 반도체 장치의 제조 방법
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9768136B2 (en) 2012-01-12 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9698028B2 (en) 2012-08-24 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US10062659B2 (en) 2012-12-28 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US10714442B2 (en) 2013-03-11 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US11043463B2 (en) 2013-03-11 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10262964B2 (en) 2013-03-11 2019-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9935070B2 (en) 2013-03-11 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9673160B2 (en) 2013-03-12 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9953949B2 (en) 2013-08-05 2018-04-24 Taiwan Semiconductor Manufacturing Company Through package via (TPV)
US9478498B2 (en) 2013-08-05 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Through package via (TPV)
US10522511B2 (en) 2017-08-04 2019-12-31 SK Hynix Inc. Semiconductor packages having indication patterns

Similar Documents

Publication Publication Date Title
KR20070076846A (ko) 수지 봉합부를 갖는 웨이퍼 레벨 패키지 및 그의 제조 방법
US11961742B2 (en) Semiconductor device and manufacturing method thereof
US8183092B2 (en) Method of fabricating stacked semiconductor structure
US7719122B2 (en) System-in-package packaging for minimizing bond wire contamination and yield loss
US8823180B2 (en) Package on package devices and methods of packaging semiconductor dies
US7476564B2 (en) Flip-chip packaging process using copper pillar as bump structure
US8946883B2 (en) Wafer level fan-out package with a fiducial die
US20180114786A1 (en) Method of forming package-on-package structure
US20090115044A1 (en) Structures and methods for stack type semiconductor packaging
US20230335533A1 (en) Semiconductor device package and method for manufacturing the same
US20100127375A1 (en) Wafer level chip scale semiconductor packages
EP3151275A2 (en) System-in-package and fabrication method thereof
EP3291295A1 (en) Pre-bumped redistribution layer structure and semiconductor package incorporating such pre-bumped redistribution layer structure
US11139233B2 (en) Cavity wall structure for semiconductor packaging
JP2008211125A (ja) 半導体装置およびその製造方法
US20220344225A1 (en) Semiconductor package including test line structure
US10115673B1 (en) Embedded substrate package structure
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
US9355968B2 (en) Silicon shield for package stress sensitive devices
US20160351483A1 (en) Chip package structure and method for forming chip package
CN112185903A (zh) 电子封装件及其制法
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US20100140773A1 (en) Stacked chip, micro-layered lead frame semiconductor package
US7229849B2 (en) Method for packaging a semiconductor device
US9397027B1 (en) Sacrificial pad on semiconductor package device and method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination