JP5311758B2 - 金属配線の製造方法及びこれを利用した表示基板の製造方法 - Google Patents
金属配線の製造方法及びこれを利用した表示基板の製造方法 Download PDFInfo
- Publication number
- JP5311758B2 JP5311758B2 JP2007096858A JP2007096858A JP5311758B2 JP 5311758 B2 JP5311758 B2 JP 5311758B2 JP 2007096858 A JP2007096858 A JP 2007096858A JP 2007096858 A JP2007096858 A JP 2007096858A JP 5311758 B2 JP5311758 B2 JP 5311758B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- electrode
- manufacturing
- display substrate
- substrate according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
GL ゲート配線
DL ソース配線
C1、C2、C3 第1、第2、第3コンタクト部
TFT スイッチング素子
STL ストレージ配線
GE ゲート電極
SE ソース電極
DE ドレイン電極
Claims (27)
- ベース基板上にチャネル層と金属層とを順次に形成し、
スイッチング素子形成領域にフォトレジストパターンを形成し、
前記フォトレジストパターンを利用して前記金属層をエッチングして、ドレイン電極およびソース電極を形成するための電極金属パターンを形成し、
前記フォトレジストパターンを一定厚みだけ除去することにより前記電極金属パターン上に前記電極金属パターンのエッジの一部分を露出する残留フォトパターンを形成し、
前記電極金属パターンを利用して前記電極金属パターンの下にアンダーカットが形成されるように前記チャネル層をエッチングし、
前記残留フォトパターンを利用して前記アンダーカットによって突出された前記電極金属パターンの突出部を除去することにより前記電極金属パターンは前記チャネル層と同じエッチング面を有するかまたは前記チャネル層よりも微細に突出していることを特徴とする表示基板の製造方法。 - 前記チャネル層のエッチングは、等方性ドライエッチング工程によって行われることを特徴とする請求項1記載の表示基板の製造方法。
- 前記アンダーカットの長さは、0.5μm〜1μmであることを特徴とする請求項1記載の表示基板の製造方法。
- 前記電極金属パターンの突出部は、ドライエッチング工程で除去されることを特徴とする請求項1記載の表示基板の製造方法。
- 前記残留フォトパターンは、前記電極金属パターンのエッジの一部分が露出されるように前記電極金属パターン上に形成され、前記アンダーカットの長さは前記エッジの一部分の長さより大きいか、同じであることを特徴とする請求項1記載の表示基板の製造方法。
- 前記エッジの一部分の長さは、0.5μm以下であることを特徴とする請求項5記載の表示基板の製造方法。
- 前記アンダーカットの長さは、0.5μm〜1μmであることを特徴とする請求項5記載の表示基板の製造方法。
- 前記電極金属パターンの突出部は、ドライエッチング工程で除去されることを特徴とする請求項5記載の表示基板の製造方法。
- 前記残留フォトパターンは、前記電極金属パターンのエッジの一部分が露出されるように前記電極金属パターン上に形成され、前記エッジの一部分の長さは、0.5μm以下で、前記アンダーカットの長さは0.5μm〜1μmであることを特徴とする請求項1記載の表示基板の製造方法。
- ゲート配線及びスイッチング素子のゲート電極が形成されたベース基板上にチャネル層及びソース金属層を順次に形成し、
ソース配線領域と、前記スイッチング素子のソース及びドレイン電極が形成される第1領域に第1フォトパターンを形成し、前記スイッチング素子のチャネル部が形成される第2領域に第2フォトパターンを形成し、
前記第1及び第2フォトパターンを利用して前記ソース金属層をパターニングして、前記第1及び第2領域に電極金属パターンを形成し、前記ソース配線領域にソース配線を形成し、
前記第1領域の電極金属パターン上に残留フォトパターンを形成し、前記第2領域の電極金属パターンが露出されるように前記第1及び第2フォトパターンを一定厚みだけ除去し、
前記電極金属パターン及びソース配線を利用して前記電極金属パターン及びソース配線の下にアンダーカットが形成されるようにチャネル層をエッチングし、
前記第2領域の電極金属パターンをエッチングして前記チャネル層を露出させるとともに、前記第1領域の電極金属パターンをエッチングして前記チャネル層よりも微細に突出しているか、または前記チャネル層のエッチング面と同じエッチング面を有する前記ソース電極とドレイン電極を形成し、
前記スイッチング素子のドレイン電極と接続された画素電極を形成することを特徴とする表示基板の製造方法。 - 前記第1フォトパターンのエッジの傾斜角は、60°〜90°であることを特徴とする請求項10記載の表示基板の製造方法。
- 前記第2フォトパターンの厚みは、500nm以下であることを特徴とする請求項11記載の表示基板の製造方法。
- 前記残留フォトパターンは、前記電極金属パターン及びソース配線のエッジの一部分が露出されるように前記電極金属パターンとソース配線上に形成され、
前記アンダーカットの長さは、前記エッジの一部分の長さより大きいか、同じであることを特徴とする請求項10記載の表示基板の製造方法。 - 前記チャネル層のエッチングは、プラズマエッチング装置を用いた等方性ドライエッチング工程にて行われることを特徴とする請求項10記載の表示基板の製造方法。
- 前記残留フォトパターンを利用して前記アンダーカットによって突出された前記電極金属パターン及びソース配線の突出部を除去することを特徴とする請求項10記載の表示基板の製造方法。
- 前記電極金属パターン及びソース配線の突出部は、ドライエッチング工程で除去されることを特徴とする請求項15記載の表示基板の製造方法。
- 前記ソース及びドレイン電極の形成後に、
前記ソース電極及びドレイン電極を利用して前記チャネル層を選択的にエッチングして前記チャネル部を形成することを特徴とする請求項10記載の表示基板の製造方法。 - 前記画素電極の形成は、
前記スイッチング素子が形成されたベース基板上に保護絶縁層を形成し、
第3フォトパターンを利用して前記保護絶縁層を除去して前記ドレイン電極にコンタクト部を形成し、
前記コンタクト部を通じて前記ドレイン電極と接触する透明電極層を形成し、
第4フォトパターンを利用して前記透明電極層を画素電極にパターニングすることを特徴とする請求項10記載の表示基板の製造方法。 - 前記ベース基板上に前記ゲート配線と、前記ゲート電極と、ストレージ配線とを形成することを特徴とする請求項10記載の表示基板の製造方法。
- 前記画素電極の形成は、
前記スイッチング素子が形成されたベース基板上に保護絶縁層を形成し、
前記スイッチング素子、ゲート配線、ソース配線が形成された領域に第3フォトパターンを形成し、
前記第3フォトパターンを利用して前記ドレイン電極の端部を含む前記画素電極が形成される領域の前記保護絶縁層を除去し、
前記保護絶縁層が除去されたベース基板上に透明電極層を形成し、
前記第3フォトパターンを除去して前記透明電極層を前記ドレイン電極の端部と接触される前記画素電極にパターニングすることを特徴とする請求項19記載の表示基板の製造方法。 - 前記第3フォトパターンの形成は、前記ストレージ配線をカバーして前記第3フォトパターンより薄い第4フォトパターンを形成することを特徴とする請求項20記載の表示基板の製造方法。
- 前記透明電極層を形成する前に、前記第4フォトパターンを除去することを特徴とする請求項21記載の表示基板の製造方法。
- 前記ソース配線の形成において前記ストレージ配線をカバーするカバー金属パターンを形成し、
前記保護絶縁層の除去において前記カバー金属パターンを除去することを特徴とする請求項20記載の表示基板の製造方法。 - 前記残留フォトパターンは、前記電極金属パターン及びソース配線のエッジの一部分が露出されるように前記電極金属パターンとソース配線上に形成され、前記エッジの一部分の長さは0.5μm以下で、前記アンダーカットの長さは0.5μm〜1μmであることを特徴とする請求項10記載の表示基板の製造方法。
- 前記フォトレジストパターンは、 前記チャネル層と前記金属層のドレイン電極およびソース電極が形成される領域に対応する領域に第1厚みに形成される第1フォトパターンと前記チャネル層と前記金属層のチャネル領域が形成される領域に対応する領域に前記第1厚みよりも薄い第2厚みで形成される第2フォトパターンを含むことを特徴とする請求項1に記載の表示基板の製造方法。
- 前記電極金属パターンは、前記フォトレジストパターンを利用しエッチングして、前記ドレイン電極および前記ソース電極を形成するために形成され、前記残留フォトパターンは、前記フォトレジストパターンを一定厚みだけを除去することにより、前記電極金属パターン上に前記第2フォトパターンが除去されて形成されることを特徴とする請求項25に記載の表示基板の製造方法。
- 前記第1フォトパターンは第1厚みで形成され、前記第2フォトパターンは前記第1厚みより薄い第2厚みで形成されることを特徴とする請求項10に記載の表示基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2006-0036745 | 2006-04-24 | ||
KR1020060036745A KR101232061B1 (ko) | 2006-04-24 | 2006-04-24 | 금속 배선의 제조 방법 및 표시 기판의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007294946A JP2007294946A (ja) | 2007-11-08 |
JP5311758B2 true JP5311758B2 (ja) | 2013-10-09 |
Family
ID=38618730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007096858A Active JP5311758B2 (ja) | 2006-04-24 | 2007-04-02 | 金属配線の製造方法及びこれを利用した表示基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (4) | US20070249096A1 (ja) |
JP (1) | JP5311758B2 (ja) |
KR (1) | KR101232061B1 (ja) |
CN (1) | CN101063755B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101232061B1 (ko) * | 2006-04-24 | 2013-02-12 | 삼성디스플레이 주식회사 | 금속 배선의 제조 방법 및 표시 기판의 제조 방법 |
EP2180518B1 (en) * | 2008-10-24 | 2018-04-25 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
KR101682078B1 (ko) * | 2010-07-30 | 2016-12-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
CN104637806A (zh) * | 2015-03-02 | 2015-05-20 | 京东方科技集团股份有限公司 | 一种刻蚀方法 |
CN111785735B (zh) * | 2020-07-02 | 2022-07-12 | Tcl华星光电技术有限公司 | 阵列基板及其制作方法、显示面板 |
CN113161291B (zh) * | 2021-04-08 | 2022-11-15 | 北海惠科光电技术有限公司 | 阵列基板制作方法及阵列基板 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5728592A (en) * | 1992-10-09 | 1998-03-17 | Fujitsu Ltd. | Method for fabricating a thin film transistor matrix device |
CN103956361A (zh) * | 1995-10-03 | 2014-07-30 | 精工爱普生株式会社 | 有源矩阵基板的制造方法和薄膜元件的制造方法 |
KR19980041087A (ko) * | 1996-11-30 | 1998-08-17 | 엄길용 | 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법 |
KR100543436B1 (ko) * | 1998-05-29 | 2006-03-23 | 삼성전자주식회사 | 액정 표시 장치의 제조 방법 |
JP2001332740A (ja) * | 2000-05-24 | 2001-11-30 | Toshiba Corp | アレイ基板の製造方法 |
JP4604440B2 (ja) * | 2002-02-22 | 2011-01-05 | 日本電気株式会社 | チャネルエッチ型薄膜トランジスタ |
JP4651929B2 (ja) * | 2002-11-15 | 2011-03-16 | Nec液晶テクノロジー株式会社 | 液晶表示装置の製造方法 |
KR101090249B1 (ko) * | 2004-10-06 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
KR20070075808A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 |
KR101232061B1 (ko) * | 2006-04-24 | 2013-02-12 | 삼성디스플레이 주식회사 | 금속 배선의 제조 방법 및 표시 기판의 제조 방법 |
-
2006
- 2006-04-24 KR KR1020060036745A patent/KR101232061B1/ko active IP Right Grant
-
2007
- 2007-01-31 US US11/669,551 patent/US20070249096A1/en not_active Abandoned
- 2007-01-31 US US11/669,572 patent/US20070249097A1/en not_active Abandoned
- 2007-01-31 US US11/669,639 patent/US20070249150A1/en not_active Abandoned
- 2007-01-31 US US11/669,653 patent/US7575945B2/en not_active Expired - Fee Related
- 2007-04-02 JP JP2007096858A patent/JP5311758B2/ja active Active
- 2007-04-20 CN CN2007101008462A patent/CN101063755B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070246845A1 (en) | 2007-10-25 |
CN101063755A (zh) | 2007-10-31 |
KR20070104732A (ko) | 2007-10-29 |
JP2007294946A (ja) | 2007-11-08 |
KR101232061B1 (ko) | 2013-02-12 |
US20070249150A1 (en) | 2007-10-25 |
US20070249097A1 (en) | 2007-10-25 |
US20070249096A1 (en) | 2007-10-25 |
US7575945B2 (en) | 2009-08-18 |
CN101063755B (zh) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6750087B2 (en) | Thin film transistor array, fabrication method thereof, and liquid crystal display device employing the same | |
US8652886B2 (en) | Thin film transistor array substrate for a display panel and a method for manufacturing a thin film transistor array substrate for a display panel | |
JP4187819B2 (ja) | 薄膜装置の製造方法 | |
JP5311758B2 (ja) | 金属配線の製造方法及びこれを利用した表示基板の製造方法 | |
JP2008033317A (ja) | 表示基板、その製造方法、及びその表示基板を製造するためのマスク | |
JP2008010810A (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
JP5691091B2 (ja) | 薄膜形成方法、表示板用金属配線、及びこれを含む薄膜トランジスタ表示板とその製造方法 | |
JP5063936B2 (ja) | Tftアレイ基板の製造方法 | |
JP2008109102A (ja) | 薄膜トランジスタ基板の製造方法 | |
JP2003107523A (ja) | 液晶表示装置 | |
CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
JP2005123610A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
KR101300183B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
TWI288287B (en) | Thin film transistor array panels for liquid crystal display and methods for manufacturing the same | |
JP4579012B2 (ja) | 液晶表示装置の製造方法 | |
KR20050070325A (ko) | 액정표시장치 및 그 제조방법 | |
JP2005215434A (ja) | 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法 | |
JP4594739B2 (ja) | 電子装置製造方法及び電子装置 | |
KR100372305B1 (ko) | 액정표시장치의박막트랜지스터기판및그제조방법 | |
JP2980803B2 (ja) | 金属配線の形成方法 | |
KR20040046384A (ko) | 액정표시장치 및 그 제조방법 | |
JPH07325321A (ja) | 液晶表示装置の製造方法 | |
JPH11191626A (ja) | 液晶表示装置の製造方法 | |
JP4609470B2 (ja) | アクティブ型液晶表示パネルの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130702 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5311758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |