KR960042936A - 집적 회로 구조물 상에서 형성되는 폴리실리콘/규화 텅스텐 다층 복합체, 및 이것의 제조 방법 - Google Patents

집적 회로 구조물 상에서 형성되는 폴리실리콘/규화 텅스텐 다층 복합체, 및 이것의 제조 방법 Download PDF

Info

Publication number
KR960042936A
KR960042936A KR1019960011843A KR19960011843A KR960042936A KR 960042936 A KR960042936 A KR 960042936A KR 1019960011843 A KR1019960011843 A KR 1019960011843A KR 19960011843 A KR19960011843 A KR 19960011843A KR 960042936 A KR960042936 A KR 960042936A
Authority
KR
South Korea
Prior art keywords
layer
polysilicon
undoped
polysilicon layer
tungsten
Prior art date
Application number
KR1019960011843A
Other languages
English (en)
Inventor
비잉라스 이스라엘
에이.스리니바스 라마뉴자푸람
Original Assignee
제임스 조셉 드롱
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제임스 조셉 드롱, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 제임스 조셉 드롱
Publication of KR960042936A publication Critical patent/KR960042936A/ko

Links

Classifications

    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y10S438/908—Utilizing cluster apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 반도체 웨어퍼 상의 집적 회로 구조 상에 형성되고, 개선된 단계 적영 범위 및 WSix의 비-텅스텐부화 텅스템; 실리콘 비를 특징으로 하는 개선된 폴리실리콘/규화 텅스텐(WSix), 및 이것을 제조하는 방법에 관한 것이다. 폴리실리콘의 도우핑된 층은 반도체 기판 상에 사전에 형성된 접적 회로 구조물 상에 형성되고, 도우핑된 폴리실리콘 층 위에 도우핑되지 않은 폴리실리콘의 캡핑 층이 중착된다. 바람직한 규화 텅스텐 층은 종래의 바람직하지 않은 텅스텐-부화 규화 텅스텐 특성의 생성 없이, WF6와 같은 텅스텐의 기체 원, 및 실리콘의 공급원으로서 디클로로실란(DCS)을 사용하여, 도우핑되지 않은 폴리실리콘 팹핑 층 위에 형성된다. 도우핑되지 않은 폴리실리콘 캡핑 층을 계속해서, 도우핑된 폴리실리콘 층 중의 도판트를 그위의 도우핑되지 않은 폴리실리콘 층 내로 이행시키도록 구조물을 충분히 가열함으로써 규화 텅스텐 층의 생성 후에 도우핑될 수 있다. 이러한 가열은 분리 어니일링 단계로 수행될 수 있지만, 바람직하게는 기판 상에 형성되는 집적회로 구조물의 후속 처리의 일부로서 제자리에서 수행된다.

Description

집적 회로 구조물 상에서 형성되는 폴리실리콘/규화 텅스텐 다층 복합체, 및 이것의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 집적 회로 구조물의 나머지 부분과 비교되는 바이아 상의 규화 텅스텐 층의 두께와비교하기 위한, 바이아를 포함하는, 집적 회로 구조물 상에 규화 텅스텐 층을 갖는 바이아 또는 접촉 오프닝이 형성된 집적회로 구조물의 부분 수직 단면도이다.

Claims (26)

  1. (a) 하나 이상의 도우핑된 표면 부분을 갖는 폴리실리콘의 제1층; (b) 상기 제1폴리실리콘 층의 상기 도우핑된 표면 상에 형성된 폴리실리콘의 도우핑되지 않은 제2층; 및 (c) 텅스텐 - 함유 기체와 디클로로실란의 반응에 의해 상기 도우핑되지 않은 제2폴리실리콘 층 위에 형성된 규화 텅스텐의 층으로 이루어지는 집적 회로 구조물.
  2. 제1항에 있어서, 상기 도우핑되지 않은 제2폴리실리콘 층이 상기 제1폴리실리콘 층의 상기 아래에 놓인 도우핑된 표면으로부터의 도판트가 상기 도우핑되지 않은 제2폴라실리콘 층을 통해 확산되어 상기 도우핑되지 않은 폴리실리콘 층 위에 상기 규화 텅스텐을 형성시키는 단계에 간섭하는 것을 방지하기에 충분한 최소 두께를 가짐을 특징으로 하는 집접 회로 구조물.
  3. 제1항에 있어서, 상기 도우핑되지 않은 제2폴리실리콘 층이 100A 이상의 최소 두께를 가짐을 특징으로 하는 집적 회로 구조물.
  4. 제3항에 있어서, 상기 도우핑되지 않은 제2폴리실리콘 층이 300A 이상의 최소 두께를 가짐을 특징으로 하는 집적 회로 구조물.
  5. 제1항에 있어서, 상기 도우핑되지 않은 제2폴리실리콘 층이, 30분 이상 동안 750℃이상의 상승된 온도로 가열될 경우에, 상기 제1폴리실리콘 층의 상기 아래에 놓인 도우핑된 표면으로부터 확산에 의해 상기 도우핑되지 않은 제2폴리실리콘 층 의 후속 도우핑을 방지하기에 충분한 최소 두께를 가짐을 특징으로 하는 집적 회로 구조물.
  6. 제3항에 있어서, 상기 도우핑되지 않은 제2폴리실리콘 층이 1500A 이하의 최대 두께를 가짐을 특징으로 하는 집적 회로 구조물.
  7. 제3항에 있어서, 상기 도우핑되지 않은 제2폴리실리콘 층이 1000A 이하의 최대 두께를 가짐을 특징으로 하는 집적 회로 구조물.
  8. 제1항에 있어서, 상기 규화 텅스텐 층이 규화 텅스텐 층 전체에 걸쳐 균일한 텅스텐 대 실리콘 비를 가짐을 특징으로 하는 집적 회로 구조물.
  9. 제1항에 있어서, 상기 규화 텅스텐 층이 1:2.1 내지 1:2.9의 텅스텐 대 실리콘 비를 가짐을 특징으로 하는 집적 회로 구조물.
  10. 제1항에 있어서, 상기 구조물이 계속해서 상기 제1폴리실리콘 층의 상기 도우핑된 표면 중의 도판트를 상기 도우핑되지 않은 제2폴리실리콘 층 내로 확산시키기에 충분한 온도로 가열됨을 특징으로 하는 집적 회로 구조물.
  11. (a) 폴리실리콘의 도우핑된 제1층; 및 (b) 상기 폴리실리콘의 도우핑된 제1층 위에 초기에 형성되고 계속해서 도우핑되는 도우핑되지 않은 제2폴리실리콘 층 위에서 텅스텐-함유 기체와 디클로로실란의 반응에 의해 초기에 생성된 규화 텅스텐의 층으로 이루어지며, 상기 규화 텅스텐 층이 규화 텅스텐 층 전체에 걸쳐 균일한 텅스텐 대 실리콘 비를 가짐을 특징으로 하는 집적 회로 구조물.
  12. (a) 폴리실리콘의 도우핑된 제1층; 및 (b) 상기 폴리실리콘의 도우핑된 제1층 위에 초기에 형성되고 계속해서 도우핑되는 도우핑되지 않은 제2폴리실리콘 층 위에서 텅스텐-함유 기체와 디클로로실란의 반응에 의해 초기에 생성된 규화 텅스텐의 층으로 이루어지며, 상기 규화 텅스텐 층이 1:2 내지 1:2.9의 텅스텐 대 실리콘비 및 아래에 놓인 고르지 못한 토포그래피 상의 개선된 단계 적용 범위를 가짐을 특징으로 하는 집적 회로 구조물.
  13. (a) 하나 이상의 도우핑된 표면 부분을 갖는 폴리실리콘의 제1층; (b) 상기 제1폴리실리콘 층의 상기 도우핑된 표면 상에 형성된 폴리실리콘의 도우핑되지 않은 제2층; 및 (c) 텅스텐 - 함유 기체와 디클로로실란의 반응에 의해 상기 도우핑되지 않은 제2폴리실리콘 층 위에 형성된, x가 2.1 내지 2.9인 일반식 WSixx를 갖는 규화 텅스텐의 층으로 이루어지며, 상기 규화 텅스텐 중이 실리콘의 공급원으로서 실란을 사용하여 형성된 규화 텅스텐과 비교하여 아래에 놓인 고르지 못한 토포그래피 상의 개선된 단계 적용 범위를 가짐을 특징으로 하는 집적 회로 구조물.
  14. (a) 하나 이상의 도우핑된 표면 부분을 갖는 폴리실리콘의 제1층을 반도체 기판 상에 형성시키는 단계; (b) 상기 제1폴리실리콘 층의 상기 도우핑된 표면 상에 폴리실리콘의 도우핑되지 않은 제2층을 형성시키는 단계; 및 (c) 텅스텐 - 함유 기체와 디클로로실란의 반응에 의해 상기 도우핑되지 않은 제2폴리실리콘 층 위에 규화 텅스텐의 층을 형성시키는 단계로 이루어지는, 폴리실리콘 층 위에 형성된 규화 텅스텐 층으로 이루어지는 집적 회로 구조물을 반도체 기판 상에서 제조하기 위한 방법.
  15. 제14항에 있어서, 상기 도우핑되지 않은 제2폴리실리콘 층을 형성시키는 상기 단계가 상기 제1폴리실리콘 층의 상기 아래에 놓인 도우핑된 표면으로부터의 도판트가 상기 도우핑되지 않은 제2폴리실리콘층을 통해 확산되어 상기 도우핑되지 않은 폴리실리콘 층 위에 상기 규화 텅스텐을 형성시키는 단계에 간섭하는 것을 방지하기에 충분한 두께의 상기 도우핑되지 않은 폴리실리콘의 층을 형성시키는 단계를 더 포함함을 특징으로 하는 방법.
  16. 제14항에 있어서, 상기 도우핑되지 않은 제2폴리실리콘 층을 형성하는 상기 단계가 상기 제1폴리실리콘 층의 상기 도우핑된 표면상에 100A 이상의 상기 도우핑되지 않은 폴리실리콘을 형성시키는 단계를 더 포함함을 특징으로 하는 방법.
  17. 제16항에 있어서, 상기 도우핑되지 않은 제2폴리실리콘 층을 형성하는 상기 단계가 상기 제1폴리실리콘 층의 상기 도우핑된 표면상에 300A 이상의 상기 도우핑되지 않은 폴리실리콘을 형성시키는 단계를 더 포함함을 특징으로 하는 방법.
  18. 제14항에 있어서, 상기 도우핑되지 않은 제2폴리실리콘 층을 형성시키는 상기 단계가, 30분 이상 동안 750℃이상의 상승된 온도로 가열될 경우에, 상기 제1폴리실리콘 층의 상기 아래에 놓인 도우핑된 표면으로부터의 확산에 의해 상기 도우핑되지 않은 제2폴리실리콘 층의 후속도우핑을 방지하기에 불충분한 두께의 상기 도우핑되지 않은 제2층을 형성시키는 단계를 더 포함함을 특징으로 하는 방법.
  19. 제16항에 있어서, 상기 도우핑되지 않은 제2폴리실리콘 층을 형성시키는 상기 단계가 상기 제1폴리실리콘 층의 상기 도우핑된 표면상에 1500A 이하의 상기 도우핑되지 않은 폴리실리콘을 형성시키는 단계를 더 포함함을 특징으로 하는 방법.
  20. 제19항에 있어서, 상기 도우핑되지 않은 제2폴리실리콘 층을 형성하는 상기 단계가 상기 제1폴리실리콘 층을 형성시키는 상기 단계가 상기 제1폴리실리콘 층의 상기 도우핑된 표면상에 1000A 이하의 상기 도우핑되지 않은 폴리실리콘을 형성시키는 단계를 더 포함함을 특징으로 하는 방법.
  21. 제20항에 있어서, 상기 규환텅스텐 층을 형성시키는 단계가 규화 텅스텐 층 전체에 걸쳐 균일한 텅스텐대 실리콘 비를 갖는 규화 텅스텐 층을 형성시키는 단계를 더 포함함을 특징으로 하는 방법.
  22. 제14항에 있어서, 상기 규화 텅스텐 층을 형성시키는 단계가 1:2.1 내지 1:2.9의 텅스텐 대 실리콘비를 갖는 규화텅스텐 층을 형성시키는 단계를 더 포함함을 특징으로 하는 방법.
  23. 제14항에 있어서, 상기 구조물을 계속해서 상기 제1폴리실리콘 층의 상기 도우핑된 표면 중의 도판트를 상기 도우핑되지 않은 제2폴리실리콘 층 내로 확산시키기에 충분한 온도로 가열시키는 부가적 단계를 포함함을 특징으로 하는 방법.
  24. (a) 하나 이상의 도우핑된 표면 부분을 갖는 폴리실리콘의 제1층을 반도체 기판 상에서 형성시키는 단계; (b) 상기 제1폴리실리콘 층의 상기 도우핑된 표면 위에 폴리실리콘의 도우핑되지 않은 제2층을 형성시키는 단계; (c) 텅스텐 - 함유 기체와 디클로로실란의 반응에 의해 상기 도우핑되지 않은 제2폴리실리콘 층 위에 규화텅스텐의 층을 형성시키는 단계; 및 (d) 계속해서 집적 회로 구조물을 상기 폴리실리콘 층의 상기 도우핑된 표면 중의 도판트를 상기 도우핑되지 않은 제2폴리실리콘 층 내로 확산시키기에 충분한 온도로 가열하는 단계로 이루어지는, 규화 텅스텐 층 전체에 걸쳐 균일한 텅스텐 대 실리콘 비 및 아래에 놓인 고르지 못한 토포그래피 상의 개선된 단계 적용 점위를 가짐을 특징으로 하는 규환 텅스텐 층으로 이루어지는 집적 회로 구조물을 반도체 기판 상에서 제조하는 방법.
  25. (a) 하나 이상의 도우핑된 표면 부분을 갖는 폴리실리콘의 제1층을 반도체 기판 상에서 형성시키는 단계; (b) 상기 제1폴리실리콘 층의 상기 도우핑된 표면 위에 폴리실리콘의 도우핑되지 않은 제2층을 형성시키는 단계; (c) 텅스텐 - 함유 기체와 디클로로실란의 반응에 의해 상기 도우핑되지 않은 제2폴리실리콘 층 위에 규화텅스텐의 층을 형성시키는 단계; 및 (d) 계속해서 집적 회로 구조물을 상기 제1폴리실로콘 층의 상기 도우핑된 표면 중의 도판트를 상기 도우핑되지 않은 제2폴리실리콘 층 내로 확산시키기에 충분한 온도로 가열하는 단계로 이루어지는, 1:2.1 내지 1:2.9의 텅스텐 대 실리콘 비 및 아래에 놓인 고르지 못한 토포그래피 상의 개선된 단계 적용 점위를 가짐을 특징으로 하는 규환 텅스텐 층으로 이루어진 집적 회로 구조물을 반도체 기판 상에서 제조하는 방법.
  26. 제25항에 있어서, 상기 도우핑되지 않은 제2폴리실리콘 층을 형성시키는 단계가, (a) 상기 제1폴리실리콘 층의 상기 아래에 놓인 도우핑된 표면으로부터의 도판트가 상기 도우핑되지 않은 제2폴리실리콘 층을 통해 확산하는여 상기 도우핑되지 않은 제2폴리실리콘 층 쉬에 상기 규화 텅스텐 층을 형성시키는 단계에 간섭하는 것을 방지하기에 충분한 100A 이상의 최소 두께; (b) 상기 제1폴리실리콘 층의 상기 아래에 놓인 도우핑된 표면으로부터의 확산에 의해 상기 도우핑되지 않은 제2폴리실리콘 층의 후속 도우핑을 방지하기에 불충분한 1500A 이하의 최대 두께를 갖는 폴리실리콘의 도우핑되지 않은 층을 상기 제1폴리실리콘 층의 사기 도우핑된 표면 상에 형성시키는 단계를 더 포함함을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960011843A 1995-05-03 1996-04-19 집적 회로 구조물 상에서 형성되는 폴리실리콘/규화 텅스텐 다층 복합체, 및 이것의 제조 방법 KR960042936A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43377095A 1995-05-03 1995-05-03
US08/433,770 1995-05-03

Publications (1)

Publication Number Publication Date
KR960042936A true KR960042936A (ko) 1996-12-21

Family

ID=23721471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011843A KR960042936A (ko) 1995-05-03 1996-04-19 집적 회로 구조물 상에서 형성되는 폴리실리콘/규화 텅스텐 다층 복합체, 및 이것의 제조 방법

Country Status (4)

Country Link
US (1) US5940733A (ko)
EP (1) EP0746027A3 (ko)
JP (1) JPH0969496A (ko)
KR (1) KR960042936A (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849629A (en) * 1995-10-31 1998-12-15 International Business Machines Corporation Method of forming a low stress polycide conductors on a semiconductor chip
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6335280B1 (en) 1997-01-13 2002-01-01 Asm America, Inc. Tungsten silicide deposition process
DE19706783A1 (de) * 1997-02-20 1998-08-27 Siemens Ag Verfahren zur Herstellung dotierter Polysiliciumschichten und -schichtstrukturen und Verfahren zum Strukturieren von Schichten und Schichtstrukturen, welche Polysiliciumschichten umfassen
JP3635843B2 (ja) * 1997-02-25 2005-04-06 東京エレクトロン株式会社 膜積層構造及びその形成方法
TW396646B (en) * 1997-09-11 2000-07-01 Lg Semicon Co Ltd Manufacturing method of semiconductor devices
KR100463597B1 (ko) * 1997-09-29 2005-02-28 주식회사 하이닉스반도체 반도체소자의제조방법
KR100425147B1 (ko) * 1997-09-29 2004-05-17 주식회사 하이닉스반도체 반도체소자의제조방법
JPH11200050A (ja) 1998-01-14 1999-07-27 Mitsubishi Electric Corp タングステンシリサイド膜の形成方法、半導体装置の製造方法、及び半導体ウェーハ処理装置
TW387137B (en) * 1998-04-27 2000-04-11 Mosel Vitelic Inc Method for controlling dopant diffusion in plug doped
KR100290781B1 (ko) * 1998-06-30 2001-06-01 박종섭 반도체 소자 및 그 제조방법
US6288442B1 (en) * 1998-09-10 2001-09-11 Micron Technology, Inc. Integrated circuit with oxidation-resistant polymeric layer
JP2001110750A (ja) * 1999-09-30 2001-04-20 Applied Materials Inc タングステンシリサイド膜を形成する方法、および金属−絶縁膜−半導体型トランジスタを製造する方法
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US6376370B1 (en) 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
KR100379107B1 (ko) 2001-03-21 2003-04-07 삼성전자주식회사 반도체 장치에서 폴리사이드 구조물의 형성 방법
DE10115228B4 (de) * 2001-03-28 2006-07-27 Samsung Electronics Co., Ltd., Suwon Steuerung des anormalen Wachstums bei auf Dichlorsilan (DCS) basierenden CVD-Polycid WSix-Filmen
US6635556B1 (en) * 2001-05-17 2003-10-21 Matrix Semiconductor, Inc. Method of preventing autodoping
US20030008243A1 (en) * 2001-07-09 2003-01-09 Micron Technology, Inc. Copper electroless deposition technology for ULSI metalization
DE10134461B4 (de) * 2001-07-16 2006-05-18 Infineon Technologies Ag Prozess zur Abscheidung von WSix-Schichten auf hoher Topografie mit definierter Stöchiometrie und dadurch hergestelltes Bauelement
KR100455847B1 (ko) * 2001-12-29 2004-11-06 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
KR100429296B1 (ko) * 2002-09-09 2004-04-29 한국전자통신연구원 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조방법
US7220665B2 (en) 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
WO2006019603A2 (en) * 2004-07-30 2006-02-23 Applied Materials, Inc. Thin tungsten silicide layer deposition and gate metal integration
JP2017022377A (ja) 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638496B2 (ja) * 1983-06-27 1994-05-18 日本電気株式会社 半導体装置
JPS62115776A (ja) * 1985-11-15 1987-05-27 Nec Corp 半導体装置の製造方法
US4737474A (en) * 1986-11-17 1988-04-12 Spectrum Cvd, Inc. Silicide to silicon bonding process
JP2706469B2 (ja) * 1988-06-01 1998-01-28 松下電器産業株式会社 半導体装置の製造方法
JPH07100860B2 (ja) * 1988-09-01 1995-11-01 日電アネルバ株式会社 タングステンシリサイド膜の形成方法
US4992391A (en) * 1989-11-29 1991-02-12 Advanced Micro Devices, Inc. Process for fabricating a control gate for a floating gate FET
US5223456A (en) * 1990-05-02 1993-06-29 Quality Semiconductor Inc. High density local interconnect in an integrated circit using metal silicide
US4966869A (en) * 1990-05-04 1990-10-30 Spectrum Cvd, Inc. Tungsten disilicide CVD
JP2558931B2 (ja) * 1990-07-13 1996-11-27 株式会社東芝 半導体装置およびその製造方法
US5141892A (en) * 1990-07-16 1992-08-25 Applied Materials, Inc. Process for depositing highly doped polysilicon layer on stepped surface of semiconductor wafer resulting in enhanced step coverage
US5130266A (en) * 1990-08-28 1992-07-14 United Microelectronics Corporation Polycide gate MOSFET process for integrated circuits
JPH04354118A (ja) * 1991-05-31 1992-12-08 Mitsubishi Electric Corp 半導体装置の製造方法
US5147820A (en) * 1991-08-26 1992-09-15 At&T Bell Laboratories Silicide formation on polysilicon
US5182627A (en) * 1991-09-30 1993-01-26 Sgs-Thomson Microelectronics, Inc. Interconnect and resistor for integrated circuits

Also Published As

Publication number Publication date
EP0746027A3 (en) 1998-04-01
EP0746027A2 (en) 1996-12-04
US5940733A (en) 1999-08-17
JPH0969496A (ja) 1997-03-11

Similar Documents

Publication Publication Date Title
KR960042936A (ko) 집적 회로 구조물 상에서 형성되는 폴리실리콘/규화 텅스텐 다층 복합체, 및 이것의 제조 방법
US5877074A (en) Method for improving the electrical property of gate in polycide structure
KR960042954A (ko) 반도체 장치의 확산장벽용 산화루테늄막 형성방법
KR19990030078A (ko) 게이트 구조 및 이 게이트 구조에서 도펀트 외부확산을 최소화하는 방법
KR100281887B1 (ko) 반도체장치의 제조방법
US5313084A (en) Interconnect structure for an integrated circuit
US6074925A (en) Method for fabricating semiconductor device with polycide structure for electrode or interconnect
KR980005667A (ko) 반도체 소자의 폴리사이드층 형성 방법
US6599820B1 (en) Method of producing a semiconductor device
KR100342825B1 (ko) 반도체소자의텅스텐실리사이드층형성방법
KR100431309B1 (ko) 반도체디바이스의금속배선형성방법
JPH09213942A (ja) 半導体装置およびその製造方法
JPH10125617A (ja) 半導体装置の製造方法
KR19980054450A (ko) 반도체 소자의 게이트 전극 형성방법
KR100234381B1 (ko) 반도체 장치 제조방법
KR980006341A (ko) 반도체 소자의 캐패시터 제조 방법
KR970003539A (ko) 반도체 소자의 도전 배선 제조방법
KR100331275B1 (ko) 티타늄 폴리사이드 게이트전극의 형성방법
KR100210853B1 (ko) 반도체 소자의 전도선 및 그 제조방법
KR970052893A (ko) 반도체 소자의 텅스텐 실리사이드층 형성 방법
KR20010003579A (ko) 반도체 소자의 금속 배선 형성 방법
KR980005677A (ko) 반도체 소자의 실리사이드 형성방법
KR19980040125A (ko) 반도체소자의 폴리사이드전극 형성방법
KR100260525B1 (ko) 반도체소자의도전층형성방법
KR940001279A (ko) 반도체의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application