JP3866667B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3866667B2 JP3866667B2 JP2003049611A JP2003049611A JP3866667B2 JP 3866667 B2 JP3866667 B2 JP 3866667B2 JP 2003049611 A JP2003049611 A JP 2003049611A JP 2003049611 A JP2003049611 A JP 2003049611A JP 3866667 B2 JP3866667 B2 JP 3866667B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitrogen
- silicon
- oxide film
- sion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 191
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 113
- 229910052757 nitrogen Inorganic materials 0.000 claims description 103
- 229910052710 silicon Inorganic materials 0.000 claims description 76
- 239000010703 silicon Substances 0.000 claims description 76
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 73
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 21
- 238000009826 distribution Methods 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000005121 nitriding Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910052734 helium Inorganic materials 0.000 claims description 7
- 239000001307 helium Substances 0.000 claims description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 248
- 239000000758 substrate Substances 0.000 description 66
- 239000003990 capacitor Substances 0.000 description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- -1 nitrogen ions Chemical class 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 150000004767 nitrides Chemical group 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052756 noble gas Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係わり、特にゲート絶縁膜、キャパシタ絶縁膜等の薄い絶縁膜を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体分野では、従来より、半導体素子の微細化が進んでいるが、次第にその微細化が困難になってきている。ＭＯＳトランジスタの場合を例にあげると、例えばゲートリーク電流を抑制しつつゲート酸化膜の物理膜厚を薄くすることが困難になってきている。
【０００３】
そこで、ゲート絶縁膜の物理的膜厚の薄膜化に伴うゲートリーク電流の増加を抑制するために、ゲート絶縁膜として、シリコン酸化膜よりも誘電率が高い絶縁膜を使用することが検討されている。この種の絶縁膜としては、シリコン、酸素および窒素を含む絶縁膜（以下、ＳｉＯＮ膜という。）が知られている。
【０００４】
従来のＳｉＯＮ膜の形成プロセスは以下の通りである。まず、シリコン基板上に、ＳｉＯＮ膜となる極薄のシリコン酸化膜（ベース酸化膜）を熱酸化によって形成する。その後、Ｎ2 等のプラズマ（窒素ラジカル、窒素イオン）によって、ベース酸化膜を窒化して、ＳｉＯＮ膜を形成する（例えば、非特許文献１参照。）。
【０００５】
しかし、この種の従来のＳｉＯＮ膜の形成プロセスには、以下のような問題がある。
【０００６】
ベース酸化膜の膜厚が２．５ｎｍ以下、特に１．４ｎｍ以下の場合、窒素ラジカル等によるベース酸化膜の窒化時において、窒素により置換された酸素がシリコン基板とベース酸化膜との界面に到達し、上記酸素がシリコン基板を酸化することによって、ＳｉＯＮ膜の物理的膜厚が増加する。言い換えれば、ＳｉＯＮ膜の電気的膜厚の薄膜化が困難となる。
【０００７】
そのため、従来のＳｉＯＮ膜の形成方法では、ベース酸化膜を薄膜化しても所望通りの薄い膜厚を有するＳｉＯＮ膜を得ることが困難である。これは、ＭＯＳトランジスタの微細化の妨げとなる。
【０００８】
【非特許文献１】
2001 Symposium on VLSI Technology Digest of Technical Papers
【０００９】
【発明が解決しようとする課題】
上述の如く、従来のＳｉＯＮ膜の形成方法は、ベース酸化膜の膜厚が薄いと、所望通りの薄い膜厚を有するＳｉＯＮ膜を得ることが困難であるという問題がある。
【００１０】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、膜厚の薄膜化を可能とする構造を有する、シリコン、酸素および窒素を含む絶縁膜を備えた半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【００１４】
また、本発明に係る半導体装置の製造方法は、シリコンを含む半導体領域上にシリコン酸化膜を形成する工程と、ヘリウムガス雰囲気中で、前記半導体領域および前記シリコン酸化膜を加熱する工程と、前記シリコン酸化膜を窒化し、シリコン、酸素、窒素およびヘリウムを含む絶縁膜を形成する工程とを有することを特徴とする。
【００１５】
また、本発明に係る他の半導体装置の製造方法は、シリコンを含む半導体領域と、シリコンを含む半導体領域と、前記半導体領域上に設けられ、シリコン、酸素および窒素を含む絶縁膜であって、膜厚方向に関し、前記半導体領域側の表面部分に第１の窒素濃度の極大値、前記半導体領域と反対側の表面部分に第２の窒素濃度の極大値があり、かつ、前記第１の窒素濃度の極大値が前記第２の窒素濃度の極大値よりも小さい濃度分布を有する絶縁膜とを具備してなる半導体装置の製造方法であって、前記シリコンを含む前記半導体領域上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜を窒素を含む物質のプラズマにより窒化し、前記絶縁膜を形成する工程であって、前記絶縁膜の形成途中で成膜条件を少なくとも１回変える工程とを有することを特徴とする。
【００１６】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【００１７】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【００１８】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＭＯＳキャパシタの形成プロセスを示す断面図である。
【００１９】
まず、図１（ａ）に示すように、シリコン基板１を９００−１０００℃の酸化性雰囲気中に晒すことにより、シリコン基板１の表面上に厚さ１．２−１．４ｎｍ程度の薄いシリコン酸化膜（ベース酸化膜）２を形成する。
【００２０】
次に、ベース酸化膜２が形成されたシリコン基板１を、真空容器内の加熱機構を有する基板保持電極上に載置し、上記基板保持電極の温度を４００℃に設定し、上記真空容器内にＨｅガスを導入し、そして、上記Ｈｅガスの上記真空容器内の圧力を１−１０Ｔｏｒｒの範囲に設定することにより、図１（ｂ）に示すように、シリコン基板１およびベース酸化膜２をＨｅガス雰囲気Ａ中で加熱する。これにより、シリコン基板１とベース酸化膜２との界面部分に、Ｈｅのパイルアップが形成される。図１では、上記Ｈｅのパイルアップを太線で示してある。
【００２１】
次に、上記真空容器内に希ガスと窒素（Ｎ2 ）との混合ガスを導入し、２．４５ＧＨｚのマイクロ波を発生させ、上記マイクロ波によって窒素プラズマ（窒素イオン、窒素ラジカル）を生成することにより、図１（ｃ）に示すように、シリコン酸化膜２を上記窒素プラズマにより窒化して、キャパシタ絶縁膜としてのＳｉＯＮ膜３を形成する。
【００２２】
その後、図１（ｄ）に示すように、ＳｉＯＮ膜３上に、キャパシタ電極としての燐を高濃度に含んだ多結晶シリコン膜４を形成することにより、ＭＯＳキャパシタが得られる。
【００２３】
本発明者等は、本実施形態のＭＯＳキャパシタのＳｉＯＮ膜３の深さ方向のシリコン、酸素、窒素およびＨｅの濃度分布を調べた。比較例として、従来の方法で形成したＭＯＳキャパシタのＳｉＯＮ膜の深さ方向のシリコン、酸素および窒素の濃度分布も調べた。上記従来の方法は、本実施形態の方法からＨｅガス雰囲気Ａ中での加熱処理を省いた方法である。
【００２４】
図２に、本実施形態および比較例のＭＯＳキャパシタのＳｉＯＮ膜の深さ方向の各元素の濃度分布を調べた結果を示す。ＳｉＯＮ膜中の各元素の濃度は、ＳＩＭＳにより測定した。
【００２５】
図２から、本実施形態のＭＯＳキャパシタの場合、シリコン基板とＳｉＯＮ膜との界面部分にＨｅが偏在し、シリコン基板側のＳｉＯＮ膜の表面部分にＨｅの極大値が存在することが分かる。さらに、シリコン基板と反対側のＳｉＯＮ膜の表面部分には窒素濃度の極大値が存在することが分かる。そして、このような濃度分布は、従来のＭＯＳキャパシタのＳｉＯＮ膜には見られないことも分かる。
【００２６】
図３に、本実施形態および比較例のＭＯＳキャパシタのそれぞれについて、ＳｉＯＮ膜中の窒素濃度と電気的膜厚との関係を調べた結果を示す。ＳｉＯＮ膜中の窒素濃度は、Ｘ線光電子分光装置を用いて測定した。
【００２７】
図３から、本実施形態のＳｉＯＮ膜と比較例のＳｉＯＮ膜とを同じ窒素濃度で比べると、本実施形態のＳｉＯＮ膜は比較例のＳｉＯＮ膜よりも電気的膜厚が薄いことが分かる。さらに、本実施形態のＳｉＯＮ膜は、比較例のＳｉＯＮ膜に比べて、窒素濃度の増加分に対する電気的膜厚の増加分の比が、十分に小さいことも分かる。
【００２８】
このように、本実施形態のＳｉＯＮ膜の形成方法によれば、ＳｉＯＮ膜中の窒素濃度を高くしても、ＳｉＯＮ膜の電気的膜厚の増加を効果的に抑制できる。また、本実施形態のＳｉＯＮ膜の形成方法によれば、ＳｉＯＮ膜中の窒素濃度を高くしても、ＳｉＯＮ膜の物理的膜厚を十分に抑制することが可能となる。
【００２９】
以上の結果が得られた理由として以下のことが考えられる。本実施形態では、ベース酸化膜２を窒化する前に、シリコン基板１およびベース酸化膜２をＨｅ雰囲気中で加熱している。これにより、シリコン基板１とベース酸化膜２との界面部分にヘリウムが導入され、該界面部分にＨｅのパイルアップが形成される。
【００３０】
上記Ｈｅのパイルアップは、ベース酸化膜２の窒化工程時における、シリコン基板１とベース酸化膜２との界面近傍のシリコンの酸化反応を防止する。該シリコンはシリコン基板１から供給されるものである。
【００３１】
これにより、ベース酸化膜２中に窒素を高濃度に導入しても、ＳｉＯＮ膜３の物理的膜厚が増加しにくくなり、ＳｉＯＮ膜３の電気的膜厚の薄膜化が可能となる。すなわち、窒素濃度が高く、かつ、物理的および電気的膜厚が薄いＳｉＯＮ膜３が得られるようになる。
【００３２】
以上述べたように、本実施形態によれば、ＳｉＯＮ膜３の膜厚の増加を招かずにＳｉＯＮ膜３中の窒素濃度を高くできるので、微細かつ低リーク電流のＭＯＳキャパシタを実現することが可能となる。
【００３３】
なお、本実施形態は以下の示すように種々変形できる。例えば、本実施形態では、多結晶シリコン膜４中に燐を添加したが、他のドーパントを添加しても構わない。
【００３４】
本実施形態では、一方のキャパシタ電極として、多結晶シリコン膜４を使用したが、他の半導体膜あるいは金属膜（例えばＲｕ膜等の貴金属膜）を使用することも可能である。また、他方のキャパシタ電極として、シリコン基板１を使用したが、ＳＯＩ基板、ＳｉＧｅ基板等の他のシリコンを含む基板を用いても構わない。また、シリコン基板１等の半導体基板の代わりに、シリコンを含む半導体層または金属層を用いても構わない。
【００３５】
また、本実施形態では、窒素のソースとしてＮ2 用いたが、ＮＯまたはＮ2 Ｏ等の窒素を含む物質を使用しても構わない。
【００３６】
本実施形態では、ベース酸化膜２の膜厚が１．４ｎｍ以下としたが、２．５ｎｍ以下の場合で同様な効果が得られる。ただし、本実施形態の効果は、ベース酸化膜２の膜厚が薄い場合、特に、１．４ｎｍ以下の場合に顕著になる。その理由は、ベース酸化膜２の膜厚が１．４ｎｍ以下の場合、ＳｉＯＮ膜３の物理的膜厚の増加は、シリコン基板１から供給されるシリコンの窒化によって生じるからである。
【００３７】
（第２の実施形態）
図４は、本発明の第２の実施形態に係るＭＯＳトランジスタの製造プロセスを示す断面図である。
【００３８】
まず、図４（ａ）に示すように、シリコン基板１１を９００−１０００℃の酸化性雰囲気中に晒すことにより、シリコン基板１の表面上に厚さ１．２−１．４ｎｍの薄いシリコン酸化膜（ベース酸化膜）１２を形成する。
【００３９】
次に、ベース酸化膜１２が形成されたシリコン基板１１を、真空容器内の加熱機構を有する基板保持電極上に載置し、上記基板保持電極の温度を４００℃に設定し、上記真空容器内にＨｅガスを導入し、そして、上記Ｈｅガスの上記真空容器内の圧力を１−１０Ｔｏｒｒの範囲に設定することにより、図４（ｂ）に示すように、シリコン基板１１およびベース酸化膜１２をＨｅガス雰囲気Ａ中で加熱する。
【００４０】
これにより、シリコン基板１１とベース酸化膜１２との界面部分に、Ｈｅのパイルアップが形成される。図４では、上記Ｈｅのパイルアップを太線で示してある。
【００４１】
次に、上記真空容器内に希ガスと窒素（Ｎ2 ）との混合ガスを導入し、２．４５ＧＨｚのマイクロ波を発生させ、上記マイクロ波によって窒素プラズマを生成することにより、図４（ｃ）に示すように、シリコン酸化膜１２を上記窒素プラズマにより窒化して、ゲート絶縁膜となるＳｉＯＮ膜１３を形成する。
【００４２】
次に、図４（ｄ）に示すように、ＳｉＯＮ膜３３上に、ゲート電極となるドーパントを含む多結晶シリコン膜１４、ゲート上部絶縁膜としてのシリコン窒化膜１５を順次形成する。
【００４３】
次に、図４（ｅ）に示すように、シリコン窒化膜１５，多結晶シリコン膜１４およびＳｉＯＮ膜３をフォトリソグラフィおよびエッチングにより加工し、シリコン窒化膜からなるゲート上部絶縁膜１５、多結晶シリコン膜からなるゲート電極１４およびＳｉＯＮ膜からなるゲート絶縁膜１３を形成する。
【００４４】
次に、図４（ｅ）に示すように、ゲート上部絶縁膜１５をマスクに用いて、イオン注入法により、基板表面にドーパントを注入し、その後、アニールを行うことによって、エクステンション１６を形成する。
【００４５】
次に、図４（ｆ）に示すように、シリコン窒化膜からなるゲート側壁絶縁膜１７を形成し、ゲート側壁絶縁膜１７およびゲート上部絶縁膜１５をマスクに用いて、イオン注入法により、基板表面にドーパントを注入し、その後、アニールを行うことによって、ソース／ドレイン領域１８を形成する。
【００４６】
このようにして得られたＭＯＳトランジスタのＳｉＯＮ膜１３中のシリコン、窒素、酸素およびＨｅの濃度分布を調べた結果、第１の実施形態のＳｉＯＮ膜３と同様の濃度分布であることが分かった。さらに、第１の実施形態と同様の理由により、ＳｉＯＮ膜１３の膜厚の増加を招かずにＳｉＯＮ膜１３中の窒素濃度を高くできるので、微細かつ低ゲートリーク電流のＭＯＳトランジスタを実現することが可能となる。
【００４７】
本実施形態でも、第１の実施形態と同様の変形例が可能である。また、ゲート電極としてメタルゲート電極を用いる場合、ダマシンゲート構造を採用すると、さらに微細化を容易に行えるようになる。
【００４８】
（第３の実施形態）
図５は、本発明の第３の実施形態に係るＭＯＳキャパシタの形成プロセスを示す断面図である。
【００４９】
まず、図５（ａ）に示すように、シリコン基板２１を９００−１０００℃の酸化性雰囲気中に晒すことにより、シリコン基板２１の表面上に厚さ１．２−１．４ｎｍ程度の薄いシリコン酸化膜（ベース酸化膜）２２を形成する。
【００５０】
次に、ベース酸化膜２２が形成されたシリコン基板２１を、真空容器内の加熱機構を有する基板保持電極上に載置し、上記基板保持電極の温度を所定値に設定し、上記真空容器内に希ガスと窒素（Ｎ2 ）との混合ガスを導入し、２．４５ＧＨｚのマイクロ波を発生させ、そして、上記マイクロ波によって窒素プラズマ（窒素イオン、窒素ラジカル）を生成することにより、図５（ｂ）に示すように、ベース酸化膜２２をＳｉＯＮ膜を上記窒素プラズマにより窒化して、キャパシタ絶縁膜としてのＳｉＯＮ膜２３を形成する。
【００５１】
このとき、ＳｉＯＮ膜２３の成膜工程中に、上記真空容器内の圧力を変える。具体的には、最初（第１の期間）、上記真空容器内の圧力を１０−５０ｍＴｏｒｒの範囲の一定の低圧力に設定し、窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー）を高くし、その後（第２の期間）、上記真空容器内の圧力を５０ｍＴｏｒｒ以上の高圧力に設定し、窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー）を低くする。
【００５２】
このようにＳｉＯＮ膜２３の成膜時の圧力（窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー））を変化させることにより、ＳｉＯＮ膜２３の膜厚方向の窒素濃度分布は、二つの窒素濃度の極大値を有するものとなる。
【００５３】
具体的には、ＳｉＯＮ膜２３は、シリコン基板２１と接する側の表面部分において、第１の窒素濃度の極大値を示す第１の窒化領域２３1 と、シリコン基板２１と反対側の表面部分において、第２の窒素濃度の極大値を示す第２の窒化領域２３2 とを含む。第１の窒化領域２３1 は主として第１の期間で形成され、第２の窒化領域２３2 は主として第２の期間で形成される。
【００５４】
第１の窒素濃度の極大値は、第２の窒素濃度の極大値よりも小さいことが好ましい。その理由は、シリコン基板２１とＳｉＯＮ膜２３との界面近傍で窒素濃度が高くなりすぎると、素子特性が劣化するからである。
【００５５】
その後、図５（ｃ）に示すように、ＳｉＯＮ膜２３上に、キャパシタ電極としての燐を高濃度に含んだ多結晶シリコン膜２４を形成することにより、ＭＯＳキャパシタが得られる。
【００５６】
本発明者等は、本実施形態のＭＯＳキャパシタのＳｉＯＮ膜２３の深さ方向のシリコン、酸素および窒素の濃度分布を調べた。比較例として、従来の方法で形成したＭＯＳキャパシタのＳｉＯＮ膜の深さ方向の窒素、酸素、シリコンおよびＨｅの濃度分布も調べた。上記従来の方法は、ＳｉＯＮ膜の成膜時の圧力を０−５０ｍＴｏｒｒ（５０ｍＴｏｒｒ以上）の範囲で一定に保持した点を除いて、本実施形態の方法と同じである。
【００５７】
図６に、本実施形態および比較例のＭＯＳキャパシタのＳｉＯＮ膜の深さ方向の各元素の濃度分布を調べた結果を示す。ＳｉＯＮ膜中の各元素の濃度は、ＳＩＭＳを用いて測定した。
【００５８】
図６から、比較例のＳｉＯＮ膜の窒素濃度分布は、表面付近における一つの窒素濃度の極大値しか存在しないのに対し、本実施形態のＳｉＯＮ膜の窒素濃度分布は、表面付近に存在する極大値の他に、シリコン基板２１との界面近傍にも窒素濃度の極大値が存在することが分かる。
【００５９】
また、本実施形態および比較例のＭＯＳキャパシタのそれぞれについて、ＳｉＯＮ膜中の窒素濃度と電気的膜厚との関係を調べた結果、図３と同様の関係が得られた。
【００６０】
以上の結果が得られた理由として以下のことが考えられる。本実施形態では、シリコン基板２１とベース酸化膜２２との界面付近に窒素をドープし、上記界面付近に第１の窒素濃度の極大値を有する第１の窒化領域２３1 を形成し、その後、ベース酸化膜２２の表面近傍に窒素をドープし、上記表面近傍に第２のを窒化濃度の極大値を有する第２の窒化領域２３2 を形成している。
【００６１】
第１の窒化領域２３1は、ベース酸化膜２２の窒化工程時における、上記シリコン基板２１とベース酸化膜２２との界面近傍のシリコンの酸化反応を防止する。
【００６２】
これにより、ベース酸化膜２２中に窒素を高濃度に導入しても、ＳｉＯＮ膜２３の物理的膜厚が増加しにくくなり、ＳｉＯＮ膜２３の電気的膜厚の薄膜化が可能となる。すなわち、窒素濃度が高く、かつ、物理的および電気的膜厚が薄いＳｉＯＮ膜３が得られるようになる。
【００６３】
以上述べたように、本実施形態によれば、ＳｉＯＮ膜２３の膜厚の増加を招かずにＳｉＯＮ膜２３中の窒素濃度を高くできるので、微細かつ低リーク電流のＭＯＳキャパシタを実現することが可能となる。
【００６４】
なお、本実施形態は以下の示すように種々変形できる。例えば、本実施形態では、ＳｉＯＮ膜２３の成膜時の第１および第２の段階で圧力を変えたが、他のパラメータを変化させても構わない。この種のパラメータとしては、例えば、マイクロ波の励起電力、基板を保持する基板保持電極の温度（基板温度）、希ガスと窒素の流量比、基板保持電極に印加するバイアス電圧等があげられる。ＳｉＯＮ膜２３の成膜時に変化させるパラメータは二つ以上でも構わない。さらに、ＳｉＯＮ膜２３の成膜時に、少なくとも一つ以上のパラメータをそれぞれ２回以上変えても構わない。
【００６５】
要するに、シリコン基板２１とベース酸化膜２２との界面部分、および上記界面部分と反対側のベース酸化膜２２の表面部分に窒素が導入され、これらの窒素が導入された領域内に窒素濃度の極大値ができるように、少なくとも一つ以上のパラメータを少なくとも１回以上変える。
【００６６】
上記の如きの窒素濃度の極大値を実現するためのパラメータの変更指針は、一般には、以下の通りである。すなわち、窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー）が高くなるようにパラメータを決めることで、シリコン基板２１とベース酸化膜２２との界面部分に窒素を導入することができ、窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー）が低くなるようにパラメータを決めることで、上記界面部分と反対側のベース酸化膜２２の表面部分に窒素を導入することができる。
【００６７】
また、成膜時の第一段階ではプラズマを用いずに、ベース酸化膜を８００−９００度のＮＯおよびＮ2 Ｏを含む雰囲気で熱処理を行っても、界面部分に窒素を導入することがでる。
【００６８】
また、ゲート電極、窒素のソースおよび基板は、本実施形態で述べたもの以外に、第１の実施形態で述べたものが使用可能である。
【００６９】
（第４の実施形態）
図７は、本発明の第４の実施形態に係るＭＯＳトランジスタの製造プロセスを示す断面図である。
【００７０】
まず、図７（ａ）に示すように、シリコン基板３１を９００−１０００℃の酸化性雰囲気中に晒すことにより、シリコン基板３１の表面上に厚さ１．２−１．４ｎｍの薄いシリコン酸化膜（ベース酸化膜）３２を形成する。
【００７１】
次に、ベース酸化膜３２が形成されたシリコン基板３１を、真空容器内の加熱機構を有する基板保持電極上に載置し、上記基板保持電極の温度を所定値に設定し、上記真空容器内に希ガスと窒素（Ｎ2 ）との混合ガスを導入し、２．４５ＧＨｚのマイクロ波を発生させ、そして、上記マイクロ波によって窒素プラズマ（窒素ラジカル、窒素イオン）を生成することにより、図７（ｂ）に示すように、ベース酸化膜３２を上記窒化プラズマにより窒化して、ゲート絶縁膜となるＳｉＯＮ膜３３を形成する。
【００７２】
このとき、ＳｉＯＮ膜２３の成膜工程中に、上記真空容器内の圧力を、最初（第１の期間）、上記真空容器内の圧力を１０−５０ｍＴｏｒｒの範囲で一定の低圧力に設定し、窒素ラジカルの運動エネルギー（窒素イオンの照射エネルギー）を高くし、その後（第２の期間）、５０ｍＴｏｒｒ以上の高圧力に設定し、窒素ラジカルの運動エネルギー（窒素イオンの照射エネルギー）を低くする。
【００７３】
このようにＳｉＯＮ膜２３の成膜時の圧力（窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー））を変化させることにより、ＳｉＯＮ膜３３の膜厚方向の窒素濃度分布は、二つの窒素濃度の極大値を有するものとなる。
【００７４】
具体的には、ＳｉＯＮ膜３３は、シリコン基板３１と接する側の表面部分において、第１の窒素濃度の極大値を示す第１の窒化領域３３1 と、シリコン基板３１と反対側の表面部分において、第２の窒素濃度の最大値を示す第２の窒化領域３３2 とを含む。第１の窒化領域３３1 は主として第１の期間で形成され、第２の窒化領域３３2 は主として第２の期間で形成される。
【００７５】
第１の窒素濃度の極大値は、第３の実施形態と同じ理由で、第２の窒素濃度の極大値よりも小さいことが好ましい。
【００７６】
次に、図７（ｃ）に示すように、ＳｉＯＮ膜３３上に、ゲート電極となるドーパントを含む多結晶シリコン膜３４、ゲート上部絶縁膜としてのシリコン窒化膜３５を順次形成する。
【００７７】
次に、図７（ｄ）に示すように、シリコン窒化膜３５，多結晶シリコン膜３４およびＳｉＯＮ膜３３をフォトリソグラフィおよびエッチングにより加工し、シリコン窒化膜からなるゲート上部絶縁膜３５，ＳｉＯＮ膜からなるゲート絶縁膜３３および多結晶シリコン膜からなるゲート電極３４を形成する。
【００７８】
次に、図７（ｅ）に示すように、ゲート上部絶縁膜３５をマスクに用いて、イオン注入法により、ドーパントを基板表面にイオン注入し、その後、アニールを行うことによって、エクステンション３６を形成する。
【００７９】
次に、図７（ｆ）に示すように、シリコン窒化膜からなるゲート側壁絶縁膜３７を形成し、ゲート側壁絶縁膜３７およびゲート上部絶縁膜３５をマスクに用いて、イオン注入法により、ドーパントを基板表面にイオン注入し、その後、アニールを行うことによって、ソース／ドレイン領域３８を形成する。
【００８０】
このようにして得られたＭＯＳトランジスタのＳｉＯＮ膜３３中のシリコン、酸素および窒素の濃度分布を調べた結果、第３の実施形態のＳｉＯＮ膜２３と同様の濃度分布であることが分かった。さらに、第３の実施形態と同様の理由により、ＳｉＯＮ膜３３の膜厚の増加を招かずにＳｉＯＮ膜３３中の窒素濃度を高くできるので、微細かつ低ゲートリーク電流のＭＯＳトランジスタを実現することが可能となる。
【００８１】
本実施形態でも、第３の実施形態と同様の変形例が可能である。また、ゲート電極としてメタルゲート電極を用いる場合、ダマシンゲート構造を採用すると、さらに微細化を容易に行えるようになる。
【００８２】
なお、本発明は、上記実施形態に限定されるものではない。例えば、本発明はＭＯＳキャパシタのキャパシタ絶縁膜およびＭＯＳトランジスタのゲート絶縁膜以外の薄膜絶縁膜にも適用することができる。
【００８３】
また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００８４】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００８５】
【発明の効果】
以上詳説したように、本発明によれば、膜厚の薄膜化を可能とする構造を有する、シリコン、酸素および窒素を含む絶縁膜を備えた半導体装置の製造方法を実現できるようになる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係るＭＯＳキャパシタの形成プロセスを示す断面図
【図２】 第１の実施形態および比較例のＭＯＳキャパシタのＳｉＯＮ膜の深さ方向の各元素の濃度分布を示す図
【図３】 第１の実施形態および比較例のＭＯＳキャパシタのそれぞれについて、ＳｉＯＮ膜中の窒素濃度と電気的膜厚との関係を調べた結果を示す図
【図４】 本発明の第２の実施形態に係るＭＯＳトランジスタの製造プロセスを示す断面図
【図５】 本発明の第３の実施形態に係るＭＯＳキャパシタの形成プロセスを示す断面図
【図６】 第３の実施形態および比較例のＭＯＳキャパシタのＳｉＯＮ膜の深さ方向の各元素の濃度分布を調べた結果を示す図
【図７】 本発明の第４の実施形態に係るＭＯＳトランジスタの製造プロセスを示す断面図
【符号の説明】
１…シリコン基板（シリコンを含む半導体領域）、２…シリコン酸化膜（ベース酸化膜）、３…ＳｉＯＮ膜（キャパシタ絶縁膜）、４…多結晶シリコン膜（キャパシタ電極）、１１…シリコン基板（シリコンを含む半導体領域）、１２…シリコン酸化膜（ベース酸化膜）、１３…ＳｉＯＮ膜（ゲート絶縁膜）、１４…多結晶シリコン膜（ゲート電極）、１５…シリコン窒化膜（ゲート上部絶縁膜）、１６…エクステンション、１７…シリコン窒化膜（ゲート側壁絶縁膜）、１８…ソース／ドレイン領域、２１…シリコン基板（シリコンを含む半導体領域）、２２…シリコン酸化膜（ベース酸化膜）、２３…ＳｉＯＮ膜（キャパシタ絶縁膜）、２４…多結晶シリコン膜（キャパシタ電極）、３１…シリコン基板（シリコンを含む半導体領域）、３２…シリコン酸化膜（ベース酸化膜）、３３…ＳｉＯＮ膜（ゲート絶縁膜）、３４…多結晶シリコン膜（ゲート電極）、３５…シリコン窒化膜（ゲート上部絶縁膜）、３６…エクステンション、３７…シリコン窒化膜（ゲート側壁絶縁膜）、３８…ソース／ドレイン領域。
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係わり、特にゲート絶縁膜、キャパシタ絶縁膜等の薄い絶縁膜を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体分野では、従来より、半導体素子の微細化が進んでいるが、次第にその微細化が困難になってきている。ＭＯＳトランジスタの場合を例にあげると、例えばゲートリーク電流を抑制しつつゲート酸化膜の物理膜厚を薄くすることが困難になってきている。
【０００３】
そこで、ゲート絶縁膜の物理的膜厚の薄膜化に伴うゲートリーク電流の増加を抑制するために、ゲート絶縁膜として、シリコン酸化膜よりも誘電率が高い絶縁膜を使用することが検討されている。この種の絶縁膜としては、シリコン、酸素および窒素を含む絶縁膜（以下、ＳｉＯＮ膜という。）が知られている。
【０００４】
従来のＳｉＯＮ膜の形成プロセスは以下の通りである。まず、シリコン基板上に、ＳｉＯＮ膜となる極薄のシリコン酸化膜（ベース酸化膜）を熱酸化によって形成する。その後、Ｎ2 等のプラズマ（窒素ラジカル、窒素イオン）によって、ベース酸化膜を窒化して、ＳｉＯＮ膜を形成する（例えば、非特許文献１参照。）。
【０００５】
しかし、この種の従来のＳｉＯＮ膜の形成プロセスには、以下のような問題がある。
【０００６】
ベース酸化膜の膜厚が２．５ｎｍ以下、特に１．４ｎｍ以下の場合、窒素ラジカル等によるベース酸化膜の窒化時において、窒素により置換された酸素がシリコン基板とベース酸化膜との界面に到達し、上記酸素がシリコン基板を酸化することによって、ＳｉＯＮ膜の物理的膜厚が増加する。言い換えれば、ＳｉＯＮ膜の電気的膜厚の薄膜化が困難となる。
【０００７】
そのため、従来のＳｉＯＮ膜の形成方法では、ベース酸化膜を薄膜化しても所望通りの薄い膜厚を有するＳｉＯＮ膜を得ることが困難である。これは、ＭＯＳトランジスタの微細化の妨げとなる。
【０００８】
【非特許文献１】
2001 Symposium on VLSI Technology Digest of Technical Papers
【０００９】
【発明が解決しようとする課題】
上述の如く、従来のＳｉＯＮ膜の形成方法は、ベース酸化膜の膜厚が薄いと、所望通りの薄い膜厚を有するＳｉＯＮ膜を得ることが困難であるという問題がある。
【００１０】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、膜厚の薄膜化を可能とする構造を有する、シリコン、酸素および窒素を含む絶縁膜を備えた半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【００１４】
また、本発明に係る半導体装置の製造方法は、シリコンを含む半導体領域上にシリコン酸化膜を形成する工程と、ヘリウムガス雰囲気中で、前記半導体領域および前記シリコン酸化膜を加熱する工程と、前記シリコン酸化膜を窒化し、シリコン、酸素、窒素およびヘリウムを含む絶縁膜を形成する工程とを有することを特徴とする。
【００１５】
また、本発明に係る他の半導体装置の製造方法は、シリコンを含む半導体領域と、シリコンを含む半導体領域と、前記半導体領域上に設けられ、シリコン、酸素および窒素を含む絶縁膜であって、膜厚方向に関し、前記半導体領域側の表面部分に第１の窒素濃度の極大値、前記半導体領域と反対側の表面部分に第２の窒素濃度の極大値があり、かつ、前記第１の窒素濃度の極大値が前記第２の窒素濃度の極大値よりも小さい濃度分布を有する絶縁膜とを具備してなる半導体装置の製造方法であって、前記シリコンを含む前記半導体領域上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜を窒素を含む物質のプラズマにより窒化し、前記絶縁膜を形成する工程であって、前記絶縁膜の形成途中で成膜条件を少なくとも１回変える工程とを有することを特徴とする。
【００１６】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【００１７】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【００１８】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＭＯＳキャパシタの形成プロセスを示す断面図である。
【００１９】
まず、図１（ａ）に示すように、シリコン基板１を９００−１０００℃の酸化性雰囲気中に晒すことにより、シリコン基板１の表面上に厚さ１．２−１．４ｎｍ程度の薄いシリコン酸化膜（ベース酸化膜）２を形成する。
【００２０】
次に、ベース酸化膜２が形成されたシリコン基板１を、真空容器内の加熱機構を有する基板保持電極上に載置し、上記基板保持電極の温度を４００℃に設定し、上記真空容器内にＨｅガスを導入し、そして、上記Ｈｅガスの上記真空容器内の圧力を１−１０Ｔｏｒｒの範囲に設定することにより、図１（ｂ）に示すように、シリコン基板１およびベース酸化膜２をＨｅガス雰囲気Ａ中で加熱する。これにより、シリコン基板１とベース酸化膜２との界面部分に、Ｈｅのパイルアップが形成される。図１では、上記Ｈｅのパイルアップを太線で示してある。
【００２１】
次に、上記真空容器内に希ガスと窒素（Ｎ2 ）との混合ガスを導入し、２．４５ＧＨｚのマイクロ波を発生させ、上記マイクロ波によって窒素プラズマ（窒素イオン、窒素ラジカル）を生成することにより、図１（ｃ）に示すように、シリコン酸化膜２を上記窒素プラズマにより窒化して、キャパシタ絶縁膜としてのＳｉＯＮ膜３を形成する。
【００２２】
その後、図１（ｄ）に示すように、ＳｉＯＮ膜３上に、キャパシタ電極としての燐を高濃度に含んだ多結晶シリコン膜４を形成することにより、ＭＯＳキャパシタが得られる。
【００２３】
本発明者等は、本実施形態のＭＯＳキャパシタのＳｉＯＮ膜３の深さ方向のシリコン、酸素、窒素およびＨｅの濃度分布を調べた。比較例として、従来の方法で形成したＭＯＳキャパシタのＳｉＯＮ膜の深さ方向のシリコン、酸素および窒素の濃度分布も調べた。上記従来の方法は、本実施形態の方法からＨｅガス雰囲気Ａ中での加熱処理を省いた方法である。
【００２４】
図２に、本実施形態および比較例のＭＯＳキャパシタのＳｉＯＮ膜の深さ方向の各元素の濃度分布を調べた結果を示す。ＳｉＯＮ膜中の各元素の濃度は、ＳＩＭＳにより測定した。
【００２５】
図２から、本実施形態のＭＯＳキャパシタの場合、シリコン基板とＳｉＯＮ膜との界面部分にＨｅが偏在し、シリコン基板側のＳｉＯＮ膜の表面部分にＨｅの極大値が存在することが分かる。さらに、シリコン基板と反対側のＳｉＯＮ膜の表面部分には窒素濃度の極大値が存在することが分かる。そして、このような濃度分布は、従来のＭＯＳキャパシタのＳｉＯＮ膜には見られないことも分かる。
【００２６】
図３に、本実施形態および比較例のＭＯＳキャパシタのそれぞれについて、ＳｉＯＮ膜中の窒素濃度と電気的膜厚との関係を調べた結果を示す。ＳｉＯＮ膜中の窒素濃度は、Ｘ線光電子分光装置を用いて測定した。
【００２７】
図３から、本実施形態のＳｉＯＮ膜と比較例のＳｉＯＮ膜とを同じ窒素濃度で比べると、本実施形態のＳｉＯＮ膜は比較例のＳｉＯＮ膜よりも電気的膜厚が薄いことが分かる。さらに、本実施形態のＳｉＯＮ膜は、比較例のＳｉＯＮ膜に比べて、窒素濃度の増加分に対する電気的膜厚の増加分の比が、十分に小さいことも分かる。
【００２８】
このように、本実施形態のＳｉＯＮ膜の形成方法によれば、ＳｉＯＮ膜中の窒素濃度を高くしても、ＳｉＯＮ膜の電気的膜厚の増加を効果的に抑制できる。また、本実施形態のＳｉＯＮ膜の形成方法によれば、ＳｉＯＮ膜中の窒素濃度を高くしても、ＳｉＯＮ膜の物理的膜厚を十分に抑制することが可能となる。
【００２９】
以上の結果が得られた理由として以下のことが考えられる。本実施形態では、ベース酸化膜２を窒化する前に、シリコン基板１およびベース酸化膜２をＨｅ雰囲気中で加熱している。これにより、シリコン基板１とベース酸化膜２との界面部分にヘリウムが導入され、該界面部分にＨｅのパイルアップが形成される。
【００３０】
上記Ｈｅのパイルアップは、ベース酸化膜２の窒化工程時における、シリコン基板１とベース酸化膜２との界面近傍のシリコンの酸化反応を防止する。該シリコンはシリコン基板１から供給されるものである。
【００３１】
これにより、ベース酸化膜２中に窒素を高濃度に導入しても、ＳｉＯＮ膜３の物理的膜厚が増加しにくくなり、ＳｉＯＮ膜３の電気的膜厚の薄膜化が可能となる。すなわち、窒素濃度が高く、かつ、物理的および電気的膜厚が薄いＳｉＯＮ膜３が得られるようになる。
【００３２】
以上述べたように、本実施形態によれば、ＳｉＯＮ膜３の膜厚の増加を招かずにＳｉＯＮ膜３中の窒素濃度を高くできるので、微細かつ低リーク電流のＭＯＳキャパシタを実現することが可能となる。
【００３３】
なお、本実施形態は以下の示すように種々変形できる。例えば、本実施形態では、多結晶シリコン膜４中に燐を添加したが、他のドーパントを添加しても構わない。
【００３４】
本実施形態では、一方のキャパシタ電極として、多結晶シリコン膜４を使用したが、他の半導体膜あるいは金属膜（例えばＲｕ膜等の貴金属膜）を使用することも可能である。また、他方のキャパシタ電極として、シリコン基板１を使用したが、ＳＯＩ基板、ＳｉＧｅ基板等の他のシリコンを含む基板を用いても構わない。また、シリコン基板１等の半導体基板の代わりに、シリコンを含む半導体層または金属層を用いても構わない。
【００３５】
また、本実施形態では、窒素のソースとしてＮ2 用いたが、ＮＯまたはＮ2 Ｏ等の窒素を含む物質を使用しても構わない。
【００３６】
本実施形態では、ベース酸化膜２の膜厚が１．４ｎｍ以下としたが、２．５ｎｍ以下の場合で同様な効果が得られる。ただし、本実施形態の効果は、ベース酸化膜２の膜厚が薄い場合、特に、１．４ｎｍ以下の場合に顕著になる。その理由は、ベース酸化膜２の膜厚が１．４ｎｍ以下の場合、ＳｉＯＮ膜３の物理的膜厚の増加は、シリコン基板１から供給されるシリコンの窒化によって生じるからである。
【００３７】
（第２の実施形態）
図４は、本発明の第２の実施形態に係るＭＯＳトランジスタの製造プロセスを示す断面図である。
【００３８】
まず、図４（ａ）に示すように、シリコン基板１１を９００−１０００℃の酸化性雰囲気中に晒すことにより、シリコン基板１の表面上に厚さ１．２−１．４ｎｍの薄いシリコン酸化膜（ベース酸化膜）１２を形成する。
【００３９】
次に、ベース酸化膜１２が形成されたシリコン基板１１を、真空容器内の加熱機構を有する基板保持電極上に載置し、上記基板保持電極の温度を４００℃に設定し、上記真空容器内にＨｅガスを導入し、そして、上記Ｈｅガスの上記真空容器内の圧力を１−１０Ｔｏｒｒの範囲に設定することにより、図４（ｂ）に示すように、シリコン基板１１およびベース酸化膜１２をＨｅガス雰囲気Ａ中で加熱する。
【００４０】
これにより、シリコン基板１１とベース酸化膜１２との界面部分に、Ｈｅのパイルアップが形成される。図４では、上記Ｈｅのパイルアップを太線で示してある。
【００４１】
次に、上記真空容器内に希ガスと窒素（Ｎ2 ）との混合ガスを導入し、２．４５ＧＨｚのマイクロ波を発生させ、上記マイクロ波によって窒素プラズマを生成することにより、図４（ｃ）に示すように、シリコン酸化膜１２を上記窒素プラズマにより窒化して、ゲート絶縁膜となるＳｉＯＮ膜１３を形成する。
【００４２】
次に、図４（ｄ）に示すように、ＳｉＯＮ膜３３上に、ゲート電極となるドーパントを含む多結晶シリコン膜１４、ゲート上部絶縁膜としてのシリコン窒化膜１５を順次形成する。
【００４３】
次に、図４（ｅ）に示すように、シリコン窒化膜１５，多結晶シリコン膜１４およびＳｉＯＮ膜３をフォトリソグラフィおよびエッチングにより加工し、シリコン窒化膜からなるゲート上部絶縁膜１５、多結晶シリコン膜からなるゲート電極１４およびＳｉＯＮ膜からなるゲート絶縁膜１３を形成する。
【００４４】
次に、図４（ｅ）に示すように、ゲート上部絶縁膜１５をマスクに用いて、イオン注入法により、基板表面にドーパントを注入し、その後、アニールを行うことによって、エクステンション１６を形成する。
【００４５】
次に、図４（ｆ）に示すように、シリコン窒化膜からなるゲート側壁絶縁膜１７を形成し、ゲート側壁絶縁膜１７およびゲート上部絶縁膜１５をマスクに用いて、イオン注入法により、基板表面にドーパントを注入し、その後、アニールを行うことによって、ソース／ドレイン領域１８を形成する。
【００４６】
このようにして得られたＭＯＳトランジスタのＳｉＯＮ膜１３中のシリコン、窒素、酸素およびＨｅの濃度分布を調べた結果、第１の実施形態のＳｉＯＮ膜３と同様の濃度分布であることが分かった。さらに、第１の実施形態と同様の理由により、ＳｉＯＮ膜１３の膜厚の増加を招かずにＳｉＯＮ膜１３中の窒素濃度を高くできるので、微細かつ低ゲートリーク電流のＭＯＳトランジスタを実現することが可能となる。
【００４７】
本実施形態でも、第１の実施形態と同様の変形例が可能である。また、ゲート電極としてメタルゲート電極を用いる場合、ダマシンゲート構造を採用すると、さらに微細化を容易に行えるようになる。
【００４８】
（第３の実施形態）
図５は、本発明の第３の実施形態に係るＭＯＳキャパシタの形成プロセスを示す断面図である。
【００４９】
まず、図５（ａ）に示すように、シリコン基板２１を９００−１０００℃の酸化性雰囲気中に晒すことにより、シリコン基板２１の表面上に厚さ１．２−１．４ｎｍ程度の薄いシリコン酸化膜（ベース酸化膜）２２を形成する。
【００５０】
次に、ベース酸化膜２２が形成されたシリコン基板２１を、真空容器内の加熱機構を有する基板保持電極上に載置し、上記基板保持電極の温度を所定値に設定し、上記真空容器内に希ガスと窒素（Ｎ2 ）との混合ガスを導入し、２．４５ＧＨｚのマイクロ波を発生させ、そして、上記マイクロ波によって窒素プラズマ（窒素イオン、窒素ラジカル）を生成することにより、図５（ｂ）に示すように、ベース酸化膜２２をＳｉＯＮ膜を上記窒素プラズマにより窒化して、キャパシタ絶縁膜としてのＳｉＯＮ膜２３を形成する。
【００５１】
このとき、ＳｉＯＮ膜２３の成膜工程中に、上記真空容器内の圧力を変える。具体的には、最初（第１の期間）、上記真空容器内の圧力を１０−５０ｍＴｏｒｒの範囲の一定の低圧力に設定し、窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー）を高くし、その後（第２の期間）、上記真空容器内の圧力を５０ｍＴｏｒｒ以上の高圧力に設定し、窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー）を低くする。
【００５２】
このようにＳｉＯＮ膜２３の成膜時の圧力（窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー））を変化させることにより、ＳｉＯＮ膜２３の膜厚方向の窒素濃度分布は、二つの窒素濃度の極大値を有するものとなる。
【００５３】
具体的には、ＳｉＯＮ膜２３は、シリコン基板２１と接する側の表面部分において、第１の窒素濃度の極大値を示す第１の窒化領域２３1 と、シリコン基板２１と反対側の表面部分において、第２の窒素濃度の極大値を示す第２の窒化領域２３2 とを含む。第１の窒化領域２３1 は主として第１の期間で形成され、第２の窒化領域２３2 は主として第２の期間で形成される。
【００５４】
第１の窒素濃度の極大値は、第２の窒素濃度の極大値よりも小さいことが好ましい。その理由は、シリコン基板２１とＳｉＯＮ膜２３との界面近傍で窒素濃度が高くなりすぎると、素子特性が劣化するからである。
【００５５】
その後、図５（ｃ）に示すように、ＳｉＯＮ膜２３上に、キャパシタ電極としての燐を高濃度に含んだ多結晶シリコン膜２４を形成することにより、ＭＯＳキャパシタが得られる。
【００５６】
本発明者等は、本実施形態のＭＯＳキャパシタのＳｉＯＮ膜２３の深さ方向のシリコン、酸素および窒素の濃度分布を調べた。比較例として、従来の方法で形成したＭＯＳキャパシタのＳｉＯＮ膜の深さ方向の窒素、酸素、シリコンおよびＨｅの濃度分布も調べた。上記従来の方法は、ＳｉＯＮ膜の成膜時の圧力を０−５０ｍＴｏｒｒ（５０ｍＴｏｒｒ以上）の範囲で一定に保持した点を除いて、本実施形態の方法と同じである。
【００５７】
図６に、本実施形態および比較例のＭＯＳキャパシタのＳｉＯＮ膜の深さ方向の各元素の濃度分布を調べた結果を示す。ＳｉＯＮ膜中の各元素の濃度は、ＳＩＭＳを用いて測定した。
【００５８】
図６から、比較例のＳｉＯＮ膜の窒素濃度分布は、表面付近における一つの窒素濃度の極大値しか存在しないのに対し、本実施形態のＳｉＯＮ膜の窒素濃度分布は、表面付近に存在する極大値の他に、シリコン基板２１との界面近傍にも窒素濃度の極大値が存在することが分かる。
【００５９】
また、本実施形態および比較例のＭＯＳキャパシタのそれぞれについて、ＳｉＯＮ膜中の窒素濃度と電気的膜厚との関係を調べた結果、図３と同様の関係が得られた。
【００６０】
以上の結果が得られた理由として以下のことが考えられる。本実施形態では、シリコン基板２１とベース酸化膜２２との界面付近に窒素をドープし、上記界面付近に第１の窒素濃度の極大値を有する第１の窒化領域２３1 を形成し、その後、ベース酸化膜２２の表面近傍に窒素をドープし、上記表面近傍に第２のを窒化濃度の極大値を有する第２の窒化領域２３2 を形成している。
【００６１】
第１の窒化領域２３1は、ベース酸化膜２２の窒化工程時における、上記シリコン基板２１とベース酸化膜２２との界面近傍のシリコンの酸化反応を防止する。
【００６２】
これにより、ベース酸化膜２２中に窒素を高濃度に導入しても、ＳｉＯＮ膜２３の物理的膜厚が増加しにくくなり、ＳｉＯＮ膜２３の電気的膜厚の薄膜化が可能となる。すなわち、窒素濃度が高く、かつ、物理的および電気的膜厚が薄いＳｉＯＮ膜３が得られるようになる。
【００６３】
以上述べたように、本実施形態によれば、ＳｉＯＮ膜２３の膜厚の増加を招かずにＳｉＯＮ膜２３中の窒素濃度を高くできるので、微細かつ低リーク電流のＭＯＳキャパシタを実現することが可能となる。
【００６４】
なお、本実施形態は以下の示すように種々変形できる。例えば、本実施形態では、ＳｉＯＮ膜２３の成膜時の第１および第２の段階で圧力を変えたが、他のパラメータを変化させても構わない。この種のパラメータとしては、例えば、マイクロ波の励起電力、基板を保持する基板保持電極の温度（基板温度）、希ガスと窒素の流量比、基板保持電極に印加するバイアス電圧等があげられる。ＳｉＯＮ膜２３の成膜時に変化させるパラメータは二つ以上でも構わない。さらに、ＳｉＯＮ膜２３の成膜時に、少なくとも一つ以上のパラメータをそれぞれ２回以上変えても構わない。
【００６５】
要するに、シリコン基板２１とベース酸化膜２２との界面部分、および上記界面部分と反対側のベース酸化膜２２の表面部分に窒素が導入され、これらの窒素が導入された領域内に窒素濃度の極大値ができるように、少なくとも一つ以上のパラメータを少なくとも１回以上変える。
【００６６】
上記の如きの窒素濃度の極大値を実現するためのパラメータの変更指針は、一般には、以下の通りである。すなわち、窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー）が高くなるようにパラメータを決めることで、シリコン基板２１とベース酸化膜２２との界面部分に窒素を導入することができ、窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー）が低くなるようにパラメータを決めることで、上記界面部分と反対側のベース酸化膜２２の表面部分に窒素を導入することができる。
【００６７】
また、成膜時の第一段階ではプラズマを用いずに、ベース酸化膜を８００−９００度のＮＯおよびＮ2 Ｏを含む雰囲気で熱処理を行っても、界面部分に窒素を導入することがでる。
【００６８】
また、ゲート電極、窒素のソースおよび基板は、本実施形態で述べたもの以外に、第１の実施形態で述べたものが使用可能である。
【００６９】
（第４の実施形態）
図７は、本発明の第４の実施形態に係るＭＯＳトランジスタの製造プロセスを示す断面図である。
【００７０】
まず、図７（ａ）に示すように、シリコン基板３１を９００−１０００℃の酸化性雰囲気中に晒すことにより、シリコン基板３１の表面上に厚さ１．２−１．４ｎｍの薄いシリコン酸化膜（ベース酸化膜）３２を形成する。
【００７１】
次に、ベース酸化膜３２が形成されたシリコン基板３１を、真空容器内の加熱機構を有する基板保持電極上に載置し、上記基板保持電極の温度を所定値に設定し、上記真空容器内に希ガスと窒素（Ｎ2 ）との混合ガスを導入し、２．４５ＧＨｚのマイクロ波を発生させ、そして、上記マイクロ波によって窒素プラズマ（窒素ラジカル、窒素イオン）を生成することにより、図７（ｂ）に示すように、ベース酸化膜３２を上記窒化プラズマにより窒化して、ゲート絶縁膜となるＳｉＯＮ膜３３を形成する。
【００７２】
このとき、ＳｉＯＮ膜２３の成膜工程中に、上記真空容器内の圧力を、最初（第１の期間）、上記真空容器内の圧力を１０−５０ｍＴｏｒｒの範囲で一定の低圧力に設定し、窒素ラジカルの運動エネルギー（窒素イオンの照射エネルギー）を高くし、その後（第２の期間）、５０ｍＴｏｒｒ以上の高圧力に設定し、窒素ラジカルの運動エネルギー（窒素イオンの照射エネルギー）を低くする。
【００７３】
このようにＳｉＯＮ膜２３の成膜時の圧力（窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー））を変化させることにより、ＳｉＯＮ膜３３の膜厚方向の窒素濃度分布は、二つの窒素濃度の極大値を有するものとなる。
【００７４】
具体的には、ＳｉＯＮ膜３３は、シリコン基板３１と接する側の表面部分において、第１の窒素濃度の極大値を示す第１の窒化領域３３1 と、シリコン基板３１と反対側の表面部分において、第２の窒素濃度の最大値を示す第２の窒化領域３３2 とを含む。第１の窒化領域３３1 は主として第１の期間で形成され、第２の窒化領域３３2 は主として第２の期間で形成される。
【００７５】
第１の窒素濃度の極大値は、第３の実施形態と同じ理由で、第２の窒素濃度の極大値よりも小さいことが好ましい。
【００７６】
次に、図７（ｃ）に示すように、ＳｉＯＮ膜３３上に、ゲート電極となるドーパントを含む多結晶シリコン膜３４、ゲート上部絶縁膜としてのシリコン窒化膜３５を順次形成する。
【００７７】
次に、図７（ｄ）に示すように、シリコン窒化膜３５，多結晶シリコン膜３４およびＳｉＯＮ膜３３をフォトリソグラフィおよびエッチングにより加工し、シリコン窒化膜からなるゲート上部絶縁膜３５，ＳｉＯＮ膜からなるゲート絶縁膜３３および多結晶シリコン膜からなるゲート電極３４を形成する。
【００７８】
次に、図７（ｅ）に示すように、ゲート上部絶縁膜３５をマスクに用いて、イオン注入法により、ドーパントを基板表面にイオン注入し、その後、アニールを行うことによって、エクステンション３６を形成する。
【００７９】
次に、図７（ｆ）に示すように、シリコン窒化膜からなるゲート側壁絶縁膜３７を形成し、ゲート側壁絶縁膜３７およびゲート上部絶縁膜３５をマスクに用いて、イオン注入法により、ドーパントを基板表面にイオン注入し、その後、アニールを行うことによって、ソース／ドレイン領域３８を形成する。
【００８０】
このようにして得られたＭＯＳトランジスタのＳｉＯＮ膜３３中のシリコン、酸素および窒素の濃度分布を調べた結果、第３の実施形態のＳｉＯＮ膜２３と同様の濃度分布であることが分かった。さらに、第３の実施形態と同様の理由により、ＳｉＯＮ膜３３の膜厚の増加を招かずにＳｉＯＮ膜３３中の窒素濃度を高くできるので、微細かつ低ゲートリーク電流のＭＯＳトランジスタを実現することが可能となる。
【００８１】
本実施形態でも、第３の実施形態と同様の変形例が可能である。また、ゲート電極としてメタルゲート電極を用いる場合、ダマシンゲート構造を採用すると、さらに微細化を容易に行えるようになる。
【００８２】
なお、本発明は、上記実施形態に限定されるものではない。例えば、本発明はＭＯＳキャパシタのキャパシタ絶縁膜およびＭＯＳトランジスタのゲート絶縁膜以外の薄膜絶縁膜にも適用することができる。
【００８３】
また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００８４】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００８５】
【発明の効果】
以上詳説したように、本発明によれば、膜厚の薄膜化を可能とする構造を有する、シリコン、酸素および窒素を含む絶縁膜を備えた半導体装置の製造方法を実現できるようになる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係るＭＯＳキャパシタの形成プロセスを示す断面図
【図２】 第１の実施形態および比較例のＭＯＳキャパシタのＳｉＯＮ膜の深さ方向の各元素の濃度分布を示す図
【図３】 第１の実施形態および比較例のＭＯＳキャパシタのそれぞれについて、ＳｉＯＮ膜中の窒素濃度と電気的膜厚との関係を調べた結果を示す図
【図４】 本発明の第２の実施形態に係るＭＯＳトランジスタの製造プロセスを示す断面図
【図５】 本発明の第３の実施形態に係るＭＯＳキャパシタの形成プロセスを示す断面図
【図６】 第３の実施形態および比較例のＭＯＳキャパシタのＳｉＯＮ膜の深さ方向の各元素の濃度分布を調べた結果を示す図
【図７】 本発明の第４の実施形態に係るＭＯＳトランジスタの製造プロセスを示す断面図
【符号の説明】
１…シリコン基板（シリコンを含む半導体領域）、２…シリコン酸化膜（ベース酸化膜）、３…ＳｉＯＮ膜（キャパシタ絶縁膜）、４…多結晶シリコン膜（キャパシタ電極）、１１…シリコン基板（シリコンを含む半導体領域）、１２…シリコン酸化膜（ベース酸化膜）、１３…ＳｉＯＮ膜（ゲート絶縁膜）、１４…多結晶シリコン膜（ゲート電極）、１５…シリコン窒化膜（ゲート上部絶縁膜）、１６…エクステンション、１７…シリコン窒化膜（ゲート側壁絶縁膜）、１８…ソース／ドレイン領域、２１…シリコン基板（シリコンを含む半導体領域）、２２…シリコン酸化膜（ベース酸化膜）、２３…ＳｉＯＮ膜（キャパシタ絶縁膜）、２４…多結晶シリコン膜（キャパシタ電極）、３１…シリコン基板（シリコンを含む半導体領域）、３２…シリコン酸化膜（ベース酸化膜）、３３…ＳｉＯＮ膜（ゲート絶縁膜）、３４…多結晶シリコン膜（ゲート電極）、３５…シリコン窒化膜（ゲート上部絶縁膜）、３６…エクステンション、３７…シリコン窒化膜（ゲート側壁絶縁膜）、３８…ソース／ドレイン領域。
Claims (6)
- シリコンを含む半導体領域上にシリコン酸化膜を形成する工程と、
ヘリウムガス雰囲気中で、前記半導体領域および前記シリコン酸化膜を加熱する工程と、
前記シリコン酸化膜を窒化し、シリコン、酸素、窒素およびヘリウムを含む絶縁膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記半導体領域と前記シリコン酸化膜との界面部分にヘリウムが導入されるように、前記ヘリウムガス雰囲気中で、前記半導体領域および前記シリコン酸化膜を加熱することを特徴とする請求項１に記載の半導体装置の製造方法。
- シリコンを含む半導体領域と、
前記半導体領域上に設けられ、シリコン、酸素および窒素を含む絶縁膜であって、膜厚方向に関し、前記半導体領域側の表面部分に第１の窒素濃度の極大値、前記半導体領域と反対側の表面部分に第２の窒素濃度の極大値があり、かつ、前記第１の窒素濃度の極大値が前記第２の窒素濃度の極大値よりも小さい濃度分布を有する絶縁膜と
を具備してなる半導体装置の製造方法であって、
前記シリコンを含む前記半導体領域上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を窒素を含む物質のプラズマにより窒化し、前記絶縁膜を形成する工程であって、前記絶縁膜の形成途中で成膜条件を少なくとも１回変える工程と
を有することを特徴とする半導体装置の製造方法。 - 前記シリコン酸化膜を窒素を含む物質のプラズマにより窒化することを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記シリコン酸化膜の膜厚は２．５ｎｍ以下であることを特徴とする請求項１−４のいずれか１項に記載の半導体装置の製造方法。
- 前記シリコン酸化膜の膜厚は１．４ｎｍ以下であることを特徴とする請求項１−４のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049611A JP3866667B2 (ja) | 2003-02-26 | 2003-02-26 | 半導体装置の製造方法 |
| US10/785,074 US7129125B2 (en) | 2003-02-26 | 2004-02-25 | Semiconductor device and manufacturing method thereof including heating a silicon oxide in a helium gas |
| US11/585,915 US20070034974A1 (en) | 2003-02-26 | 2006-10-25 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049611A JP3866667B2 (ja) | 2003-02-26 | 2003-02-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004259979A JP2004259979A (ja) | 2004-09-16 |
| JP3866667B2 true JP3866667B2 (ja) | 2007-01-10 |
Family
ID=33094791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003049611A Expired - Fee Related JP3866667B2 (ja) | 2003-02-26 | 2003-02-26 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7129125B2 (ja) |
| JP (1) | JP3866667B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7473614B2 (en) * | 2004-11-12 | 2009-01-06 | Intel Corporation | Method for manufacturing a silicon-on-insulator (SOI) wafer with an etch stop layer |
| US7998775B2 (en) * | 2009-02-09 | 2011-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon undercut prevention in sacrificial oxide release process and resulting MEMS structures |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2793441B2 (ja) | 1992-08-17 | 1998-09-03 | 沖電気工業株式会社 | 絶縁膜形成方法 |
| US5939763A (en) * | 1996-09-05 | 1999-08-17 | Advanced Micro Devices, Inc. | Ultrathin oxynitride structure and process for VLSI applications |
| JP3681525B2 (ja) | 1996-11-25 | 2005-08-10 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2002151684A (ja) * | 2000-11-09 | 2002-05-24 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002222941A (ja) | 2001-01-24 | 2002-08-09 | Sony Corp | Ｍｉｓ型半導体装置及びその製造方法 |
| US6800519B2 (en) * | 2001-09-27 | 2004-10-05 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6649538B1 (en) * | 2002-10-09 | 2003-11-18 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for plasma treating and plasma nitriding gate oxides |
| WO2004070796A2 (en) * | 2003-02-04 | 2004-08-19 | Applied Materials, Inc. | Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure |
-
2003
- 2003-02-26 JP JP2003049611A patent/JP3866667B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-25 US US10/785,074 patent/US7129125B2/en not_active Expired - Fee Related
-
2006
- 2006-10-25 US US11/585,915 patent/US20070034974A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20040195636A1 (en) | 2004-10-07 |
| US20070034974A1 (en) | 2007-02-15 |
| JP2004259979A (ja) | 2004-09-16 |
| US7129125B2 (en) | 2006-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759260B2 (en) | Selective nitridation of gate oxides | |
| US6960502B2 (en) | Semiconductor device fabrication method | |
| JP6076755B2 (ja) | ゲート酸化物の漏れを抑えたリプレースメントゲートトランジスタ | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| JP3566705B2 (ja) | ゲート誘電体を形成する方法 | |
| US7923360B2 (en) | Method of forming dielectric films | |
| US7514376B2 (en) | Manufacture of semiconductor device having nitridized insulating film | |
| JP2008147678A (ja) | 電子デバイス用材料およびその製造方法 | |
| KR100596487B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2001332547A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
| JP3866667B2 (ja) | 半導体装置の製造方法 | |
| JP4320167B2 (ja) | 半導体素子及びシリコン酸化窒化膜の製造方法 | |
| JP2007142024A (ja) | 半導体装置の製造方法 | |
| JP4076638B2 (ja) | 半導体装置の製造方法 | |
| JP2001284582A (ja) | 半導体トランジスタの製造方法 | |
| US20070082503A1 (en) | Method of fabricating a dielectric layer | |
| JP2004119899A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3823798B2 (ja) | 窒化シリコン膜の形成方法、ゲート絶縁膜の形成方法及びｐ形半導体素子の形成方法 | |
| JP4639000B2 (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| US6022784A (en) | Method for manufacturing a semiconductor device | |
| JP5121142B2 (ja) | 半導体装置の製造方法 | |
| JP2006066923A (ja) | 半導体装置 | |
| JP5119904B2 (ja) | 半導体装置の製造方法 | |
| JP2005222977A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061005 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |