JP2023538535A - 半導体デバイス用の、選択された分極を有する誘電体材料を形成する方法 - Google Patents

半導体デバイス用の、選択された分極を有する誘電体材料を形成する方法 Download PDF

Info

Publication number
JP2023538535A
JP2023538535A JP2023509574A JP2023509574A JP2023538535A JP 2023538535 A JP2023538535 A JP 2023538535A JP 2023509574 A JP2023509574 A JP 2023509574A JP 2023509574 A JP2023509574 A JP 2023509574A JP 2023538535 A JP2023538535 A JP 2023538535A
Authority
JP
Japan
Prior art keywords
film
thickness
dielectric material
substrate
cycles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023509574A
Other languages
English (en)
Inventor
エイチ． トリヨソ，ディーナ
ディー． クラーク，ロバート
コンシグリオ，スティーヴン
タピリー，カンダバラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2023538535A publication Critical patent/JP2023538535A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Figure 2023538535000001
半導体デバイス用の誘電体膜及びその形成方法。処理方法は、原子層堆積の第１の複数サイクルを実行することにより、第１の誘電体材料の第１の膜を基板上に形成し、その後、第１の膜を熱処理することを含み、第１の膜の厚さは、第１の誘電体材料における自発分極のために必要な閾値厚さ未満である。処理方法は、原子層堆積の第２の複数サイクルを実行することにより、第２の誘電体材料の第２の膜を基板上に形成し、その後、第２の膜を熱処理することを更に含み、第２の膜の厚さが第１の膜の厚さよりも大きく、第２の膜は強誘電体又は反強誘電体である。第１の誘電体材料及び第２の誘電体材料は、少なくとも１種の金属酸化物、例えば、酸化ジルコニウム、酸化ハフニウム、又はそれらの積層体若しくは混合物を含むことができる。

Description

本出願は、その内容全体が参照により本明細書に援用される、２０２０年８月１０日に申請された米国仮特許出願第６３／０６３，８４０号明細書に関連し、その優先権を主張するものである。
本発明は、半導体処理及び半導体デバイスに関し、より具体的には、選択された分極を有する誘電体材料を薄膜気相堆積により形成するための基板処理方法に関する。
誘電体材料が、電界効果トランジスタ（ＦＥＴ）デバイス及びダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスを含むＣＭＯＳ関連の用途のために使用される。選択された分極を有する誘電体材料を薄膜気相堆積により形成するための新規な方法が必要である。
本発明の実施形態は、半導体デバイス及び他のデバイスにおいてコンデンサ及びメモリセルとして使用される場合がある高ｋ膜を含む、誘電体膜の構造を、基板上に形成するための方法を含む。一実施形態によれば、方法は、原子層堆積の第１の複数サイクルを実行することにより、第１の誘電体材料の第１の膜を基板上に形成し、その後、第１の膜を熱処理することを含み、第１の膜の厚さは、第１の誘電体材料における自発分極のために必要な閾値厚さ未満である。方法は、原子層堆積の第２の複数サイクルを実行することにより、第２の誘電体材料の第２の膜を基板上に形成し、その後、第２の膜を熱処理することを更に含み、第２の膜の厚さが第１の膜の厚さよりも大きく、第２の膜は強誘電体又は反強誘電体である。
一実施形態によれば、半導体デバイスは、基板上の、第１の誘電体材料の第１の膜であって、第１の膜の厚さが、第１の誘電体材料における自発分極のために必要な閾値厚さ未満である、第１の膜と、基板上の、第２の誘電体材料の第２の膜であって、第２の膜の厚さが第１の膜の厚さよりも大きく、第２の膜は強誘電体又は反強誘電体である、第２の膜とを含む。
添付の図面は、この明細書に組み入れられ、この明細書の一部を構成するが、それらは、本発明の実施形態を例示し、上記の本発明の全般的な説明、及び下記の詳細な説明と共に、本発明を説明する役割を果たす。
本発明の一実施形態による、誘電体膜構造を製造する例示的な方法のフローチャートである。 本発明の一実施形態による、例示的な誘電体膜構造の断面図を示す。 本発明の一実施形態による、例示的な誘電体膜構造の断面図を示す。 本発明の一実施形態による、例示的な誘電体膜構造の断面図を示す。 本発明の一実施形態による、例示的な誘電体膜構造の断面図を示す。 本発明の一実施形態による、例示的な誘電体膜構造の断面図を示す。 本発明の一実施形態による、例示的な誘電体膜構造の断面図を示す。 本発明の一実施形態による、例示的な誘電体膜構造の断面図を示す。 本発明の一実施形態による、例示的な誘電体膜構造の断面図を示す。 本発明の実施形態による、半導体デバイス用の例示的な膜構造の断面図を概略的に示す。 本発明の実施形態による、半導体デバイス用の例示的な膜構造の断面図を概略的に示す。
本開示は、様々な実施形態において参照番号を繰り返す。この繰り返しは、単純化及び明確化を目的とし、繰り返される参照番号は、特に記載がない限り、様々な実施形態にわたって類似のフィーチャを示す。
図１及び図２Ａ～図２Ｅに概略的に示される一実施形態では、フローチャート１における方法は、１００においてプロセスチャンバに基板２００を提供することを含む。一実施例では、プロセスチャンバは、基板２００上で誘電体材料の原子層堆積（ＡＬＤ）を実行するように構成されてもよい。基板２００は、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコンゲルマニウム、ガリウムヒ素リン化物、ガリウムインジウムリン化物、炭化ケイ素、ガリウムヒ素、インジウムヒ素、又はインジウムリン化物を含む、半導体材料を含んでもよい。一実施例では、基板２００は、バルク半導体の上を覆うエピタキシャル層を有してもよい。更には、基板２００はセミコンダクタオンインシュレータ（ＳＯＩ）構造を含んでもよい。また更に、基板２００は金属層を含んでもよい。
基板２００はまた、イオン注入及び／又は拡散などのプロセスにより実現される様々なｐ型ドープ領域及び／又はｎ型ドープ領域を含んでもよい。それらのドープ領域は、相補型金属酸化物半導体電界効果トランジスタ（ＣＭＯＳＦＥＴ）、撮像センサ、及び／又は発光ダイオード（ＬＥＤ）などの様々な集積回路（ＩＣ）デバイスを形成するように構成された、ｎ型ウェル、ｐ型ウェル、ライトドープ領域（ＬＤＤ）、及び様々なチャネルドーピングプロファイルを含むことができる。
基板２００はまた、様々な分離領域を含んでもよい。分離領域は、基板２００における様々なデバイス領域を分離する。分離領域は、異なる処理技術を使用して形成された異なる構造を含む。例えば、分離領域は、シャロートレンチアイソレーション（ＳＴＩ）領域を含んでもよい。ＳＴＩ領域の形成は、基板２００のトレンチをエッチングすること、及び酸化ケイ素、窒化ケイ素、及び／又は酸窒化ケイ素などの絶縁材料でトレンチを充填することを含んでもよい。充填されたトレンチは、多層構造、例えば熱酸化物ライナ層及びトレンチを充填する窒化ケイ素、を有してもよい。化学的機械的研磨（ＣＭＰ）を実施して、過剰な絶縁性材料を研磨し、分離フィーチャの上面を平坦化してもよい。
本方法は、１１０において、原子層堆積（ＡＬＤ）の第１の複数サイクルを実行することにより、第１の誘電体材料の第１の膜２２０を基板２００上に形成することを更に含む。これは、図２Ｂに概略的に示されている。いくつかの実施形態によれば、第１の膜２２０は、ＳｉＯ２の誘電率（ｋ≒４）よりも大きい誘電率を有する高誘電率（高ｋ）材料を含む。金属酸化物の実施例では、ＡＬＤは、金属含有前駆体及び酸化剤による飽和ガス曝露の交番サイクルを含むことができ、各サイクルは、金属含有前駆体の１回の曝露と、それに続く酸化剤の１回の曝露とを含む。各サイクルは、金属酸化物の１原子層又はそれ未満を堆積し、サイクル数は、膜厚を正確に制御するために選択されてもよい。金属含有前駆体及び酸化剤における配位子の立体障害、並びに限定された数の結合部位が、基板表面上での化学吸着を制限する可能性があり、したがって、サイクル当たりの膜成長は、１原子層未満のままであり得る。
いくつかの実施形態によれば、第１の膜２２０は、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）、又はこれらの積層体若しくは混合物を含むことができる。ＨｆＯ２は、アルミニウム（Ａｌ）、ガドリニウム（Ｇｄ）、ランタン（Ｌａ）、シリコン（Ｓｉ）、ストロンチウム（Ｓｒ）、又はイットリウム（Ｙ）のドーパントによりドープされてもよい。
一実施例では、ＺｒＯ２を含む第１の膜２２０が、ジルコニウム含有前駆体及び酸化剤のガス曝露の交番サイクルを使用するＡＬＤにより堆積されてもよい。別の実施例では、ＺｒＯ２及びＨｆＯ２の混合物を含む第１の膜２２０が、ジルコニウム含有前駆体及び酸化剤、並びにハフニウム含有前駆体及び酸化剤のガス曝露の交番サイクルを使用するＡＬＤを使用して堆積されてもよい。更に別の実施例では、ドープされたＨｆＯ２を含む第１の膜２２０が、ハフニウム含有前駆体、ドーパントガス、及び酸化剤のガス曝露の交番サイクルを使用するＡＬＤを使用して堆積されてもよい。ドーパント濃度は、例えば、約０．１原子％～約２０原子％、約０．１原子％～約１０原子％、又は、約０．１原子％～約１原子％であり得る。
本発明の実施形態は、気相堆積のための多種多様なジルコニウム（Ｚｒ）及びハフニウム（Ｈｆ）の前駆体を利用してもよい。例えば、代表的な実施例は、Ｚｒ（ＯｔＢｕ）４（ジルコニウムｔｅｒｔ－ブトキシド、ＺＴＢ）、Ｚｒ（ＮＥｔ２）４（テトラキス（ジエチルアミド）ジルコニウム、ＴＤＥＡＺ）、Ｚｒ（ＮＭｅＥｔ）４（テトラキス（エチルメチルアミド）ジルコニウム、ＴＥＭＡＺ）、Ｚｒ（ＮＭｅ２）４（テトラキス（ジメチルアミド）ジルコニウム、ＴＤＭＡＺ）、Ｈｆ（ＯｔＢｕ）４（ハフニウムｔｅｒｔ－ブトキシド、ＨＴＢ）、Ｈｆ（ＮＥｔ２）４（テトラキス（ジエチルアミド）ハフニウム、ＴＤＥＡＨ）、Ｈｆ（ＮＥｔＭｅ）４（テトラキス（エチルメチルアミド）ハフニウム、ＴＥＭＡＨ）、及びＨｆ（ＮＭｅ２）４（テトラキス（ジメチルアミド）ハフニウム、ＴＤＭＡＨ）を含む。いくつかの実施例では、Ａｉｒ ＬｉｑｕｉｄｅからＨｙＡＬＤ（商標）として入手可能なトリス（ジメチルアミノシクロペンタジエニルハフニウム（ＨｆＣｐ（ＮＭｅ２）３）がハフニウム前駆体として使用されてもよく、Ａｉｒ ＬｉｑｕｉｄｅからＺｙＡＬＤ（商標）として入手可能なトリス（ジメチラミノシクロペンタジエニルジルコニウム（ＺｒＣｐ（ＮＭｅ２）３）がジルコニウム前駆体として使用されてもよい。酸化剤は、プラズマ励起されたＯ２、水（Ｈ２Ｏ）、又はオゾン（Ｏ３）を含む、酸素含有ガスを含んでもよい。
Ａｌ、Ｇｄ、Ｌａ、Ｓｉ、Ｓｒ及びＹドーパント元素は、十分な反応性、熱安定性、及び揮発性を有する任意のドーパントガスを使用して提供することができる。
Ａｌ前駆体の例は、Ａｌ２Ｍｅ６、Ａｌ２Ｅｔ６、［Ａｌ（Ｏ（ｓＢｕ））３］４、Ａｌ（ＣＨ３ＣＯＣＨＣＯＣＨ３）３、ＡｌＢｒ３、ＡｌＩ３、Ａｌ（Ｏ（ｉＰｒ））３、［Ａｌ（ＮＭｅ２）３］２、Ａｌ（ｉＢｕ）２Ｃｌ、Ａｌ（ｉＢｕ）３、Ａｌ（ｉＢｕ）２Ｈ、ＡｌＥｔ２Ｃｌ、Ｅｔ３Ａｌ２（Ｏ（ｓＢｕ））３、及びＡｌ（ＴＨＤ）３を含む。
Ｇｄ前駆体の例は、Ｇｄ（Ｎ（ＳｉＭｅ３）２）３、（（ｉＰｒ）Ｃｐ）３Ｇｄ、Ｃｐ３Ｇｄ、Ｇｄ（ＴＨＤ）３、Ｇｄ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｇｄ（Ｏ（ｉＰｒ））３、及びＧｄ（ａｃａｃ）３を含む。
Ｌａ前駆体の例は、Ｌａ（Ｎ（ＳｉＭｅ３）２）３、Ｌａ（Ｎ（ｉＰｒ）２）３、Ｌａ（Ｎ（ｔＢｕ）ＳｉＭｅ３）３、Ｌａ（ＴＭＰＤ）３、（（ｉＰｒ）Ｃｐ）３Ｌａ、Ｃｐ３Ｌａ、Ｃｐ３Ｌａ（ＮＣＣＨ３）２、Ｌａ（Ｍｅ２ＮＣ２Ｈ４Ｃｐ）３、Ｌａ（ＴＨＤ）３、Ｌａ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｌａ（Ｃ１１Ｈ１９Ｏ２）３・ＣＨ３（ＯＣＨ２ＣＨ２）３ＯＣＨ３、Ｌａ（Ｃ１１Ｈ１９Ｏ２）３・ＣＨ３（ＯＣＨ２ＣＨ２）４ＯＣＨ３、Ｌａ（Ｏ（ｉＰｒ））３、Ｌａ（ＯＥｔ）３、Ｌａ（ａｃａｃ）３、Ｌａ（（（ｔＢｕ）２Ｎ）２ＣＭｅ）３、Ｌａ（（（ｉＰｒ）２Ｎ）２ＣＭｅ）３、Ｌａ（（（ｔＢｕ）２Ｎ）２Ｃ（ｔＢｕ））３、Ｌａ（（（ｉＰｒ）２Ｎ）２Ｃ（ｔＢｕ））３、及びＬａ（ＦＯＤ）３を含む。
シリコン前駆体の例は、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、モノクロロシラン（ＳｉＣｌＨ３）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）、ジエチルシラン（Ｅｔ２ＳｉＨ２）、及びアルキルアミノシラン化合物を含む。アルキルアミノシラン化合物の例は、ジイソプロピルアミノシラン（Ｈ３Ｓｉ（ＮＰｒ２））、ビス（ｔｅｒｔ－ブチルアミノ）シラン（Ｃ４Ｈ９（Ｈ）Ｎ）２ＳｉＨ２）、テトラキス（ジメチルアミノ）シラン（（Ｓｉ（ＮＭｅ２）４）、テトラキス（エチルメチルアミノ）シラン（Ｓｉ（ＮＥｔＭｅ）４）、テトラキス（ジエチルアミノ）シラン（Ｓｉ（ＮＥｔ２）４）、トリス（ジメチルアミノ）シラン（ＨＳｉ（ＮＭｅ２）３）、トリス（エチルメチルアミノ）シラン（ＨＳｉ（ＮＥｔＭｅ）３）、トリス（ジエチルアミノ）シラン（ＨＳｉ（ＮＥｔ２）３）、及びトリス（ジメチルヒドラジノ）シラン（ＨＳｉ（Ｎ（Ｈ）ＮＭｅ２）３）、ビス（ジエチルアミノ）シラン（Ｈ２Ｓｉ（ＮＥｔ２）２）、ビス（ジイソプロピルアミノ）シラン（Ｈ２Ｓｉ（ＮＰｒ２）２）、トリス（イソプロピルアミノ）シラン（ＨＳｉ（ＮＰｒ２）３）、及び（ジイソプロピルアミノ）シラン（Ｈ３Ｓｉ（ＮＰｒ２）を含むが、これらに限定されない。
Ｓｒ前駆体の例は、ビス（ｔｅｒｔ－ブチルアセトアミジナート）ストロンチウム（ＴＢＡＡＳｒ）、Ｓｒ－Ｃ、Ｓｒ－Ｄ、Ｓｒ（Ｎ（ＳｉＭｅ３）２）２、Ｓｒ（ＴＨＤ）２、Ｓｒ（ＴＨＤ）２（テトラグリム）、Ｓｒ（ｉＰｒ４Ｃｐ）２、Ｓｒ（ｉＰｒ３Ｃｐ）２、及びＳｒ（Ｍｅ５Ｃｐ）２を含む。
Ｙ前駆体の例は、Ｙ（Ｎ（ＳｉＭｅ３）２）３、Ｙ（Ｎ（ｉＰｒ）２）３、（（ｉＰｒ）Ｃｐ）３Ｙ、Ｃｐ３Ｙ、Ｙ（ＴＨＤ）３、Ｙ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｙ（Ｏ（ｉＰｒ））３、Ｙ（ａｃａｃ）３、（Ｃ５Ｍｅ５）２Ｙ、Ｙ（ｈｆａｃ）３、及びＹ（ＦＯＤ）３を含む。
上述した前駆体、並びに以下に述べる前駆体について、以下の共通の略称が使用される：Ｓｉ：シリコン；Ｍｅ：メチル；Ｅｔ：エチル；ｉＰｒ：イソプロピル；ｎＰｒ：ｎ－プロピル；Ｂｕ：ブチル；ｎＢｕ：ｎ－ブチル；ｓＢｕ：ｓｅｃ－ブチル；ｉＢｕ：イソ－ブチル；ｔＢｕ：ｔｅｒｔ－ブチル；Ｃｐ：シクロペンタジエニル；ＴＨＤ：２，２，６，６－テトラメチル－３，５－ヘプタンジオナート；ＴＭＰＤ：２，２，６，６－テトラメチルピペリジド；ａｃａｃ：アセチルアセトナート；ｈｆａｃ：ヘキサフルオロアセチルアセトナート；及び、ＦＯＤ：６，６，７，７，８，８，８－ヘプタフルオロ－２，２－ジメチル－３，５－オクタンジオナート。
基板２００上での第１の膜２２０の堆積に続いて、第１の膜２２０上に、所定の基板温度及び期間を使用して熱処理プロセスが実施されて、熱処理された第１の膜２２１が形成される。これは、図２Ｃに概略的に示されている。熱処理は、第１の膜２２０における原子要素を組織化し、膜応力を減らし、第１の誘電体材料の結晶方位を固定する。第１の膜２２０に対する熱処理は、約５００℃以下、約２００℃～約５００℃、約２００℃～約３００℃、約３００℃～約４００℃、又は約４００℃～約５００℃の基板温度で実施されてもよい。一実施例では、熱処理は、第１の膜２２０の堆積と同じプロセスチャンバで実施されてもよい。別の例では、熱処理は、第１の膜２２０の堆積とは異なるプロセスチャンバで形成されてもよい。熱処理は、不活性ガス、例えばアルゴン（Ａｒ）又は窒素（Ｎ２）の存在下で真空条件下で実施されてもよい。
本発明の一実施形態によれば、熱処理された第１の膜２２１の厚さは、約１．５ｎｍ又はそれ未満であり得る。金属酸化物を含む第１の誘電体材料の場合、この厚さは、金属酸化物の単一原子層の数層に対応し、この厚さは、金属酸化物中の自発分極のために必要な閾値厚さ未満である。この結果、外部電界の存在下で線形分極が可能な金属酸化物膜になる。一実施例では、熱処理された第１の膜２２１は、（１１１）結晶方位を有する、テクスチャを有する正方晶系ＺｒＯ２を含む。
一実施形態によれば、堆積ステップ及び熱処理ステップを少なくとも１回繰り返すことにより、誘電体材料の追加の熱処理された膜が、熱処理された第１の膜２２１上に形成されてもよい。これは、図３に概略的に示され、堆積ステップ及び熱処理ステップを２回繰り返すことにより、追加の熱処理された膜２２３、２２５が、熱処理された基板２００上の第１の膜２２１上に形成される。一般に、任意の数の追加の熱処理された膜が形成されてもよい。熱処理された第１の膜２２１及び追加の熱処理された膜２２３、２２５は、集合的に、線形分極が可能な誘電体材料２３０を形成する。
図１を再び参照すると、本方法は、１２０において、ＡＬＤの第２の複数サイクルを実施することにより、第２の誘電体材料の第２の膜２４０を基板２００上に形成することを更に含む。これは、図２Ｄに概略的に示されている。本発明の実施形態によれば、第２の膜２４０の厚さは、第１の熱処理された第１の膜２２１の厚さよりも大きい。第２の膜２４０は、高ｋ材料を含むことができる。いくつかの実施形態によれば、第２の膜２４０は、ＺｒＯ２、ＨｆＯ２、又はこれらの積層体若しくは混合物を含むことができる。ＨｆＯ２は、Ａｌ、Ｇｄ、Ｌａ、Ｓｉ、Ｓｒ又はＹのドーパントによりドープされてもよい。一実施例では、熱処理された第１の膜２２０及び第２の膜２４０は、同じ金属酸化物を含むことができる。
第２の膜２４０の堆積に続いて、所定の基板温度及び期間を使用して熱処理プロセスが実施されて、熱処理された第２の膜２４１が形成される。これは、図２Ｅに概略的に示されている。熱処理は、第２の膜２４０における原子要素を組織化し、膜応力を減らし、第２の誘電体材料の結晶方位を固定する。熱処理された第２の膜２４１及び熱処理された第１の膜２２１は、異なる結晶方位を有することができる。
第２の膜２４０に対する熱処理は、約５００℃以下、約２００℃～約５００℃、約２００℃～約３００℃、約３００℃～約４００℃、又は約４００℃～約５００℃の基板温度で実施されてもよい。一実施形態によれば、熱処理の前に、キャップ層（図示せず）が第２の膜２４０上に堆積されてもよい。一実施例では、キャップ層は、窒化チタン（ＴｉＮ）を含むことができる。
一実施例では、第２の膜２４０の熱処理は、第２の膜２４０の堆積と同じプロセスチャンバで実施されてもよい。別の例では、熱処理は、第２の膜２４０の堆積とは異なるプロセスチャンバで形成されてもよい。熱処理は、不活性ガス、例えばＡｒ又はＮ２の存在下で真空条件下で実施されてもよい。
通常、熱処理された第２の膜２４１の厚さは熱処理された第１の膜２２１の厚さよりも大きく、熱処理された第２の膜２４１は強誘電体又は反強誘電体である。いくつかの実施例では、熱処理された第２の膜２４１の厚さは約５ｎｍ以上である。
本発明の別の実施形態によれば、熱処理された第２の膜２４１が基板２００上に形成され、その後、熱処理された第２の膜２４１上に、熱処理された第１の膜２２１が形成される。これは、図４に概略的に示されている。
一実施形態によれば、堆積ステップ及び熱処理ステップを少なくとも１回繰り返すことにより、追加の熱処理された誘電体材料が、熱処理された第１の膜２２１上に形成されてもよい。これは図５に概略的に示され、追加の熱処理された膜２２３、２２５が、熱処理された第１の膜２２１上に形成される。一般に、任意の数の追加の熱処理された膜が形成されてもよい。熱処理された第１の膜２２１及び追加の熱処理された膜２２３、２２５は、集合的に、線形分極が可能な誘電体材料２３１を形成する。
本明細書で説明される実施形態は、基板上に誘電体材料を形成するための方法を提供し、この方法は、ＣＭＯＳ関連の用途のために、例えば、電界効果トランジスタ（ＦＥＴ）デバイス又はダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイス用の負性容量（ＮＣ）ゲートスタックを形成するために利用されてもよい。誘電体材料は、例えば、超低電力コンピューティング用の極短チャネル長を有する金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）にて使用するための、選択され調整された分極を有するように形成されてもよい。
図６Ａは、半導体デバイス用の膜構造６０の断面図を概略的に示し、膜構造６０は、第１の導電層６００、第１の誘電体材料を含む第１の膜６０２、第２の誘電体材料を含む第２の膜６０４、及び第２の膜６０４上の第２の導電層６０６を含む。第１及び第２の導電層６００、６０６は、金属含有材料、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）、これらの合金、又は窒化チタン（ＴｉＮ）若しくは窒化タンタル（ＴａＮ）などの金属化合物、を含んでもよい。第１及び第２の導電層６００、６０６はまた、金属シリサイド又はドープドシリコンを含んでもよい。一実施例では、第１及び第２の導電層６００、６０６は、ｎ型及びｐ型ＦＥＴに対して適合性を有するように選択されてもよい。第１の膜６０２は、熱処理された第１の膜２２１に関して上述したように形成されてもよい。第１の膜６０２は、第１の誘電体材料における自発分極のために必要な閾値厚さ未満の厚さを有することができる。したがって、第１の膜６０２は、外部電界の存在下で線形分極が可能であってもよい。第２の膜６０４は、熱処理された第２の膜２４１に関して上述したよう形成されてもよい。第２の膜６０４は第１の膜６０２の厚さよりも大きい厚さを有することができ、第２の誘電体材料は自発分極を有する。自発分極は、強誘電体又は反強誘電体であり得る。半導体構造６０の静電容量Ｃは、図６Ａに示す膜及び層の静電容量からなる。
第１の膜６０２は、ＺｒＯ２、ＨｆＯ２、又はこれらの積層体若しくは混合物を含むことができる。ＨｆＯ２は、Ａｌ、Ｇｄ、Ｌａ、Ｓｉ、Ｓｒ又はＹのドーパントによりドープされてもよい。第１の膜６０２及び第２の膜６０４を形成する例示的な方法が図１～図５で説明される。
図６Ｂにおける膜構造６１は膜構造６０に類似しており、第１の導電層６００、第２の誘電体材料を含む第２の膜６０４、第１の誘電体材料を含む第１の膜６０２、及び第１の膜６０２上の第２の導電層６０６を含む。
膜構造６０、６１は、更なるＣＭＯＳ又はＭＯＳ技術の処理を受けて、当該技術分野において既知の様々なフィーチャ及び領域が形成されてもよい。例えば、その後に続く処理が、従来のビア又はコンタクトなどの垂直相互接続と、金属ラインなどの水平相互接続とを含む、多層相互接続を形成してもよい。様々な相互接続フィーチャが、銅、タングステン及び／又はシリサイドを含む様々な導電性材料を実装して、基板における様々なデバイスを入力／出力電力及び信号に結合させるための電気配線を提供してもよい。
選択された分極を有する誘電体材料を薄膜気相堆積により形成するための複数の実施形態を説明してきた。本発明の実施形態の上述の説明は、例示及び説明を目的として提示されている。この説明は、網羅的であること又は開示されているまさにその形態に本発明を限定することを意図するものではない。本明細書及び以下の特許請求の範囲は、説明目的でのみ使用され、限定するものとして解釈されるべきではない用語を含む。関連する技術分野の当業者であれば、上記の教示に照らして多くの修正形態及び変形形態が可能であることを理解し得る。当業者は、図面に示されている様々な構成要素の様々な等価な組み合わせ及び置換形態を認識するであろう。したがって、本発明の範囲は、この詳細な説明によってではなく、むしろ本明細書に添付された特許請求の範囲によって限定されることを意図している。

Claims (20)

  1. 原子層堆積の第１の複数サイクルを実行することにより、第１の誘電体材料の第１の膜を基板上に形成し、その後、前記第１の膜を熱処理することであって、前記第１の膜の厚さが、前記第１の誘電体材料における自発分極のために必要な閾値厚さ未満である、ことと、
    原子層堆積の第２の複数サイクルを実行することにより、第２の誘電体材料の第２の膜を基板上に形成し、その後、前記第２の膜を熱処理することであって、前記第２の膜の厚さは、前記第１の膜の前記厚さよりも大きく、前記第２の膜は、強誘電体又は反強誘電体である、ことと
    を含む基板処理の方法。
  2. 前記第２の膜は、前記第１の膜上に形成される、請求項１に記載の方法。
  3. 前記第１の膜は、前記第２の膜上に形成される、請求項１に記載の方法。
  4. 前記第１の誘電体材料及び前記第２の誘電体材料は、少なくとも１種の金属酸化物を含む、請求項１に記載の方法。
  5. 前記少なくとも１種の金属酸化物は、酸化ジルコニウム、酸化ハフニウム、又はそれらの積層体若しくは混合物を含む、請求項４に記載の方法。
  6. 前記第１の膜の前記厚さは、約１．５ｎｍ以下である、請求項１に記載の方法。
  7. 前記第１の膜は、外部電界の存在下で線形分極を示す、請求項１に記載の方法。
  8. 前記第１の膜を形成することを繰り返して、前記第１の膜上に追加の膜を形成することを更に含み、前記追加の膜は、自発分極を欠いている、請求項１に記載の方法。
  9. 前記第２の誘電体材料を熱処理する前に、前記第２の膜上にキャップ層を堆積させることを更に含む、請求項１に記載の方法。
  10. 前記第１の膜を熱処理すること、及び前記第２の膜を熱処理することは、不活性ガスの存在下で約６５０℃～約９００℃の基板温度で実行される、請求項１に記載の方法。
  11. 原子層堆積の第１の複数サイクルを実行することにより、第１の酸化ジルコニウム材料の第１の膜を基板上に形成し、その後、前記第１の膜を熱処理することであって、前記第１の膜の厚さが、前記第１の酸化ジルコニウム材料における自発分極のために必要な閾値厚さ未満である、ことと、
    原子層堆積の第２の複数サイクルを実行することにより、第２の酸化ジルコニウム材料の第２の膜を前記基板上に形成し、その後、前記第２の膜を熱処理することであって、前記第２の膜の厚さは、前記第１の膜の前記厚さよりも大きく、前記第２の膜は、強誘電体又は反強誘電体である、ことと、
    を含む基板処理の方法。
  12. 基板上の、第１の誘電体材料を含有する第１の膜であって、前記第１の膜の厚さが、前記第１の誘電体材料における自発分極のために必要な閾値厚さ未満である、第１の膜と、
    前記基板上の、第２の誘電体材料を含有する第２の膜であって、前記第２の膜の厚さが前記第１の膜の前記厚さよりも大きく、前記第２の膜は強誘電体又は反強誘電体である、第２の膜と、を含む半導体デバイス。
  13. 前記第２の膜は、前記第１の膜上に形成されている、請求項１２に記載のデバイス。
  14. 前記第１の膜は、前記第２の膜上に形成されている、請求項１２に記載のデバイス。
  15. 前記第１の誘電体材料及び前記第２の誘電体材料は、少なくとも１種の金属酸化物を含む、請求項１２に記載のデバイス。
  16. 前記少なくとも１種の金属酸化物は、酸化ジルコニウム、酸化ハフニウム、又はそれらの積層体若しくは混合物を含む、請求項１５に記載のデバイス。
  17. 前記第１の膜の前記厚さは、約１．５ｎｍ以下である、請求項１２に記載のデバイス。
  18. 前記第１の膜は、外部電界の存在下で線形分極を示す、請求項１２に記載のデバイス。
  19. 前記第１の膜上に追加の膜を更に含み、前記追加の膜は自発分極を欠いている、請求項１２に記載のデバイス。
  20. 前記第１の膜は、正方晶系（１１１）の結晶方位を有する、請求項１２に記載のデバイス。
JP2023509574A 2020-08-10 2021-07-30 半導体デバイス用の、選択された分極を有する誘電体材料を形成する方法 Pending JP2023538535A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063063840P 2020-08-10 2020-08-10
US63/063,840 2020-08-10
PCT/US2021/043952 WO2022035618A1 (en) 2020-08-10 2021-07-30 Methods for forming dielectric materials with selected polarization for semiconductor devices

Publications (1)

Publication Number Publication Date
JP2023538535A true JP2023538535A (ja) 2023-09-08

Family

ID=80115248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023509574A Pending JP2023538535A (ja) 2020-08-10 2021-07-30 半導体デバイス用の、選択された分極を有する誘電体材料を形成する方法

Country Status (5)

Country Link
US (1) US20220044922A1 (ja)
JP (1) JP2023538535A (ja)
KR (1) KR20230048000A (ja)
TW (1) TW202215603A (ja)
WO (1) WO2022035618A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023191981A1 (en) * 2022-03-29 2023-10-05 Tokyo Electron Limited Bilayer stack for a ferroelectric tunnel junction and method of forming

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269785B2 (en) * 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
US9391162B2 (en) * 2014-04-04 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel MOSFET with ferroelectric gate stack
US20160181091A1 (en) * 2014-12-19 2016-06-23 Intermolecular, Inc. Methods for Forming Ferroelectric Phases in Materials and Devices Utilizing the Same
US10153155B2 (en) * 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
US11670699B2 (en) * 2016-12-15 2023-06-06 National Yang Ming Chiao Tung University Semiconductor device and method of manufacturing the same
US10784362B2 (en) * 2017-10-30 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
WO2022035618A1 (en) 2022-02-17
TW202215603A (zh) 2022-04-16
US20220044922A1 (en) 2022-02-10
KR20230048000A (ko) 2023-04-10

Similar Documents

Publication Publication Date Title
US9178031B2 (en) Methods of atomic-layer deposition of hafnium oxide/erbium oxide bi-layer as advanced gate dielectrics
US7304004B2 (en) System and method for forming a gate dielectric
TWI430368B (zh) 具有較薄之等效氧化層厚度的高介電係數閘極堆疊之形成方法
JP4165076B2 (ja) 高誘電率絶縁膜を有する半導体装置
US9711373B2 (en) Method of fabricating a gate dielectric for high-k metal gate devices
US8440520B2 (en) Diffused cap layers for modifying high-k gate dielectrics and interface layers
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
US20150132938A1 (en) Methods and Systems for Forming Reliable Gate Stack on Semiconductors
US7564114B2 (en) Semiconductor devices and methods of manufacture thereof
US20150255267A1 (en) Atomic Layer Deposition of Aluminum-doped High-k Films
US8865538B2 (en) Method of integrating buried threshold voltage adjustment layers for CMOS processing
US20080164582A1 (en) Semiconductor devices and methods of manufacture thereof
US8735305B2 (en) Methods of forming fluorinated hafnium oxide gate dielectrics by atomic layer deposition
JP2022075564A (ja) 半導体素子、及びそれを含む半導体装置
US8927438B2 (en) Methods for manufacturing high dielectric constant films
JPWO2011077536A1 (ja) 半導体装置およびその製造方法
US20130316546A1 (en) Methods of atomic layer deposition of hafnium oxide as gate dielectrics
US20220044922A1 (en) Methods for forming dielectric materials with selected polarization for semiconductor devices
US20210351071A1 (en) Method of tuning film properties of metal nitride using plasma
CN107689393B (zh) 一种半导体器件及其制造方法
JP2012186349A (ja) 半導体装置及びその製造方法
US7256145B2 (en) Manufacture of semiconductor device having insulation film of high dielectric constant
US20120196433A1 (en) Method of manufacturing a semiconductor device
US20220093466A1 (en) Epitaxial high-k etch stop layer for backside reveal integration
TW202226339A (zh) 增強材料結構的處理