TWI430368B - 具有較薄之等效氧化層厚度的高介電係數閘極堆疊之形成方法 - Google Patents

具有較薄之等效氧化層厚度的高介電係數閘極堆疊之形成方法 Download PDF

Info

Publication number
TWI430368B
TWI430368B TW099109140A TW99109140A TWI430368B TW I430368 B TWI430368 B TW I430368B TW 099109140 A TW099109140 A TW 099109140A TW 99109140 A TW99109140 A TW 99109140A TW I430368 B TWI430368 B TW I430368B
Authority
TW
Taiwan
Prior art keywords
film
oxide
interface layer
forming
cerium
Prior art date
Application number
TW099109140A
Other languages
English (en)
Other versions
TW201041037A (en
Inventor
Robert D Clark
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201041037A publication Critical patent/TW201041037A/zh
Application granted granted Critical
Publication of TWI430368B publication Critical patent/TWI430368B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

具有較薄之等效氧化層厚度的高介電係數閘極堆疊之形成方法
本發明係關於將高介電係數(high-k)膜與半導體製造整合的領域，尤其，關於一種降低高介電係數閘極介電堆疊中之等效氧化層厚度(EOT)的方法。
微電子的進展已包含在邏輯應用的閘極介電堆疊中使用高介電係數膜。為了增加裝置可靠度並且降低從閘極電極到電晶體通道(transistor channel)的電子滲漏，半導體電晶體技術導入高介電係數(high-k)材料，此可增加閘極介電層的實體厚度。以大於SiO2 (k～3.9)之介電係數為特徵的介電材料一般被稱為高介電係數材料。早期追求用於金屬氧化物場效電晶體(MOSFETs，metal-oxide field effect transistors)之高介電係數膜的動機為單純降低漏電流，而不降低膜電容。再者，對於許多應用而言，高介電係數膜必須具有SiO2 層(其具有約1 nm的實體厚度Tox )的電當量(electrical equivalent)。
在高介電係數膜與下層基板之間存在薄介電介面層，係相當有益於維持介面狀態特性並且形成具有良好電性的介面。因為此介面層被緊密地連接至電晶體的通道，故此介面層的品質會影響裝置性能。然而，介面層的存在會降低閘極堆疊的整體介電係數，因此，此介面層必須係薄的。
許多高介電係數膜可在高介電係數膜沉積期間及/或沉積後回火期間，於高介電係數膜與Si基板之間催化地促進厚介面SiO2 層的成長，因此會將Tox 增加至不可接受的程度。當以高介電係數膜來替代MOSFETs中的SiO2 閘極介電層而需要相當於約1 nm之總SiO2 厚度的電容時，此種與期望高介電係數膜串連的低介電係數(low-k)反應層會迅速地抵消高介電係數膜的好處。
因此，亟需進一步的發展以解決這些以及其他和高介電係數膜與半導體裝置整合相關的問題。
提供一種具有較薄等效氧化層厚度(EOT)之高介電係數閘極堆疊的形成方法。
依照本發明之一實施例，提供一種用於半導體裝置之閘極介電堆疊的形成方法。此方法包含設置含矽基板、以及在此含矽基板上形成介面層，其中此介面層具有第一等效氧化層厚度。此方法更包含在此介面層上沉積第一高介電係數膜、以及以一溫度對第一高介電係數膜以及此介面層進行熱處理，而形成改質介面層，此改質介面層具有等於或低於第一等效氧化層厚度的第二等效氧化層厚度。此方法更包含在此改質介面層上沉積第二高介電係數膜。
依照本發明之一實施例，提供一種用於半導體裝置之閘極介電堆疊的形成方法。此方法包含設置含矽基板、在此含矽基板上形成介面層，其中此介面層具有第一等效氧化層厚度。此方法更包含在此介面層上沉積稀土基(rare earth-based)第一高介電係數膜、以及以一溫度對此稀土基第一高介電係數膜以及此介面層進行熱處理，而形成改質介面層，此改質介面層具有等於或低於第一等效氧化層厚度的第二等效氧化層厚度。此方法更包含在此改質介面層上沉積第二高介電係數膜、以及選擇地氮化第二高介電係數膜之厚度的至少一部分。
依照本發明之另一實施例，此方法包含設置含矽基板、在此含矽基板上形成氧化矽介面層，其中此氧化矽介面層具有第一等效氧化層厚度。此方法更包含在此氧化矽介面層上沉積稀土氧化物第一高介電係數膜、以一溫度對此稀土氧化物第一高介電係數膜以及此氧化矽介面層進行熱處理而形成改質介面層，此改質介面層具有等於或低於第一等效氧化層厚度的第二等效氧化層厚度。此方法更包含在此改質介面層上沉積鉿-氧基(hafnium-oxygen-based)第二高介電係數膜、以及選擇地氮化此鉿-氧基第二高介電係數膜之厚度的至少一部分。
依照本發明之又另一實施例，此方法包含設置矽基板、在此 矽板上形成氧化矽介面層，其中此氧化矽介面層具有第一等效氧化層厚度。此方法更包含在此氧化矽介面層上沉積氧化鑭第一高介電係數膜；以等於或大於900℃的一溫度對此氧化鑭第一高介電係數膜以及此氧化矽介面層進行熱處理，而形成改質介面層，此改質介面層具有等於或低於第一等效氧化層厚度的第二等效氧化層厚度。此方法更包含在此改質介面層上沉積矽酸鉿第二高介電係數膜、以及選擇地氮化此矽酸鉿第二高介電係數膜之厚度的至少一部分。
將在各種實施例中揭露用於半導體製造之具有低EOTs之高介電係數閘極堆疊的形成方法。EOT係一種經常用以比較高介電係數基MOS裝置之性能與SiO2 基MOS裝置之性能的數字，此處的EOT係表示用以獲得與較厚之高介電係數膜相同之閘極電容所需之SiO2 閘極介電膜的厚度。
如上所述，許多高介電係數膜可在高介電係數膜沉積期間及/或沉積後回火期間，於高介電係數膜與Si基板之間催化地促進厚介面SiO2 層的成長，因此會將Tox 增加至不可接受的程度並且會迅速地抵消高介電係數膜的好處。本案發明人已瞭解稀土基第一高介電係數膜(其係在沉積第二高介電係數膜之前被沉積於閘極堆疊中的介面層上)的適當熱處理可非預期地對高介電係數閘極堆疊提供EOT定標(scaling)(EOT減少)。此會造成高介電係數堆疊在相較於未進行適當熱處理的相同閘極堆疊時，其在實體上會較厚，但在電性上卻較薄。高介電係數閘極堆疊更提供往較低平能帶電壓(Vfb ，flat band voltage)的轉移，此可為負載波場效電晶體(NFET，negative carrier field effect transistor)所期望。
依照本發明之一實施例，提供一種用於半導體裝置之閘極介電堆疊的形成方法。此方法包含：設置含矽基板；在此含矽基板上形成介面層，其中此介面層具有第一等效氧化層厚度；在此介面層上沉積第一高介電係數膜；以及以一溫度對第一高介電係數膜及介面層進行熱處理，此可形成具有第二等效氧化層厚度的改質介面層，第二等效氧化層厚度係等於或低於第一等效氧化層厚度。此方法更包含在此改質介面層上沉積第二高介電係數膜。依照本發明之若干實施例，第一高介電係數膜、第二高介電係數膜、或第一與第二高介電係數膜兩者，可含有鹼土元素、鈦、鉿、或稀土元素、或其兩者以上的任何組合。
依照本發明之一實施例，此方法包含：設置含矽基板；在此含矽基板上形成介面層，其中此介面層具有第一等效氧化層厚度；在此介面層上沉積稀土基第一高介電係數膜；以及以一溫度對稀土基第一高介電係數膜及介面層進行熱處理，以形成具有第二等效氧化層厚度的改質介面層，第二等效氧化層厚度係等於或低於第一等效氧化層厚度。此方法更包含在此改質介面層上沉積第二高介電係數膜以及選擇地將第二高介電係數膜之厚度的至少一部分氮化。
熟習相關技藝者可瞭解各種實施例可在不具有於此所述之一或更多具體細節或具有其他替代及/或附加方法、材料、或部件的情況下被加以實施。在其他情況下，於此將不詳細顯示或說明熟知的結構、材料、或操作，以避免混淆本發明之各種實施例的實施樣態。同樣地，為解釋之目的，具體數量、材料、以及構造在此被提及，以提供本發明的徹底瞭解。再者，吾人可瞭解圖式所示之各種實施例僅為說明性的圖畫，並非必須依照尺寸來繪製。
在本說明書整體中所提及的「一實施例」一詞，係指結合實施例而說明的特定特徵、結構、材料、或特性被包含在本發明之至少一實施例中，但並不表示其存在於每一實施例中。因此，於本說明書整體之各處中所出現的「在一實施例中」一詞並不需係關於本發明的同一實施例。
圖1A-1I概略地顯示依照本發明之一實施例形成具有較薄EOT之高介電係數閘極堆疊的橫剖面圖。圖1A概略地顯示含有介面層104的含矽基板102。基板102可具有任何尺寸，例如200 mm的基板、300 mm的基板、或甚至更大的基板。依照一實施例，基板102可含有Si，例如結晶Si、多晶Si、或非晶Si。在一範例中，基板102可為伸張應變式(tensile-strained)Si層。依照另一實施例，基板102可含有Ge或Six Ge1-x 化合物，此處的x為Si的原子分數(atomic fraction)，1-x為Ge的原子分數，以及0<1-x<1。示範的Six Ge1-x 化合物包含Si0.1 Ge0.9 、Si0.2 Ge0.8 、Si0.3 Ge0.7 、Si0.4 Ge0.6 、Si0.5 Ge0.5 、Si0.6 Ge0.4 、Si0.7 Ge0.3 、Si0.8 Ge0.2 、以及Si0.9 Ge0.1 。在一範例中，基板102可為沉積在鬆弛Si0.5 Ge0.5 緩衝層上的壓縮應變式(compressive-strained)Ge層或伸張應變式Six Ge1-x (x>0.5)。
介面層104可含有氧化矽(例如SiOx ，此處的x等於或小於2)、氮化矽、氧氮化矽、或其組合。在一範例中，介面層104可含有高遷移率、低缺陷的SiO2 。介面層104可具有介於約5埃與約15埃之間、介於約6埃與約10埃之間的厚度，例如約8埃。介面層104可被形成在潔淨的基板102上。基板102的清理可在含有稀釋氫氟酸(HF)的液體浴槽中執行，或者，藉由HF氣相蝕刻來執行。稀釋的HF液體溶液可為H2 O：HF(例如50：1)的混合物。在HF清理處理之後，基板102可以去離子(D.I.，de-ionized)水來沖洗。介面層104可含有化學氧化層，其係在移除原生氧化層(native oxide layer)之後藉由氧化單晶矽基板102的表面而形成。例如，此化學氧化層可在含有去離子(DI)水與臭氧(O3 )的水溶液浴槽中形成。此化學氧化層可具有高純度，並且可具有介於約6埃與約15埃之間的厚度。此化學氧化層可鈍化單晶矽基板102的下層未氧化部分，並且在曝露於空氣時可對原生氧化層生成形成阻障。在形成化學氧化層之後，從水溶液移除基板102，並且例如藉由異丙醇施加與旋轉乾燥的組合來進行乾燥。存在於基板102上的化學氧化層可在為了進一步處理而將基板100從水溶液搬運至真空處理工具時，限制大氣污染物(例如有機污染物)增長至化學氧化層的曝露表面。依照其他實施例，潔淨的基板102可被搬運至真空處理工具，並且在真空處理工具中形成介面層104。
圖1B概略地顯示沉積在介面層104上的稀土基第一高介電係數膜106。稀土基第一高介電係數膜106可包含氧化物、氮化物、或氧氮化物膜，其含有釔(Y)、鎦(Lu)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、或鐿(Yb)、或其兩者以上的任何組合。稀土氧化物高介電係數膜的範例包含氧化鑭(La2 O3 )、氧化鎦(Lu2 O3 )、以及氧化鑭鎦(LaLuO3 )。稀土基第一高介電係數膜106的厚度可例如介於約2埃與約30埃之間、介於約5埃與約20埃之間、或介於約5埃與約10埃之間。稀土基第一高介電係數膜106可例如藉由化學氣相沉積(CVD，chemical vapor deposition)、原子層沉積(ALD，atomic layer deposition)、電漿增強CVD(PECVD，plasma-enhanced chemical vapor deposition)、或電漿增強ALD(PEALD，plasma-enhanced atomic layer deposition)而沉積。依照本發明之一實施例，可利用ALD或PEALD法，因為相較於CVD以及PECVD法，其通常具有較佳的均勻性以及原子級厚度控制。
依照本發明之一實施例，第一高介電係數膜106可含有鹼土元素、鈦、鉿、或稀土元素、或其兩者以上的任何組合。依照若干實施例，第一高介電係數膜106可含有選自於元素週期表的元素，其能夠形成高介電係數膜，例如氧化物膜、氮化物膜、或氧氮化物膜。在一範例中，能夠形成高介電係數膜的元素可與介面層104反應並且形成高介電係數膜。
在圖1C中，箭頭108表示稀土基第一高介電係數膜106以及介面層104的熱處理。依照本發明之實施例，此熱處理包含以一溫度加熱稀土基第一高介電係數膜106以及介面層104，此可形成圖1D所示之改質介面層110。改質介面層110具有一等效氧化層厚度，此等效氧化層厚度係等於或低於圖1A所示之介面層104的等效氧化層厚度。此熱處理可被執行經過一時間週期，其係介於約10秒與約600秒之間，例如約300秒。此熱處理可在實質上無氧的低壓條件下，伴隨或不伴隨惰性氣體的使用而執行。在一範例中，此熱處理可在具有小於100 Torr之壓力以及小於0.1%之O2 氣體的惰性環境中執行。在一範例中，此熱處理可於缺乏惰性氣體的情況下，在低於1 mTorr、低於0.1 mTorr、或低於0.01 mTorr的壓力下執行。當使用惰性氣體時，此惰性氣體可選自於N2 氣體以及鈍氣。使用惰性氣體的示範熱處理條件可包含範圍從約1 mTorr到約100 Torr、或範圍從約100 mTorr到約10 Torr的惰性氣體壓力。然而，本發明之實施例並不被這些熱處理條件所限制，例如可利用其他的熱處理條件。
在一範例中，基板102可含有單晶矽，介面層104可含有SiO2 ，稀土基第一高介電係數膜106可含有La2 O3 ，以及熱處理溫度可等於或大於900℃。然而，吾人應瞭解熱處理溫度可被選擇，以對於沉積在特定介面層上的特定稀土基第一高介電係數膜106而達到低EOT。
圖1E顯示沉積在改質介面層110上的第二高介電係數膜T12。第二高介電係數膜112可例如含有鉿、鋯、或鉿與鋯，其包含氧化鉿(HfO2 )、氧氮化鉿(HfON)、矽酸鉿(HfSiO)、氧氮化鉿矽(HfSiON)、氧化鋯(ZrO2 )、氧氮化鋯(ZrON)、矽酸鋯(ZrSiO)、氧氮化鋯矽(ZrSiON)、氧化鉿鋯(HfZrO2 )、氧氮化鉿鋯(HfZrON)、矽酸鉿鋯(HfZrSiO)、或氧氮化鉿鋯矽(HfZrSiON)、或其兩者以上的組合。第二高介電係數膜112的厚度可例如介於約10埃與約100埃之間，介於約15埃與約50埃之間，或介於約20埃與約40埃之間。第二高介電係數膜112可例如藉由CVD、ALD、PECVD、或PEALD而沉積。
依照本發明之一實施例，第二高介電係數膜112可含有鹼土元素、鈦、鉿、鋯、或稀土元素、或其兩者以上的組合。
依照本發明之若干實施例，第二高介電係數膜112之厚度的至少一部分可被氮化。此種氮化處理的好處可包含第二高介電係數膜112的改善擴散阻障特性以及更高的介電係數。圖1F顯示第二高介電係數膜112曝露至氮化物質114，此氮化物質可藉由含氮氣體的熱激發及/或電漿激發而形成。此含氮氣體的範例包含但不限於氮(N2 )、氨(NH3 )、聯氨(N2 H4 )、以及C1 -C10 烷基聯氨化合物。一般的C1 與C2 烷基聯氨化合物包含單甲基聯氨(MeNHNH2 )、1,1-二甲基-聯氨(Me2 NNH2 )、以及1,2-二甲基-聯氨(MeNHNHMe)。在其他範例中，此含氮氣體可含有含氧與氮的氣體，例如NO、NO2 、N2 O、或其組合。圖1G顯示在第二高介電係數膜112曝露於氮化物質114之後具有厚度117的氮化區域116。依照其他實施例，圖1F所示的氮化步驟可被省略。
圖1H概略地顯示沉積在第二高介電係數膜112上的閘極電極118。閘極電極118可具有介於約2nm與約40nm之間、或介於約3nm與約20nm之間的厚度，並且可例如含有W、WN、WSix、Al、Ta、TaN、TaSiN、HfN、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re、Pt、或Ru。雖然沒有顯示在圖1H中，但閘極電極118可進一步被聚矽層、氧擴散阻障、或兩者加以覆蓋。具代表性的氧擴散阻障包含但不限於非晶矽、TiN、TaN、TaSiN、TiSiN以及Ru。
依照本發明之一實施例，圖1H所示之膜結構可進一步使用標準微影與蝕刻法進行處理，而形成圖案化閘極堆疊。舉例而言，光微影工具可用以將圖案映射到光阻材料(未顯示)上，此光阻材料被沉積在圖1H的膜結構上。此圖案可在後續蝕刻處理(例如電漿蝕刻處理)期間提供實體阻障，此蝕刻處理可選擇性地移除不被此曝露光阻所保護的材料。圖1I概略地顯示含有圖案化改質介面層120、圖案化第二高介電係數膜122、以及圖案化閘極電極128的圖案化閘極堆疊，其中此圖案化第二高介電係數膜含有氮化區域126。
圖2A顯示依照本發明實施例為高介電係數閘極堆疊之EOT的函數之漏電流(Jg )，高介電係數閘極堆疊含有HfSiON膜以及不同厚度的氧化鑭高介電係數膜。此閘極堆疊更含有：SiO2 介面層，其位於Si基板上；以及10nm厚的TiN閘極電極膜，其形成在HfSiON膜上。SiO2 介面層為在含有去離子(DI)水與臭氧(O3 )之水溶液浴槽中所形成的化學氧化層，並且具有0.6-1nm的估計厚度。氧化鑭高介電係數膜係藉由使用二異丙基甲脒鑭(diisopropyl formamidinate lanthanum)(La(((iPr)2 N)2 CH)3 )與O2 氣體之交替曝露的ALD，於305℃的基板加熱器溫度以及介於約0.2Torr與約0.6Torr之間的處理壓力下，而沉積在SiO2 介面層上。ALD循環的數 量可從5-12變化，以及氧化鑭沉積速率被估計為大約0.8nm/循環。吾人可藉由沉積HfSiO膜並且接著將HfSiO膜曝露於電漿激發氮化氣體，以使氮與HfSiO膜結合，而形成HfSiON膜。HfSiO膜可藉由使用三級丁氧化鉿(hafnium tert-butoxide)(Hf(Ot Bu)4 )、原矽酸四乙酯(tetra-ethyl orthosilicate)(Si(OCH2 CH3 )4 )、以及O2 的化學氣相沉積(CVD)處理而沉積。圖2A顯示在SiO2 介面層與HfSiON膜之間存在薄氧化鑭高介電係數膜時，會使EOT從約1.2nm增加至約1.25-1.3nm，並且降低漏電流。由於氧化鑭高介電係數膜為介電膜，所以可預測EOT的增加。圖2A進一步顯示作為習知SiO2 閘極介電膜之EOT之函數的Jg 。
圖2B顯示依照本發明實施例為高介電係數閘極堆疊之平能帶電壓(Vfb )的函數之EOT，高介電係數閘極堆疊含有HfSiON膜以及不同厚度之下層氧化鑭高介電係數膜。Vfb 會從-0.5V降低至介於約-0.8V與-0.9V之間。
圖3A顯示依照本發明實施例為高介電係數閘極堆疊之EOT的函數之Jg ，高介電係數閘極堆疊含有HfSiON膜以及在沉積HfSiON膜之前以不同溫度進行熱處理之氧化鑭高介電係數膜。圖3A係相似於圖2A，但氧化鑭高介電係數膜係使用10個ALD循環來進行沉積，並且後續係在N2 氣體中以1.5Torr的氣體壓力以及700℃、800℃、900℃、或1000℃的溫度來進行熱處理。熱處理可藉由SiO2 介面層與氧化鑭高介電係數膜的交互作用/反應而形成改質介面層。在進行熱處理之後，於改質介面層上沉積HfSiON膜，並且於HfSiON膜上沉積TiN膜。圖3A顯示以700℃或800℃對氧化鑭高介電係數膜進行熱處理而增加高介電係數閘極堆疊的EOT，此可能係因為出於矽基板之進一步氧化的SiO2 介面層增加。
圖3A進一步顯示當以900℃或1000℃對氧化鑭高介電係數膜與介面層進行熱處理時，非預期地降低含有改質介面層之高介電係數閘極堆疊的EOT。尤其，以900℃進行熱處理會使EOTs的數值降低至大約等於或小於不在高介電係數閘極堆疊中使用氧化 鑭高介電係數膜所獲得的數值。以1000℃進行熱處理會進一步使EOTs降低至約1.1nm的數值，其係比不使用氧化鑭高介電係數膜或當使用以900℃進行熱處理之氧化鑭高介電係數膜時所獲得的數值低~0.1nm。吾人可堆測EOT的非預期降低可能係因為氧化鑭高介電係數膜與SiO2 介面層的反應，及/或因為SiO2 介面層之至少一部分的真空蒸發。為了比較，含有僅在HfSiON沉積於SiO2 介面層後以900℃或1000℃進行熱處理之氧化鑭高介電係數膜的高介電係數閘極堆疊，無法造成此種EOT定標。
圖3B顯示依照本發明實施例為高介電係數閘極堆疊之Vfb 的函數之EOT，高介電係數閘極堆疊含有HfSiON膜以及在沉積HfSiON膜之前以不同溫度進行熱處理之氧化鑭高介電係數膜。圖3B係相似於圖2B，但氧化鑭高介電係數膜係使用10個ALD循環來進行沉積，並且接著在沉積HfSiON膜以及TiN膜之前，以700℃、800℃、900℃、或1000℃的溫度來進行熱處理。Vfb 會從-0.5V降低至介於約-0.8V與-0.9V之間。
圖4係依照本發明之一實施例之用以形成具有較薄EOT之高介電係數閘極堆疊的處理流程圖。這些處理步驟於上已詳細說明。處理400起始於402，於其中設置一含矽基板。依照其他實施例，此基板可含有Si，例如結晶Si、多晶Si、或非晶Si。依照另一實施例，此基板可含有Ge或Six Ge1-x 化合物，此處的x為Si的原子分數，1-x為Ge的原子分數，以及0<1-x<1。示範的Six Ge1-x 化合物包含Si0.1 Ge0.9 、Si0.2 Ge0.8 、Si0.3 Ge0.7 、Si0.4 Ge0.6 、Si0.5 Ge0.5 、Si0.6 Ge0.4 、Si0.7 Ge0.3 、Si0.8 Ge0.2 、以及Si0.9 Ge0.1 。
於404，將介面層形成在此含矽基板上。依照若干實施例，此介面層可含有氧化矽、氮化矽、或氧氮化矽。
於406，將稀土基第一高介電係數膜沉積在此介面層上。此稀土基第一高介電係數膜可包含氧化物、氮化物、或氧氮化物，其含有釔(Y)、鎦(Lu)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、或鐿(Yb)、或其兩者以上的任何組合。稀土基高介電係數膜的範例 包含氧化鑭(La2 O3 )、氧化鎦(Lu2 O3 )、以及氧化鑭鎦(LaLuO3 )。
於408，以一溫度對稀土基第一高介電係數膜以及介面層進行熱處理，此可形成具有第二EOT的改質介面層，第二EOT係等於或低於介面層的第一EOT。依照若干實施例，此熱處理包含在實質上無氧的低壓條件下，以此溫度來加熱稀土基第一高介電係數膜以及介面層。此熱處理更包含將稀土基第一高介電係數膜曝露於惰性氣體。
於410，將第二高介電係數膜沉積在改質介面層上。依照本發明之若干實施例，第二高介電係數膜可包含氧化鉿、氧氮化鉿、矽酸鉿、氧氮化鉿矽、氧化鋯、氧氮化鋯、矽酸鋯、氧氮化鋯矽、氧化鉿鋯、氧氮化鉿鋯、矽酸鉿鋯、或氧氮化鉿鋯矽、或其兩者以上的組合。
於412，選擇地將第二高介電係數膜之厚度的至少一部分氮化。在一範例中，已氮化的第二高介電係數膜可進一步進行熱處理。熱處理條件可包含900-1000℃的溫度、以及約1.5Torr的N2 氣體環境(其選擇地含有小量的O2 ，例如約0.1%的O2 )。於414，將閘極電極沉積在第二高介電係數膜或已氮化的第二高介電係數膜上，並且藉由對此閘極電極膜、此已氮化之第二高介電係數膜、以及此改質介面層進行圖案化，而形成圖案化閘極結構。
圖5係依照本發明之一實施例之用以形成具有較薄EOT之高介電係數閘極堆疊之真空處理工具的示意圖。真空處理工具500包含基板(晶圓)搬運系統501，此系統包含晶圓匣盒模組501A與501B、以及基板對準模組501C。負載閘室502A與502B被耦合至基板搬運系統501。基板搬運系統501被維持在大氣壓力，並以惰性氣體進行清除而提供潔淨的環境。
負載閘室502A與502B被耦合至基板搬運系統503。基板搬運系統503可使用渦輪分子式幫浦(未顯示)，而維持在極低的基礎壓力(base pressure)下，例如5×10-8 Torr以下。基板搬運系統503包含基板搬運機械手，並且被耦合至除氣(degassing)系統504A與504D，而處理系統504B與504C可用以在基板上形成介面層。
再者，基板搬運系統503透過基板輸送(handling)室504E而被耦合至基板搬運系統505。如同基板搬運系統503，基板搬運系統505可使用渦輪分子式幫浦(未顯示)，而維持在極低的基礎壓力下，例如5×10-8 Torr以下。基板搬運系統505包含基板搬運機械手。耦合至基板搬運系統505者為：處理系統506D，用以在基板上沉積稀土基第一高介電係數膜；處理系統506A，用以在基板上沉積第二高介電係數膜；處理系統506C；用以選擇地對膜進行氮化；以及處理系統506B，用以在基板上沉積閘極電極膜。
例如，圖6A與6B所示之任一處理系統1與2可被使用作為真空處理工具500中的處理系統506A與506D。處理系統506C可例如包含出自Tokoy Electron Limited,Akasaka,Japan之包含狹縫平面天線(SPA，slot plane antenna)電漿源的電漿處理系統。包含狹縫平面天線電漿源之電漿處理系統以及使用方法的進一步細節說明於歐洲專利第EP 1361605號，標題為「METHOD FOR PRODUCING MATERIAL OF ELECTRONIC DEVICE」，其整體內容藉由參考文獻方式合併。或者，處理系統506C可例如包含紫外線(UV，ultra-violet)輻射電漿源以及遠端電漿源。此種處理系統說明於歐洲專利第EP 1453083A1號，標題為「NITRIDING METHOD FOR INSULATION FILM,SEMICONDUCTOR DEVICE AND PRODUCTION METHOD FOR SEMICONDUCTOR DEVICE,SUBSTRATE TREATING DEVICE AND SUBSTRATE TREATING METHOD」，其整體內容藉由參考文獻方式合併。依照一實施例，處理系統504B與504C可包含如上所述之紫外線(UV)輻射電漿源以及遠端電漿源，並用以在基板上形成介面層或對膜進行氮化。
真空處理工具500包含控制器510，此控制器可被耦合至圖5所示之其中任何或所有處理系統與處理單元，並且在整合基板處理期間對其進行控制。或者，或此外，控制器510可被耦合至一或多個額外控制器/電腦(未顯示)，並且控制器510可從額外控制器/電腦獲得設定及/或配置資訊。控制器510可用以配置其中任何或所有處理系統與處理單元，並且控制器510可收集、提供、處 理、儲存、以及顯示來自其中任何或所有處理系統與處理單元的資料。控制器510可包含對於控制其中任何或所有處理系統與處理單元的若干應用。舉例來說，控制器510可包含圖形使用者介面(GUI，graphic user interface)部件(未顯示)，其可提供易於使用的介面，此介面能夠讓使用者監測及/或控制一或多個處理系統與處理單元。
控制器510可包含能夠產生控制電壓的微處理器、記憶體、以及數位I/O埠，此控制電壓足以傳達、啟動輸入、以及與真空處理工具500交換資訊，並且監測來自真空處理工具500的輸出。例如，儲存於記憶體中的程式可依照處理處方而用以啟動真空處理工具500的輸入，以執行整合基板處理。控制器510可如通用電腦系統般被執行，其可因應用以執行容納於記憶體中之一或多個指令的一或多個順序的一處理器，而執行部分或全部本發明之微處理器處理步驟。此種指令可從另一個電腦可讀取媒體(例如硬碟或可移除式媒體驅動裝置)被讀取到控制器記憶體內。多重處理裝置中的一或多個處理器亦可被使用作為控制器微處理器，以執行容納於主記憶體中之指令的順序。在替代實施例中，硬佈線(hard-wired)電路可被使用而取代軟體指令，或者與其結合。因此，實施例並不限於硬體電路與軟體的任何特定結合。
控制器510包含至少一電腦可讀取媒體或記憶體，例如用以容納依照本發明之教示而設計之指令的控制器記憶體，以及用以容納實現本發明所需之資料結構、表、記錄或其他資料的控制器記憶體。電腦可讀取媒體的範例為光碟機、硬碟、軟式磁碟片、磁帶、磁光碟、PROMs(EPROM、EEPROM、flash EPROM)、DRAM、SRAM、SDRAM或任何其他磁性媒體、光碟機(例如CD-ROM)或任何其他光學媒體、打孔卡片、紙帶或其他有洞圖樣之實體媒體、載波(於下敘述)或任何其他電腦可讀取之媒體。
本發明包含用以對控制器510進行控制、用以驅動為實現本發明之一裝置或諸裝置、及/或使控制器510與人類使用者互動的軟體，此軟體係儲存於任一電腦可讀取媒體或其組合上。此種軟體 可包含但不限於裝置驅動器、作業系統、發展工具、以及應用軟體。此種電腦可讀取媒體更包含本發明的電腦程式產品，其可用以執行在實現本發明時所執行之處理的全部或一部分(若處理被分開時)。
本發明之電腦碼裝置可為任何可解譯或可執行之編碼機制，其包含但不限於：稿本、可解譯程式、動態鏈結程式庫(DLLs，dynamic link libraries)、Java等級、以及完整的可執行程式。此外，本發明之部分處理可為了較佳性能、可靠性及/或成本而分開。
在此所使用之『電腦可讀取媒體』一詞係關於參與提供指令給執行用控制器510之處理器的任何媒體。電腦可讀取媒體可採用許多形式，其包含但不限於非揮發性媒體、揮發性媒體、以及傳輸媒體。非揮發性媒體例如包含：光碟、磁碟、以及磁光碟，如硬碟或可移除媒體驅動器。揮發性媒體包含：動態記憶體，如主記憶體。此外，不同形式的電腦可讀取媒體可涉及對執行用控制器之處理器實行一或多個指令之一或多個序列。例如，指令最初可實行於遠端電腦的磁碟上。此遠端電腦能夠遠距離地將用以實現本發明之全部或一部分的指令載入到動態記憶體內，並透過網路將指令送出至控制器510。
控制器510可相對於真空處理工具500而就近設置，或相對於真空處理工具500而遠距離設置。例如，控制器510可使用直接連接、內部網路或網際網路以及無線連接至少其中之一，而與真空處理工具500交換資料。控制器510可被耦合至例如客戶位置(即裝置製造商等)處之內部網路，或可被耦合至例如供應商位置(即設備製造者等)處之內部網路。此外，控制器510例如可被耦合至網際網路。再者，另一電腦(即控制器、伺服器等)可經由直接連接、內部網路、以及網際網路至少其中之一，存取例如控制器510而交換資料。此亦可被熟習本項技藝者所明白，控制器510可經由無線連接，而與真空處理工具500交換資料。
如熟習本項技藝者可輕易瞭解，本發明之實施例可不必使用到圖5所示之真空處理工具500的所有處理系統。如上所述，真 空處理工具500可包含兩個用於執行相同或相似處理的處理系統(例如處理系統504B與504C)。此可被實行，以增加真空處理工具500的晶圓產能。因此，本發明之若干實施例可包含使用比圖5所示之所有處理系統更少的處理系統。
圖6A與6B顯示依照本發明之實施例之用以將高介電係數材料沉積在基板上的處理系統。圖6A與6B所示之處理系統可被利用作為用以將稀土基第一高介電係數膜沉積在基板上的處理系統506D以及用以將第二高介電係數膜沉積在基板上的處理系統506A。
圖6A顯示處理系統1，其可用於執行ALD或CVD處理。處理系統1包含具有基板載台20的處理室10，此基板載台用以支撐基板22，於此基板上沉積高介電係數材料。處理室10更包含上組件30(例如噴淋頭)，其被耦合至第一前驅物供應系統40以及第二前驅物供應系統42。第一與第二前驅物供應系統40、42可包含稀土前驅物供應系統、鉿前驅物供應系統、鋯前驅物供應系統、鈦前驅物供應系統、或鹼土前驅物供應系統、或其組合。處理系統1更包含清除氣體供應系統44、含氧氣體供應系統46、含氮氣體供應系統48、以及輔助氣體供應系統50。此輔助氣體供應系統可例如用於供應額外的稀土前驅物或矽前驅物。此外，處理系統1包含基板溫度控制系統60，其被耦合至基板載台20並且用以升高與控制基板22的溫度。再者，處理系統1包含控制器70，其可被耦合至處理室10、基板載台20、用以將處理氣體導入到處理室10內的上組件30、第一前驅物供應系統40、第二前驅物供應系統42、清除氣體供應系統44、含氧氣體供應系統46、含氮氣體供應系統48、輔助氣體供應系統50、以及基板溫度控制系統60。
或者，或此外，控制器70可被耦合至一或多個額外控制器/電腦(未顯示)，並且控制器70可從額外控制器/電腦獲得設定及/或配置資訊。
在圖6A中，顯示單數的處理單元(10、20、30、40、42、44、46、48、50、以及60)，但此並非本發明所需。除了獨立的處理單 元以外，處理系統1可包含任何數量的處理單元，其具有與其相關之任何數量的控制器。控制器70可用以配置任何數量的處理單元(10、20、30、40、42、44、46、48、50、以及60)，並且控制器70可收集、提供、處理、儲存、以及顯示來自處理單元的資料。控制器70可包含對於控制其中一或多個處理單元的若干應用。舉例來說，控制器70可包含圖形使用者介面(GUI)部件(未顯示)，其可提供易於使用的介面，此介面能夠讓使用者監測及/或控制一或多個處理單元。
依舊參考圖6A，處理系統1可用以處理200mm的基板、300mm的基板、或更大尺寸的基板。實際上，吾人考量到處理系統1可用以處理基板、晶圓、或LCDs而不論其尺寸，此可為熟習本項技藝者所明白。因此，雖然本發明之實施樣態係結合半導體基板的處理而說明，但本發明並不僅限於此。或者，能夠同時處理多個基板的批次處理系統可被用於沉積本發明之實施例所述的高介電係數材料。
依照本發明之實施例，數種方法可用於將第一及/或第二前驅物導入至處理室10。一種方法包含透過分離起泡器或直接液體注入(DLI，direct liquid injection)系統、或其組合的使用來氣化前驅物，然後在處理室10內於氣相中進行混合，或者在導入處理室10之前於氣相中進行混合。DLI系統已被證明降低前驅物之早期熱分解的能力可優於起泡法之上。藉由個別控制每一前驅物的氣化速率，可在沉積膜內獲得期望的計量比。輸送第一與第二前驅物的另一種方法包含個別控制兩個以上的不同液體來源(純前驅物或前驅物溶液)，其接著在進入共同氣化器之前被混合。此種方法可在前驅物以溶液或液體形式相容並且其具有相似的氣化特性時被加以使用。輸送第一與第二前驅物的又另一種方法包含控制液體前驅物混合物(純前驅物或前驅物溶液)到共同氣化器的流動。其他方法包含在起泡器內使用相容混合固體或液體前驅物。液體來源前驅物可包含純液體前驅物、或溶於相容溶劑中的固體或液體前驅物。可行的相容溶劑包含但不限於離子液體、碳氫化合物(脂肪 族、烯烴、芳香族)、胺、酯、甘醇二甲醚(glymes)、冠醚(crown ethers)、醚以及聚醚。在某些情況下，一或多種相容固體前驅物可溶於一或多種相容液體前驅物中。熟習本項技藝者可明白藉由控制氣體脈動內之第一與第二前驅物的相對濃度等級，可沉積具有期望計量比的膜。
本發明之實施例可利用多元化的鉿與鋯前驅物。舉例而言，具代表性的範例包含：Hf(Ot Bu)4 (HTB，hafnium tert-butoxide，三級丁氧化鉿)、Hf(NEt2 )4 (TDEAH，tetrakis(diethylamido)hafnium，四(二乙胺基)鉿)、Hf(NEtMe)4 (TEMAH，tetrakis(ethylmethylamido)hafnium，四(乙甲胺基)鉿)、Hf(NMe2 )4 (TDMAH，tetrakis(dimethylamido)hafnium，四(二甲胺基)鉿)、Zr(Ot Bu)4 (ZTB，zirconium tert-butoxide，三級丁氧化鋯)、Zr(NEt2 )4 (TDEAZ，tetrakis(diethylamido)zirconium，四(二乙胺基)鋯)、Zr(NMeEt)4 (TEMAZ，tetrakis(ethylmethylamido)zirconium，四(乙甲胺基)鋯)、Zr(NMe2 )4 (TDMAZ，tetrakis(dimethylamido)zirconium，四(二甲胺基)鋯)、Hf(mmp)4 、Zr(mmp)4 、HfCl4 、ZrCl4 、ZrCp2 Me2 、Zr(tBuCp)2 Me2 、以及Zr(NiPr2 )4 。在一範例中，鉿與鋯前驅物可具有相同的配位基(例如HTB以及ZTB)，因此可防止在前驅物之間的任何可能有害配位基交換。
本發明之實施例可利用多元化的不同稀土前驅物。舉例而言，許多稀土前驅物具有下列化學式：ML1 L2 L3 Dx
其中M為選自釔(Y)、鎦(Lu)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、以及鐿(Yb)之群組的稀土金屬元素。L1 、L2 、L3 為個別陰離子配位基，而D為中性施體配位基，此處的x可為0、1、2、或3。每一L1 、L2 、L3 配位基可個別選自於烷氧化物類(alkoxides)、鹵化物 類(halides)、芳氧化物類(aryloxides)、醯胺類(amides)、環戊二烯基類(cyclopentadienyls)、烷基類(alkyls)、矽烷基類(silyls)、脒類(amidinates)、β-二酮鹽類(β-diketonates)、酮亞胺鹽類(ketoiminates)、矽烷醇鹽類(silanoates)、以及羧酸鹽類(carboxylates)的群組。D配位基可選自於醚、呋喃(furans)、吡啶(pyridines)、吡咯(pyroles)、吡咯啶(pyrrolidines)、胺、冠醚、甘醇二甲醚、以及腈(nitriles)的群組。
L群之烷氧化物類的範例包含三級丁氧化物(tert-butoxide)、異丙氧化物(iso-propoxide)、乙氧化物(ethoxide)、1-甲氧-2,2-二甲基-2-丙酸酯(mmp)(1-methoxy-2,2-dimethyl-2-propionate)、1-二甲胺-2,2'-二甲基-丙酸酯(1-dimethylamino-2,2'-dimethyl-propionate)、戊氧化物(amyloxide)、以及新戊氧化物(neo-pentoxide)。鹵化物類的範例包含氟化物、氯化物、碘化物、以及溴化物。芳氧化物類的範例包含苯氧化物(phenoxide)以及2,4,6-三甲基苯氧化物(2,4,6-trimethylphenoxide)。醯胺類的範例包含雙(三甲基矽烷基)醯胺(bis(trimethylsilyl)amide)、二-三級丁基醯胺(di-tert-butylamide)、以及2,2,6,6-四甲基哌啶(TMPD，2,2,6,6-tetramethylpiperidide)。環戊二烯基類的範例包含環戊二烯基、1-甲基環戊二烯基、1,2,3,4-四甲基環戊二烯基、1-乙基環戊二烯基、五甲基環戊二烯基、1-異-丙基環戊二烯基、1-正-丙基環戊二烯基、以及1-正-丁基環戊二烯基。烷基類的範例包含雙(三甲矽烷基)甲基(bis(trimethylsilyl)methyl)、三(三甲矽烷基)甲基(tris(trimethylsilyl)methyl)、以及三甲矽烷基甲基(trimethylsilylmethyl)。矽烷基的範例為三甲矽烷基。脒類的範例包含N,N'-二-三級丁基乙酸脒(N,N'-di-tert-butylacetamidinate)、N,N'-二-異-丙基乙酸脒(N,N'-di-iso-propylacetamidinate)、N,N'-二-異丙基-2-三級丁基脒(N,N'-di-isopropyl-2-tert-butylamidinate)、以及N,N'-二-三級丁基-2-三級丁基脒(N,N'-di-tert-butyl-2-tert-butylamidinate)。β-二酮鹽類的範例包含2,2,6,6-四甲基-3,5-庚二酮鹽(THD， 2,2,6,6-tetramethyl-3,5-heptanedionate)、六氟-2,4-戊二酮鹽(hexafluoro-2,4-pentandionate)、以及6,6,7,7,8,8,8-七氟-2,2-二甲基-3,5-辛二酮鹽(FOD，6,6,7,7,8,8,8-heptafluoro-2,2-dimethyl-3,5-octanedionate)。酮亞胺鹽的範例為2-異-丙基亞胺基-4-戊酮鹽(2-iso-propylimino-4-pentanonate)。矽烷醇鹽類的範例包含三-三級丁基矽氧化物(tri-tert-butylsiloxide)以及三乙基矽氧化物(triethylsiloxide)。羧酸鹽的範例為2-己酸乙酯(2-ethylhexanoate)。
D配位基的範例包含四氫呋喃(tetrahydrofuran)、二乙醚(diethylether)、1,2-二甲氧乙烷(1,2-dimethoxyethane)、二甘醇二甲醚(diglyme)、三甘醇二甲醚(triglyme)、四甘醇二甲醚(tetraglyme)、12-冠醚-6(12-Crown-6)、10-冠醚-4(10-Crown-4)、吡啶、N-甲基吡咯啶(N-methylpyrrolidine)、三乙胺(triethylamine)、三甲胺(trimethylamine)、乙腈(acetonitrile)、以及2,2-二甲基丙腈(2,2-dimethylpropionitrile)。
稀土前驅物的代表性範例包含：Y前驅物：Y(N(SiMe3 )2 )3 、Y(N(iPr)2 )3 、Y(N(tBu)SiMe3 )3 、Y(TMPD)3 、Cp3 Y、(MeCp)3 Y、((nPr)Cp)3 Y、((nBu)Cp)3 Y、Y(OCMe2 CH2 NMe2 )3 、Y(THD)3 、Y[OOCCH(C2 H5 )C4 H9 ]3 、Y(C11 H19 O2 )3 CH3 (OCH2 CH2 )3 OCH3 、Y(CF3 COCHCOCF3 )3 、Y(OOCC10 H7 )3 、Y(OOC10 H19 )3 、以及Y(O(iPr))3 。
La前驅物：La(N(SiMe3 )2 )3 、La(N(iPr)2 )3 、La(N(tBu)SiMe3 )3 、La(TMPD)3 、((iPr)Cp)3 La、Cp3 La、Cp3 La(NCCH3 )2 、La(Me2 NC2 H4 Cp)3 、La(THD)3 、La[OOCCH(C2 H5 )C4 H9 ]3 、La(C11 H19 O2 )3 ．CH3 (OCH2 CH2 )3 OCH3 、La(C11 H19 O2 )3 ．CH3 (OCH2 CH2 )4 OCH3 、La(O(iPr))3 、La(OEt)3 、La(acac)3 、La(((tBu)2 N)2 CMe)3 、La(((iPr)2 N)2 CMe)3 、La(((iPr)2 N)2 CH)3 、La(((tBu)2 N)2 C(tBu))3 、La(((iPr)2 N)2 C(tBu))3 、以及La(FOD)3 。
Ce前驅物：Ce(N(SiMe3 )2 )3 、Ce(N(iPr)2 )3 、Ce(N(tBu)SiMe3 )3 、 Ce(TMPD)3 、Ce(FOD)3 、((iPr)Cp)3 Ce、Cp3 Ce、Ce(Me4 Cp)3 、Ce(OCMe2 CH2 NMe2 )3 、Ce(THD)3 、Ce[OOCCH(C2 H5 )C4 H9 ]3 、Ce(C11 H19 O2 )3 ．CH3 (OCH2 CH2 )3 OCH3 、Ce(C11 H19 O2 )3 ．CH3 (OCH2 CH2 )4 OCH3 、Ce(O(iPr))3 、以及Ce(acac)3 。
Pr前驅物：Pr(N(SiMe3 )2 )3 、((iPr)Cp)3 Pr、Cp3 Pr、Pr(THD)3 、Pr(FOD)3 、(C5 Me4 H)3 Pr、Pr[OOCCH(C2 H5 )C4 H9 ]3 、Pr(C11 H19 O2 )3 ．CH3 (OCH2 CH2 )3 OCH3 、Pr(O(iPr))3 、Pr(acac)3 、Pr(hfac)3 、Pr(((tBu)2 N)2 CMe)3 、Pr(((iPr)2 N)2 CMe)3 、Pr(((tBu)2 N)2 C(tBu))3 、以及Pr(((iPr)2 N)2 C(tBu))3 。
Nd前驅物：Nd(N(SiMe3 )2 )3 、Nd(N(iPr)2 )3 、((iPr)Cp)3 Nd、Cp3 Nd、(C5 Me4 H)3 Nd、Nd(THD)3 、Nd[OOCCH(C2 H5 )C4 H9 ]3 、Nd(O(iPr))3 、Nd(acac)3 、Nd(hfac)3 、Nd(F3 CC(O)CHC(O)CH3 )3 、以及Nd(FOD)3 。
Sm前驅物：Sm(N(SiMe3 )2 )3 、((iPr)Cp)3 Sm、Cp3 Sm、Sm(THD)3 、Sm[OOCCH(C2 H5 )C4 H9 ]3 、Sm(O(iPr))3 、Sm(acac)3 、以及(C5 Me5 )2 Sm。
Eu前驅物：Eu(N(SiMe3 )2 )3 、((iPr)Cp)3 Eu、Cp3 Eu、(Me4 Cp)3 Eu、Eu(THD)3 、Eu[OOCCH(C2 H5 )C4 H9 ]3 、Eu(O(iPr))3 、Eu(acac)3 、以及(C5 Me5 )2 Eu。
Gd前驅物：Gd(N(SiMe3 )2 )3 、((iPr)Cp)3 Gd、Cp3 Gd、Gd(THD)3 、Gd[OOCCH(C2 H5 )C4 H9 ]3 、Gd(O(iPr))3 、以及Gd(acac)3 。
Tb前驅物：Tb(N(SiMe3 )2 )3 、((iPr)Cp)3 Tb、Cp3 Tb、Tb(THD)3 、Tb[OOCCH(C2 H5 )C4 H9 ]3 、Tb(O(iPr))3 、以及Tb(acac)3 。
Dy前驅物：Dy(N(SiMe3 )2 )3 、((iPr)Cp)3 Dy、Cp3 Dy、Dy(THD)3 、Dy[OOCCH(C2 H5 )C4 H9 ]3 、Dy(O(iPr))3 、Dy(O2 C(CH2 )6 CH3 )3 、以及Dy(acac)3 。
Ho前驅物：Ho(N(SiMe3 )2 )3 、((iPr)Cp)3 Ho、Cp3 Ho、Ho(THD)3 、Ho[OOCCH(C2 H5 )C4 H9 ]3 、Ho(O(iPr))3 、以及Ho(acac)3 。
Er前驅物：Er(N(SiMe3 )2 )3 、((iPr)Cp)3 Er、((nBu)Cp)3 Er、Cp3 Er、Er(THD)3 、Er[OOCCH(C2 H5 )C4 H9 ]3 、Er(O(iPr))3 、以及Er(acac)3 。
Tm前驅物：Tm(N(SiMe3 )2 )3 、((iPr)Cp)3 Tm、Cp3 Tm、Tm(THD)3 、Tm[OOCCH(C2 H5 )C4 H9 ]3 、Tm(O(iPr))3 、以及Tm(acac)3 。
Yb前驅物：Yb(N(SiMe3 )2 )3 、Yb(N(iPr)2 )3 、((iPr)Cp)3 Yb、Cp3 Yb、Yb(THD)3 、Yb[OOCCH(C2 H5 )C4 H9 ]3 、Yb(O(iPr))3 、Yb(acac)3 、(C5 Me5 )2 Yb、Yb(hfac)3 、以及Yb(FOD)3 。
Lu前驅物：Lu(N(SiMe3 )2 )3 、((iPr)Cp)3 Lu、Cp3 Lu、Lu(THD)3 、Lu[OOCCH(C2 H5 )C4 H9 ]3 、Lu(O(iPr))3 、以及Lu(acac)3 。
在上述前驅物與以下所提及的前驅物中，使用下列共同縮寫Si：矽；Me：甲基；Et：乙基；iPr：異丙基；nPr：正丙基；Bu：丁基；nBu：正丁基；sBu：二級丁基；iBu：異丁基；tBu：三級丁基；Cp：環戊二烯基；THD：2,2,6,6-四甲基-3,5-庚二酮鹽；TMPD：2,2,6,6-四甲基哌啶；acac：乙醯丙酮鹽(acetylacetonate)；hfac：六氟乙醯丙酮鹽(hexafluoroacetylacetonate)；以及FOD：6,6,7,7,8,8,8-七氟-2,2-二甲基-3,5-辛二酮鹽。
依舊參考圖6A，含氧氣體供應系統46可用以將含氧氣體導入至處理室10。此含氧氣體可包含但不限於O2 、水(H2 O)、或過氧化物(H2 O2 )、或其組合，並且選擇地包含例如Ar的惰性氣體。同樣地，含氮氣體供應系統48可用以將含氮氣體導入至處理室10。含氮氣體的範例包含但不限於氨(NH3 )、聯氨(N2 H4 )、以及C1 -C10 烷基聯氨化合物。一般的C1 與C2 烷基聯氨化合物包含單甲基聯氨(MeNHNH2 )、1,1-二甲基-聯氨(Me2 NNH2 )、以及1,2-二甲基-聯氨(MeNHNHMe)。依照本發明之一實施例，吾人可使用含氧與氮的氣體，例如NO、NO2 、或N2 O、或其組合，並且可選擇地使用例如Ar的惰性氣體。
本發明之實施例可使用多元化的矽前驅物，以使矽與高介電係數膜結合。矽前驅物的範例包含但不限於矽烷(silane，SiH4 )、二矽烷(disilane，Si2 H6 )、單氯矽烷(monochlorosilane，SiClH3 )、二氯矽烷(dichlorosilane，SiH2 Cl2 )、三氯矽烷(trichlorosilane，SiHCl3 )、六氯二矽烷(hexachlorodisilane，Si2 Cl6 )、二乙基矽烷(diethylsilane， Et2 SiH2 )、原矽酸四乙酯(TEOS，tetra-ethyl orthosilicate，Si(OCH2 CH3 )4 )以及烷基胺基矽烷(alkylaminosilane)化合物。烷基胺基矽烷化合物的範例包含但不限於二-異丙胺基矽烷(di-isopropylaminosilane，H3 Si(NPr2 ))、雙(三級丁基胺基)矽烷(bis(tert-butylamino)silane，(C4 H9 (H)N)2 SiH2 )、四(二甲胺基)矽烷(tetrakis(dimethylamino)silane，Si(NMe2 )4 )、四(乙甲胺基)矽烷(tetrakis(ethylmethylamino)silane，Si(NEtMe)4 )、四(二乙胺基)矽烷(tetrakis(diethylamino)silane，Si(NEt2 )4 )、三(二甲胺基)矽烷(tris(dimethylamino)silane，HSi(NMe2 )3 )、三(乙甲胺基)矽烷(tris(ethylmethylamino)silane，HSi(NEtMe)3 )、三(二乙胺基)矽烷(tris(diethylamino)silane，HSi(NEt2 )3 )、三(二甲肼基)矽烷(tris(dimethylhydrazino)silane，HSi(N(H)NMe2 )3 )、雙(二乙胺基)矽烷(bis(diethylamino)silane，H2 Si(NEt2 )2 )、雙(二-異丙胺基)矽烷(bis(di-isopropylamino)silane，H2 Si(NPr2 )2 )、三(異丙胺基)矽烷(tris(isopropylamino)silane，HSi(NPr2 )3 )、以及(二-異丙胺基)矽烷((di-isopropylamino)silane，H3 Si(NPr2 ))。
依舊參考圖6A，清除氣體供應系統44可用以將清除氣體導入至處理室10。舉例而言，清除氣體的導入可發生在將第一與第二前驅物脈動導入至處理室10與將含氧氣體、含氮氣體、或含氧與氮之氣體的脈動導入至處理室10之間。此清除氣體可含有惰性氣體(例如鈍氣，即He、Ne、Ar、Kr、Xe)、氮(N2 )、或氫(H2 )。
再者，處理系統1包含基板溫度控制系統60，其耦合至基板載台20並用以升高與控制基板22的溫度。基板溫度控制系統60包含溫度控制單元，例如包含再循環冷媒流的冷卻系統，其可接收來自基板載台20的熱並且將熱傳遞至熱交換器系統(未顯示)，或者當加熱時，傳遞來自熱交換器系統的熱。此外，此溫度控制單元可包含加熱/冷卻單元，例如電阻加熱單元、或熱-電加熱器/冷卻器，其可被包含在基板載台20中，並且可被包含在處理室10的室壁以及處理系統1內的任何其他構件中。基板溫度控制系統60可例如用以將基板溫度從室溫升高至大約350℃到550℃並加 以控制。或者，基板溫度可例如從大約150℃分佈至350℃。然而，吾人應瞭解基板的溫度可根據用以使特定介電材料沉積在既定基板表面上的期望溫度而加以選擇。
為了改善基板22與基板載台20之間的熱傳遞，基板載台20可包含機械式箝制系統或電氣式箝制系統，例如靜電箝制系統，以將基板22固定至基板載台20的上表面。再者，基板載台20可更包含基板背側氣體輸送系統，其用以將氣體導入至基板22的背側，以改善基板22與基板載台20之間的氣體-間隙熱傳導。吾人可在基板之溫度控制被要求升高或降低溫度時使用此種系統。舉例而言，此基板背側氣體輸送系統可包含兩區域氣體分配系統，其中氦氣間隙壓力可在基板22的中心與邊緣之間單獨變化。
再者，處理室10被進一步耦合至壓力控制系統32，其包含貫通導管38的真空抽氣系統34以及閥36，其中壓力控制系統32可用以將處理室10可控制地排空至一壓力，此壓力適合將薄膜形成在基板22上並且適合第一與第二處理材料的使用。真空抽氣系統34可包含抽氣速度能夠上至每秒約5000升(以上)的渦輪分子式真空幫浦(TMP，turbo-molecular vacuum pump)或低溫幫浦(cryogenic pump)；而閥36可包含用以調節腔室壓力的閘閥。此外，一用以監測腔室壓力的裝置(未顯示)可被耦合至處理室10。壓力控制系統32可例如用以在沉積高介電係數材料期間將腔室壓力控制在約0.1Torr與約100Torr之間。
第一前驅物供應系統40、第二前驅物供應系統42、清除氣體供應系統44、含氧氣體供應系統46、含氮氣體供應系統48、以及輔助氣體供應系統50可包含一或多個壓力控制裝置、一或多個流動控制裝置、一或多個過濾器、一或多個閥、及/或一或多個流動感測器。此流動控制裝置可包含氣動閥、電機(螺線管，solenoidal)閥、及/或高速脈動氣體注入閥。依照本發明之實施例，氣體可相繼地以及交替地被脈動輸送到處理室10內，每一氣體脈動的持續時間可例如介於約0.1sec與約100sec之間。或者，每一氣體脈動的持續時間可介於約1sec與約10sec之間。示範的氣體脈動持續 時間可介於0.3與3sec之間，例如1sec。含氧氣體、含氮氣體、以及含氧與氮之氣體的示範氣體脈動持續時間可介於0.3與3sec之間，例如1sec。示範的清除氣體脈動可介於1與20sec之間，例如3sec。示範的脈動氣體注入系統詳細說明於申請中之美國專利申請案第2004/0123803號。
依舊參考圖6A，控制器70可包含能夠產生控制電壓的微處理器、記憶體、以及數位I/O埠，此控制電壓足以傳達與啟動通往處理系統1的輸入，並且監測來自處理系統1的輸出。此外，控制器70可被耦合至處理室10、基板載台20、上組件30、第一前驅物供應系統40、第二前驅物供應系統42、清除氣體供應系統44、含氧氣體供應系統46、含氮氣體供應系統48、輔助氣體供應系統50、基板溫度控制系統60、以及壓力控制系統32，並且與其交換資訊。例如，儲存於記憶體中的程式可依照處理處方而用以啟動通往處理系統1之上述構件的輸入，以執行沉積處理。
圖6B顯示電漿處理系統2，其除了可執行ALD或CVD處理以外，尚可用於執行PEALD或PECVD。電漿處理系統2係相似於圖6A所述的處理系統1，但更包含電漿產生系統，其用以在處理室10中之氣體曝露的至少一部分期間產生電漿。此可自含氧氣體(含有O2 、H2 O、H2 O2 、或其組合)形成臭氧以及電漿激發氧(plasma excited oxygen)。同樣地，電漿激發氮(plasma excited nitrogen)可自含氮氣體(含有N2 、NH3 、或N2 H4 、或C1 -C10 烷基聯氨化合物、或其組合)加以形成。
又，電漿激發氧與氮可自含有NO、NO2 、以及N2 O、或其組合的處理氣體加以形成。此電漿產生系統包含第一電源52，其被耦合至處理室10，並且用以將功率耦合至被導入到處理室10內的氣體。第一電源52可為可變電源，並且可包含無線射頻(RF，radio frequency)產生器以及阻抗匹配網路，且可更包含電極，透過此電極，RF功率可被耦合至處理室10中的電漿。此電極可被形成在上組件31中，並且可與基板載台20相對。此阻抗匹配網路可藉由將匹配網路的輸出阻抗與此處理室(包含電極、以及電漿)的輸入 阻抗相匹配，而使從RF產生器到電漿的RF功率傳遞最佳化。例如，此阻抗匹配網路可藉由降低反射功率，而用以改善到處理室10中之電漿的RF功率傳遞。匹配網路佈局(例如L-型、π-型、T-型等等)以及自動控制方法係為熟習本項技藝者所熟知。
或者，第一電源52可包含RF產生器以及阻抗匹配網路，並且可更包含例如感應線圈的天線，透過此天線，RF功率可被耦合至處理室10中的電漿。如在感應耦合式電漿源或螺旋波(helicon)源的情況，此天線可例如包含螺旋或螺線管線圈；或者如在變壓耦合式電漿源的情況，此天線可例如包含扁平線圈(flat coil)。
或者，第一電源52可包含微波頻率產生器，並且可更包含微波天線以及微波窗，透過此微波天線以及微波窗，微波功率可被耦合至處理室10中的電漿。此微波功率的耦合可使用電子迴旋共振(ECR，electron cyclotron resonance)技術，或使用表面波電漿技術(例如狹縫平面天線(SPA))加以實現，如美國專利第5,024,716號所述，其整體內容藉由參考文獻方式合併於此。
依照本發明之一實施例，電漿處理系統2包含基板偏壓產生系統，其用以在將氣體交替導入至處理室10的至少一部分期間，(透過基板載台偏壓)產生或促進產生電漿。此基板偏壓系統可包含基板電源54，其被耦合至處理室10，並且用以將功率耦合至基板22。基板電源54可包含RF產生器以及阻抗匹配網路，並且可更包含電極，透過此電極，RF功率可被耦合至基板22。此電極可被形成在基板載台20中。例如，基板載台20可經由從RF產生器(未顯示)通過阻抗匹配網路(未顯示)到達基板載台20的RF功率傳輸，而以一RF電壓進行電性偏壓。RF偏壓的典型頻率可從約0.1MHz分佈至約100MHz，並且可為13.56MHz。用於電漿處理的RF偏壓系統係為熟習本項技藝者所熟知。或者，吾人可以多重頻率將RF功率施加至基板載台電極。雖然此電漿產生系統以及此基板偏壓系統如分離般被顯示於圖6B，但其確實包含一或多個耦合至基板載台20的電源。
此外，電漿處理系統2包含遠端電漿系統56，其在電漿激發 氣體流動到處理室10(於其中，此電漿激發氣體係曝露於基板22)內之前，用以提供並且遠距離地電漿激發含氧氣體、含氮氣體、或其組合。遠端電漿系統56可例如包含微波頻率產生器。處理室壓力可介於約0.1Torr與約10Torr之間，或介於約0.2Torr與約3Torr之間。
用以形成具有較薄等效氧化層厚度之閘極介電堆疊的複數個實施例已揭露於各種實施例中。本發明之實施例的上述說明已為了圖示與說明之目的而提出。此並非意指詳盡徹底或者係將本發明限制於所揭露的精確形式。此說明以及下列請求項包含僅用於說明目的並且不視為限制的詞語。舉例而言，如在此(包含在請求項中)所使用的「在...上(on)」一詞並不需要「在一基板上」的一膜直接在此基板上並與其直接接觸；在此膜與此基板之間可存在有第二膜或其他結構。
熟習相關技藝者可明白根據上述教示，許多修改以及變化係可行的。熟習本項技藝者可瞭解圖式所示之各種構件的各種等效組合與替代。因此，此意指本發明之範圍並不藉由此詳細說明來限制，而係藉由隨附之請求項加以限制。
1‧‧‧處理系統
2‧‧‧電漿處理系統
10‧‧‧處理室
20‧‧‧基板載台
22‧‧‧基板
30‧‧‧上組件
31‧‧‧上組件
32‧‧‧壓力控制系統
34‧‧‧真空抽氣系統
36‧‧‧閥
38‧‧‧導管
40‧‧‧第一前驅物供應系統
42‧‧‧第二前驅物供應系統
44‧‧‧清除氣體供應系統
46‧‧‧含氧氣體供應系統
48‧‧‧含氮氣體供應系統
50‧‧‧輔助氣體供應系統
52‧‧‧第一電源
54‧‧‧基板電源
56‧‧‧遠端電漿系統
60‧‧‧基板溫度控制系統
70‧‧‧控制器
102‧‧‧含矽基板
104‧‧‧介面層
106‧‧‧稀土基第一高介電係數膜
108‧‧‧熱處理
110‧‧‧改質介面層
112‧‧‧第二高介電係數膜
114‧‧‧氮化物質
116‧‧‧氮化區域
117‧‧‧厚度
118‧‧‧閘極電極
120‧‧‧圖案化改質介面層
122‧‧‧圖案化第二高介電係數膜
126‧‧‧氮化區域
128‧‧‧圖案化閘極電極
400‧‧‧處理
500‧‧‧真空處理工具
501‧‧‧基板搬運系統
501A‧‧‧晶圓匣盒模組
501B‧‧‧晶圓匣盒模組
501C‧‧‧基板對準模組
502A‧‧‧負載閘室
502B‧‧‧負載閘室
503‧‧‧基板搬運系統
504A‧‧‧除氣系統
504B‧‧‧處理系統
504C‧‧‧處理系統
504D‧‧‧除氣系統
504E‧‧‧基板輸送室
505‧‧‧基板搬運系統
506A‧‧‧處理系統
506B‧‧‧處理系統
506C‧‧‧處理系統
506D‧‧‧處理系統
510‧‧‧控制器
藉由參考以上詳細說明並結合隨附圖式，吾人可輕易獲得對於本發明及其許多隨附優點的更佳瞭解，其中：圖1A-1I概略地顯示依照本發明之一實施例形成具有較薄EOT之高介電係數閘極堆疊的橫剖面圖；圖2A顯示依照本發明實施例為高介電係數閘極堆疊之EOT的函數之漏電流(Jg )，高介電係數閘極堆疊含有HfSiON膜以及不同厚度之氧化鑭高介電係數膜；圖2B顯示依照本發明實施例為高介電係數閘極堆疊之平能帶電壓(Vfb )的函數之EOT，高介電係數閘極堆疊含有HfSiON膜以及不同厚度之氧化鑭高介電係數膜；圖3A顯示依照本發明實施例為高介電係數閘極堆疊之EOT 的函數之Jg ，高介電係數閘極堆疊含有HfSiON膜以及在沉積HfSiON膜之前以不同溫度進行熱處理之氧化鑭高介電係數膜；圖3B顯示依照本發明實施例為高介電係數閘極堆疊之Vfb 的函數之EOT，高介電係數閘極堆疊含有HfSiON膜以及在沉積HfSiON膜之前以不同溫度進行熱處理之氧化鑭高介電係數膜；圖4係依照本發明之一實施例之用以形成具有較薄EOT之高介電係數閘極堆疊的處理流程圖；圖5係依照本發明之實施例之用以形成具有較薄EOT之高介電係數閘極堆疊之真空處理工具的示意圖；及圖6A與6B顯示依照本發明之實施例之用以將高介電係數材料沉積在基板上的處理系統。
400．．．處理
402．．．設置一含矽基板
404．．．在此含矽基板上形成一介面層，此介面層具有第一等效氧化層厚度
406．．．在此介面層上沉積一稀土基第一高介電係數膜
408．．．以一溫度對此稀土基第一高介電係數膜以及此介面層進行熱處理，而形成一改質介面層，此改質介面層具有等於或低於第一等效氧化層厚度的第二等效氧化層厚度
410．．．在此改質介面層上沉積一第二高介電係數膜
412．．．氮化第二高介電係數膜之厚度的至少一部分
414．．．沉積一閘極電極並且形成一圖案化閘極結構

Claims (20)

  1. 一種閘極介電膜堆疊的形成方法，包含下列步驟：設置一含矽基板；在該含矽基板上形成一介面層，該介面層具有第一等效氧化層厚度；在該介面層上沉積一第一高介電係數膜；以一溫度對該第一高介電係數膜以及該介面層進行熱處理，而消耗該第一高介電係數膜之整體以形成一改質介面層，該改質介面層具有等於或低於該第一等效氧化層厚度的第二等效氧化層厚度；及在該改質介面層上直接沉積一第二高介電係數膜。
  2. 如申請專利範圍第1項所述之閘極介電膜堆疊的形成方法，其中該介面層包含氧化矽、氮化矽、或氧氮化矽。
  3. 如申請專利範圍第1項所述之閘極介電膜堆疊的形成方法，其中該第一高介電係數膜包含鹼土元素、鈦、鉿、鋯、或稀土元素、或其兩者以上的任何組合。
  4. 如申請專利範圍第1項所述之閘極介電膜堆疊的形成方法，其中該第二高介電係數膜包含鹼土元素、鈦、鉿、或稀土元素、或其兩者以上的任何組合。
  5. 如申請專利範圍第1項所述之閘極介電膜堆疊的形成方法，其中該第一高介電係數膜包含含有釔(Y)、鎦(Lu)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、或鐿(Yb)、或其兩者以上之任何組合的氧化物、氮化物、或氧氮化物。
  6. 如申請專利範圍第1項所述之閘極介電膜堆疊的形成方法，其中 該第二高介電係數膜包含氧化鉿、氧氮化鉿、矽酸鉿、氧氮化鉿矽、氧化鋯、氧氮化鋯、矽酸鋯、氧氮化鋯矽、氧化鉿鋯、氧氮化鉿鋯、矽酸鉿鋯、或氧氮化鉿鋯矽、或其兩者以上的組合。
  7. 如申請專利範圍第1項所述之閘極介電膜堆疊的形成方法，其中該熱處理包含：在實質上無氧的低壓條件下，以該溫度加熱該第一高介電係數膜以及該介面層。
  8. 如申請專利範圍第7項所述之閘極介電膜堆疊的形成方法，其中該熱處理更包含將該第一高介電係數膜曝露於一惰性氣體。
  9. 如申請專利範圍第1項所述之閘極介電膜堆疊的形成方法，更包含下列步驟：氮化該第二高介電係數膜之厚度的至少一部分；在該已氮化之第二高介電係數膜上沉積一閘極電極膜；及對該閘極電極膜、該已氮化之第二高介電係數膜、以及該改質介面層進行圖案化。
  10. 一種閘極介電堆疊的形成方法，包含下列步驟：設置一含矽基板；在該含矽基板上形成一氧化矽介面層，該氧化矽介面層具有第一等效氧化層厚度；在該氧化矽介面層上沉積一稀土氧化物第一高介電係數膜；以一溫度對該稀土氧化物第一高介電係數膜以及該氧化矽介面層進行熱處理，而消耗該稀土氧化物第一高介電係數膜之整體以形成一改質介面層，該改質介面層具有等於或低於該第一等效氧化層厚度的第二等效氧化層厚度；及在該改質介面層上直接沉積一鉿-氧基第二高介電係數膜。
  11. 如申請專利範圍第10項所述之閘極介電堆疊的形成方法，其中該稀土氧化物第一高介電係數膜包含釔(Y)、鎦(Lu)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、或鐿(Yb)、或其兩者以上的任何組合。
  12. 如申請專利範圍第10項所述之閘極介電堆疊的形成方法，其中該鉿-氧基第二高介電係數膜包含氧化鉿、氧氮化鉿、矽酸鉿、氧氮化鉿矽、氧化鉿鋯、氧氮化鉿鋯、矽酸鉿鋯、或氧氮化鉿鋯矽、或其兩者以上的組合。
  13. 如申請專利範圍第10項所述之閘極介電堆疊的形成方法，其中該熱處理包含：在實質上無氧的低壓條件下，以該溫度加熱該稀土氧化物第一高介電係數膜以及該氧化矽介面層。
  14. 如申請專利範圍第13項所述之閘極介電堆疊的形成方法，其中該熱處理更包含將該稀土氧化物第一高介電係數膜曝露於一惰性氣體。
  15. 如申請專利範圍第10項所述之閘極介電堆疊的形成方法，更包含下列步驟：氮化該鉿-氧基第二高介電係數膜之厚度的至少一部分；在該已氮化之鉿-氧基第二高介電係數膜上沉積一閘極電極膜；及對該閘極電極膜、該已氮化之鉿-氧基第二高介電係數膜、以及該改質介面層進行圖案化。
  16. 一種閘極介電堆疊的形成方法，包含下列步驟：設置一含矽基板；在該含矽基板上形成一氧化矽介面層，該氧化矽介面層具有 第一等效氧化層厚度；藉由原子層沉積處理，在該氧化矽介面層上沉積一氧化鑭第一高介電係數膜；以等於或大於900℃的一溫度，對該氧化鑭第一高介電係數膜以及該氧化矽介面層進行熱處理，而消耗該氧化鑭第一高介電係數膜之整體以形成一改質介面層，該改質介面層具有等於或低於該第一等效氧化層厚度的第二等效氧化層厚度；及在該改質介面層上直接沉積一第二高介電係數膜。
  17. 如申請專利範圍第16項所述之閘極介電堆疊的形成方法，其中該熱處理係在實質上無氧的低壓條件下執行。
  18. 如申請專利範圍第16項所述之閘極介電堆疊的形成方法，其中該熱處理係在具有小於0.1% O2 的一惰性環境下執行。
  19. 如申請專利範圍第16項所述之閘極介電堆疊的形成方法，其中該第二高介電係數膜包含氧化鉿、氧氮化鉿、矽酸鉿、氧氮化鉿矽、氧化鋯、氧氮化鋯、矽酸鋯、氧氮化鋯矽、氧化鉿鋯、氧氮化鉿鋯、矽酸鉿鋯、或氧氮化鉿鋯矽、或其兩者以上的組合。
  20. 如申請專利範圍第16項所述之閘極介電堆疊的形成方法，更包含下列步驟：氮化該第二高介電係數膜之厚度的至少一部分；在該已氮化之第二高介電係數膜上沉積一氮化鈦閘極電極膜；及對該氮化鈦閘極電極膜、該已氮化之第二高介電係數膜、以及該改質介面層進行圖案化。
TW099109140A 2009-03-26 2010-03-26 具有較薄之等效氧化層厚度的高介電係數閘極堆疊之形成方法 TWI430368B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16383209P 2009-03-26 2009-03-26
US12/719,690 US8313994B2 (en) 2009-03-26 2010-03-08 Method for forming a high-K gate stack with reduced effective oxide thickness

Publications (2)

Publication Number Publication Date
TW201041037A TW201041037A (en) 2010-11-16
TWI430368B true TWI430368B (zh) 2014-03-11

Family

ID=42781492

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099109140A TWI430368B (zh) 2009-03-26 2010-03-26 具有較薄之等效氧化層厚度的高介電係數閘極堆疊之形成方法

Country Status (7)

Country Link
US (1) US8313994B2 (zh)
JP (1) JP5626925B2 (zh)
KR (1) KR101639464B1 (zh)
CN (1) CN102365721B (zh)
DE (1) DE112010001364B4 (zh)
TW (1) TWI430368B (zh)
WO (1) WO2010111453A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343865B2 (en) * 2010-01-21 2013-01-01 Renesas Electronics Corporation Semiconductor device having dual work function metal
US8722548B2 (en) * 2010-09-24 2014-05-13 International Business Machines Corporation Structures and techniques for atomic layer deposition
US8691638B2 (en) * 2010-12-10 2014-04-08 Globalfoundries Singapore Pte. Ltd. High-K metal gate device
CN102810468B (zh) * 2011-06-03 2015-02-18 中国科学院微电子研究所 一种高k栅介质界面优化方法
US8658490B2 (en) * 2012-04-04 2014-02-25 Globalfoundries Inc. Passivating point defects in high-K gate dielectric layers during gate stack formation
CN103377874A (zh) * 2012-04-23 2013-10-30 南亚科技股份有限公司 硅酸铪氮氧化合物制作方法
TWI560774B (en) * 2012-07-24 2016-12-01 United Microelectronics Corp Silicon dioxide layer fabricating process
US9343291B2 (en) * 2013-05-15 2016-05-17 Tokyo Electron Limited Method for forming an interfacial layer on a semiconductor using hydrogen plasma
KR102315333B1 (ko) 2015-02-04 2021-10-19 삼성전자주식회사 회로 디자인 시스템 및 이를 이용한 반도체 회로
JP6291130B2 (ja) * 2015-03-30 2018-03-14 ルネサスエレクトロニクス株式会社 半導体装置
KR102376503B1 (ko) 2015-04-23 2022-03-18 삼성전자주식회사 집적회로 장치 및 이의 제조 방법
US10177185B2 (en) 2015-05-07 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. High dielectric constant dielectric layer forming method, image sensor device, and manufacturing method thereof
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
JP6766184B2 (ja) * 2016-06-03 2020-10-07 インテグリス・インコーポレーテッド ハフニア及びジルコニアの蒸気相エッチング
CN106206321A (zh) * 2016-08-19 2016-12-07 上海华力微电子有限公司 半导体器件的制备方法
TWI713117B (zh) * 2017-01-05 2020-12-11 聯華電子股份有限公司 製作金屬閘極結構的方法
KR102238444B1 (ko) 2017-03-13 2021-04-09 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11193206B2 (en) * 2017-03-15 2021-12-07 Versum Materials Us, Llc Formulation for deposition of silicon doped hafnium oxide as ferroelectric materials
JP6941346B2 (ja) * 2017-04-13 2021-09-29 国立研究開発法人物質・材料研究機構 Ｍｉｓ型半導体装置およびその製造方法
US10629749B2 (en) * 2017-11-30 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of treating interfacial layer on silicon germanium
KR102597980B1 (ko) * 2018-07-26 2023-11-02 도쿄엘렉트론가부시키가이샤 반도체 소자를 위한 강유전체 하프늄 지르코늄계 막을 형성하는 방법
US11062900B2 (en) * 2018-12-04 2021-07-13 Applied Materials, Inc. Method of reducing effective oxide thickness in a semiconductor structure
US11271097B2 (en) * 2019-11-01 2022-03-08 Applied Materials, Inc. Cap oxidation for FinFET formation
TWI777179B (zh) * 2020-06-20 2022-09-11 聯華電子股份有限公司 閘極介電層的製作方法
KR20220027026A (ko) * 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646424A (en) 1985-08-02 1987-03-03 General Electric Company Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors
US5024716A (en) 1988-01-20 1991-06-18 Canon Kabushiki Kaisha Plasma processing apparatus for etching, ashing and film-formation
US6638876B2 (en) 2000-09-19 2003-10-28 Mattson Technology, Inc. Method of forming dielectric films
EP1361605A4 (en) 2001-01-22 2006-02-15 Tokyo Electron Ltd METHOD FOR PRODUCING MATERIAL OF AN ELECTRONIC COMPONENT
US6806145B2 (en) * 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
KR100641762B1 (ko) 2001-12-07 2006-11-06 동경 엘렉트론 주식회사 절연막의 질화 방법, 반도체 장치 및 반도체 장치의 제조방법, 기판 처리 장치 및 기판 처리 방법
JP4643884B2 (ja) * 2002-06-27 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6989573B2 (en) 2003-10-10 2006-01-24 Micron Technology, Inc. Lanthanide oxide/zirconium oxide atomic layer deposited nanolaminate gate dielectrics
WO2005038929A1 (ja) * 2003-10-15 2005-04-28 Nec Corporation 半導体装置の製造方法
JP2006054391A (ja) * 2004-08-16 2006-02-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008072001A (ja) * 2006-09-15 2008-03-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20080119057A1 (en) 2006-11-20 2008-05-22 Applied Materials,Inc. Method of clustering sequential processing for a gate stack structure
US20080142910A1 (en) * 2006-12-19 2008-06-19 Yong-Ho Oh Semiconductor device
US20080150009A1 (en) 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
US20080150004A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
EP1944794A1 (en) * 2007-01-10 2008-07-16 Interuniversitair Microelektronica Centrum (IMEC) A method for controlled formation of a gate dielectric stack
JP5103056B2 (ja) * 2007-05-15 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008306051A (ja) * 2007-06-08 2008-12-18 Rohm Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20110123809A (ko) 2011-11-15
JP2012522379A (ja) 2012-09-20
DE112010001364B4 (de) 2013-09-12
JP5626925B2 (ja) 2014-11-19
DE112010001364T5 (de) 2012-10-11
WO2010111453A1 (en) 2010-09-30
TW201041037A (en) 2010-11-16
CN102365721A (zh) 2012-02-29
KR101639464B1 (ko) 2016-07-13
CN102365721B (zh) 2014-04-02
US8313994B2 (en) 2012-11-20
US20100248464A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
TWI430368B (zh) 具有較薄之等效氧化層厚度的高介電係數閘極堆疊之形成方法
US7772073B2 (en) Semiconductor device containing a buried threshold voltage adjustment layer and method of forming
TWI809158B (zh) 針對半導體元件形成晶體穩定的鐵電性鉿鋯基膜的方法
US7741202B2 (en) Method of controlling interface layer thickness in high dielectric constant film structures including growing and annealing a chemical oxide layer
US7767262B2 (en) Nitrogen profile engineering in nitrided high dielectric constant films
US8440520B2 (en) Diffused cap layers for modifying high-k gate dielectrics and interface layers
US7833913B2 (en) Method of forming crystallographically stabilized doped hafnium zirconium based films
US20100062592A1 (en) Method for forming gate spacers for semiconductor devices
US8097300B2 (en) Method of forming mixed rare earth oxynitride and aluminum oxynitride films by atomic layer deposition
US7531452B2 (en) Strained metal silicon nitride films and method of forming
US8865538B2 (en) Method of integrating buried threshold voltage adjustment layers for CMOS processing
US20110165328A1 (en) Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition
US20070237697A1 (en) Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition
US7755128B2 (en) Semiconductor device containing crystallographically stabilized doped hafnium zirconium based materials
US20110065287A1 (en) Pulsed chemical vapor deposition of metal-silicon-containing films
US20080079111A1 (en) Semiconductor devices containing nitrided high dielectric constant films
US20070235822A1 (en) Semiconductor device with gate dielectric containing aluminum and mixed rare earth elements
US7713868B2 (en) Strained metal nitride films and method of forming
US20070235821A1 (en) Semiconductor device with gate dielectric containing mixed rare earth elements
US8178446B2 (en) Strained metal nitride films and method of forming

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees