CN108122750B - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN108122750B
CN108122750B CN201611075036.1A CN201611075036A CN108122750B CN 108122750 B CN108122750 B CN 108122750B CN 201611075036 A CN201611075036 A CN 201611075036A CN 108122750 B CN108122750 B CN 108122750B
Authority
CN
China
Prior art keywords
dielectric layer
oxide dielectric
oxide
semiconductor substrate
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611075036.1A
Other languages
English (en)
Other versions
CN108122750A (zh
Inventor
陈林
黄峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611075036.1A priority Critical patent/CN108122750B/zh
Publication of CN108122750A publication Critical patent/CN108122750A/zh
Application granted granted Critical
Publication of CN108122750B publication Critical patent/CN108122750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种半导体器件及其制造方法,所述制造方法包括:提供半导体衬底,所述半导体衬底包括I/O区和核心区;在所述半导体衬底上形成第一氧化物介质层;使用含氢气体处理所述第一氧化物介质层;对所述第一氧化物介质层进行预清洗;刻蚀去除位于核心区的第一氧化物介质层。与现有工艺相比,本发明提出半导体器件的制造方法,可提高高k金属栅极的性能,降低缺陷率。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体制造工艺,具体而言涉及一种半导体器件及其制造方法。
背景技术
随着集成电路的飞速发展,SiO2作为传统的栅介质将不能满足CMOS器件高集成度的要求,需要使用高k介质材料来替代传统的SiO2。但是,在应用中,多晶硅与高k介质材料的结合会出现许多问题,例如,多晶硅耗尽效应、过高的栅电阻等,因此,现在通常采用金属栅替代多晶硅栅电极。应用高k介质层和金属栅的HKMG(高k-金属)技术能够大幅减小栅极的漏电量,进一步缩小晶体管的关键尺寸,并有效地改善晶体管的驱动能力。
在高k介质层的制备工艺中,从90纳米节点开始普遍使用新型的栅介质生长工艺,即采用ISSG原位水蒸汽氧化工艺(In-Situ Steam Generation)生成一层超薄高质量的氧化膜。该工艺利用ISSG反应中产生的原子氧的强氧化作用,充分修复Si/SiO2界面,使最终得到的氧化薄膜体内缺陷减少,有效提高了薄膜的质量和电学特性。由于ISSG工艺具有以上优点,目前被广泛应用于先进半导体器件栅介质的制造。然而,ISSG氧化物存在高缺陷的问题。
因此,有必要提出一种半导体器件及其制造方法,以解决上述问题。
发明内容
针对现有技术的不足,本发明提供一种半导体器件的制造方法,包括:
提供半导体衬底,所述半导体衬底包括I/O区和核心区;
在所述半导体衬底上形成第一氧化物介质层;
使用含氢气体处理所述第一氧化物介质层;
对所述第一氧化物介质层进行预清洗;
刻蚀去除位于核心区的第一氧化物介质层。
示例性地,所述含氢气体为氢气。
示例性地,所述预清洗所用的清洗剂为O3
示例性地,使用ISSG法形成所述第一氧化物介质层。
示例性地,刻蚀去除位于核心区的第一氧化物介质层之前,还包括使用六甲基二硅胺对位于I/O区的第一氧化物介质层进行预处理的步骤。
示例性地,刻蚀去除核心区的第一氧化物介质层之后,还包括在位于核心区的半导体衬底上形成第二氧化物介质层的步骤。
示例性地,还包括在所述第一氧化物介质层及第二氧化物介质层上形成高K介质层和栅极金属层的步骤。
示例性地,使用含氢气体处理所述第一氧化物介质层所用的温度为300-900℃。
示例性地,使用含氢气体处理所述第一氧化物介质层所用的时间为10s-6min。
本发明还提供一种采用上述方法制备的半导体器件,所述半导体器件采用上述任一项所述的方法制成。
与现有工艺相比,本发明提出半导体器件的制造方法,可提高高k金属栅极的性能,降低缺陷率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1为根据本发明的方法依次实施的步骤的流程图。
图2a~图2e为根据本发明的方法依次实施的步骤所分别获得的器件的示意性剖面图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
现有的一种应用“后高k/后栅极(high k-last/gate-last)”的高k金属栅极技术包括:提供包括I/O区和核心区的导体衬底;在所述半导体衬底上形成第一氧化物介质层;刻蚀去除核心区的第一氧化物介质层,在位于核心区的半导体衬底上形成第二氧化物介质层;在所述第一氧化物介质层及第二氧化物介质层上形成高K介质层和金属栅极。其中,第一氧化物介质层主要采用原位水蒸气生成(in-situ steam generation,ISSG)热氧化工艺制备。该工艺利用ISSG反应中产生的原子氧的强氧化作用,充分修复Si/SiO2界面,使最终得到的氧化薄膜体内缺陷减少,有效提高了薄膜的质量和电学特性。然而,采用ISSG工艺形成的介质层存在高缺陷的问题。研究发现,缺陷主要形成于I/O区,并且产生缺陷的多为采用双栅重做工艺的器件;而增加等待时间(Q-time)可以减少缺陷的产生。因此,可以认为ISSG介质层的表面存在能够随时间延长逐渐消失的副产物。
针对现有技术的不足,本发明提供一种半导体器件的制造方法,包括:
提供半导体衬底,所述半导体衬底包括I/O区和核心区;
在所述半导体衬底上形成第一氧化物介质层;
使用含氢气体处理所述第一氧化物介质层;
对所述第一氧化物介质层进行预清洗;
刻蚀去除位于核心区的第一氧化物介质层。
所述含氢气体为氢气。
所述预清洗所用的清洗剂为O3
使用ISSG法形成所述第一氧化物介质层。
刻蚀去除位于核心区的第一氧化物介质层之前,还包括使用六甲基二硅胺对位于I/O区的第一氧化物介质层进行预处理的步骤。
刻蚀去除核心区的第一氧化物介质层之后,还包括在位于核心区的半导体衬底上形成第二氧化物介质层的步骤。还包括在所述第一氧化物介质层及第二氧化物介质层上形成高K介质层和栅极金属层的步骤。
使用含氢气体处理所述第一氧化物介质层所用的温度为300-900℃。
使用含氢气体处理所述第一氧化物介质层所用的时间为10s-6min。
与现有工艺相比,本发明提出半导体器件的制造方法,可提高高k金属栅极的性能,降低缺陷率。
为了彻底理解本发明,将在下列的描述中提出详细的结构及/或步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
[示例性实施例一]
下面将参照图1以及图2a~图2e对本发明一实施方式的半导体器件的制造方法做详细描述。
首先执行步骤101,如图2a所示,提供半导体衬底,所述半导体衬底包括I/O区和核心区。
具体地,所述半导体衬底200可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例,在本实施例中,半导体衬底200的构成材料选用单晶硅。所述半导体衬底包括I/O区201和核心区202。I/O区即输入/输出区,在半导体器件制造完成后,该区域形成有用于起输入/输出作用的器件。核心区(Core Area)也称内核区,即用于实现半导体器件的核心功能的区域。
在半导体衬底200中形成有隔离结构203,作为示例,隔离结构203为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。本实施例中隔离结构203为浅沟槽隔离结构。隔离结构203用于器件之间的电隔离。半导体衬底200中还形成有各种阱(well)结构,为了简化,图示中予以省略。
接着,执行步骤102,在所述半导体衬底上形成第一氧化物介质层204。形成所述第一氧化物介质层204的方法为ISSG(原位水蒸气生成)法。ISSG法是一种新型低压快速氧化热退火技术,目前主要应用于超薄氧化薄膜生长、浅槽隔离边缘圆角化(STI cornerrounding)以及氮氧薄膜的制备。其采用氢气(H2)和氧气(O2)作为反应气体,在高温下生成大量的气相活性自由基,其中主要包括原子氧和氢氧根。同时,在反应腔体中通过辐射式快速升温技术使硅片升温至800℃-1100℃,在此高温氛围下,硅片表面会发生类似于爆轰的化学反应。由于原子氧具有极强的氧化性,使得最终得到的氧化膜体内缺陷减少,Si-SiO2界面充分氧化,从而能有效提高薄膜的电学特性。示例性地,所述第一氧化物介质层204的厚度在约为30埃-50埃之间的范围内。具体地,将半导体衬底置于冷壁快速热退火(RTP)处理室,处理室的压力在约的范围。通过与处理室连通的氢气源和氧气源向没有预燃烧的处理室提供氢气和氧气的混合物,例如约1%-50%之间的氢气和在约50%-99%之间的氧气。将半导体衬底的顶面温度升高至约300℃-1100℃之间。当与被加热的半导体衬底接触时,H2和O2气体与半导体衬底原位发生反应并形成氢氧化物和原子氧。氢氧化物和原子氧与半导体衬底发生反应以形成氧化硅。之后快速冷却半导体衬底并将其从处理室中移除。
接着,执行步骤103,使用含氢气体处理所述第一氧化物介质层。与炉管沉积工艺不同,使用ISSG法会在介质层表面生成大量的氢氧根。其中后续的HDMS处理可将一部分氢氧根转换成疏水性的OSi(CH3)3,但由于氢氧根数量过多,无法将其全部转换。使用含氢气体处理所述第一氧化物介质层可去除介质层表面过多的氢氧根。较佳地,所述含氢气体为氢气(H2),使用含氢气体处理所述第一氧化物介质层所用的温度为300-900℃,时间为10s-6min。
接着,执行步骤104,对所述第一氧化物介质层进行预清洗。示例性地,所述预清洗所采用的介质为臭氧(O3)。一种进行预清洗处理的方法为:采取液态的臭氧(O3)或臭氧的水溶液对所述第一氧化物介质层的表面进行处理,具体做法可以为将经过上述步骤的半导体器件浸入液态的臭氧(O3)或臭氧的水溶液适当的时间。另一种可行的进行预清洗处理的方法为:通入臭氧(气态)对所述第一氧化物介质层的表面进行处理,具体做法可以是:将经过上述步骤的器件置于臭氧环境中或置于反应室内然后通入臭氧。在经过O3预清洗之后,在第一氧化物介质层上产生薄的自体氧化层(native oxide),抑制了含N副产物的产生。因此,提高了半导体器件的性能和良率。
接着,使用六甲基二硅胺对位于I/O区的第一氧化物介质层进行预处理。示例性地,可喷洒六甲基二硅胺烷(HMDS)以覆盖在整个第一氧化物介质层的表面。喷洒HMDS的方法可采用现有技术中的气相涂盖(vapor coating)方式,具体为:将HMDS以气态的形式输入至放置晶片的密闭容器中,这样,一层很薄的HMDS薄膜将会附着在晶片表面。HDMS可将第一氧化物介质层表面的氢氧根转换成疏水性的OSi(CH3)3,其疏水基可很好地与光刻胶结合,起到耦合的作用。其具体发生的化学反应式为:
(CH3)3SiNHSi(CH3)3+2OH→2OSi(CH3)3+NH3
接着,执行步骤105,刻蚀去除位于核心区的第一氧化物介质层。首先,如图2b所示,形成覆盖I/O区的掩膜层205。示例性地,在所述第一氧化物介质层上旋涂一层光刻胶层,并经过曝光、显影等光刻工艺图案化所述光刻胶,使其窗口定义出核心区的位置。接着,如图2c所示,以所述光刻胶层为掩膜执行刻蚀,以去除位于核心区的第一氧化物介质层。刻蚀方法可以包括湿法刻蚀和/或干法刻蚀。在一个实施例中,刻蚀方法为湿法刻蚀,例如在室温下用稀释的HF溶液移除所述第一氧化物介质层。在另一实施例中,刻蚀方法为各向异性的干法刻蚀,例如等离子干法刻蚀或者反应离子刻蚀。之后,可利用氧气等离子灰化等常规工艺去除所述光刻胶层。
接着,在位于核心区的半导体衬底上形成第二氧化物介质层206,如图2d所示。第二氧化物介质层206的材料包括氧化硅、氮氧化硅、氮化硅、或其组合。在一个实施例中,第二氧化物介质层的材料为氮化硅。所述第二氧化物介质层的厚度小于所述第一氧化物介质层的厚度。示例性地,所述第二氧化物介质层的厚度在约为8埃-15埃之间的范围内。
接着,在所述第一氧化物介质层及第二氧化物介质层上依次形成高K介质层207和栅极金属层208,如图2e所示。其中,高K介质层207可以是二氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌等一种。本实施例中,所述高K栅介质层207的厚度为10埃~30埃。接着,在高K介质层207上形成栅极金属层。其中,所述栅极金属层208的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。可以通过任何适当工艺形成高K介质层207和栅极金属层208,比如通过原子层沉积(ALD)、化学汽相沉积(CVD)、物理汽相沉积(PVD)、远程等离子体CVD(RPCVD)、等离子增强型CVD(PECVD)、金属有机物CVD(MOCVD)、溅射、电镀、其他适当工艺、和/或其组合。
至此,完成了根据本发明示例性实施例一的方法实施的工艺步骤。可以理解的是,本实施例半导体器件制造方法不仅包括上述步骤,在上述步骤之前、之中或之后还可包括其他需要的步骤,其都包括在本实施制造方法的范围内。
与现有工艺相比,本发明提出半导体器件的制造方法,可提高高k金属栅极的性能,降低缺陷率。
[示例性实施例二]
参照图2e,其中示出了根据本发明提供的制造方法获得的半导体器件的示意性剖面图。本实施例中的半导体器件包括半导体衬底200,所述半导体衬底包括I/O区201和核心区202;在I/O区的半导体衬底上形成有第一氧化物介质层204;在核心区的半导体衬底上形成有第二氧化物介质层206。所述第一氧化物介质层和第二氧化物介质层上依次形成有高K介质层207和栅极金属层208。所述第一氧化物介质层204使用ISSG法形成。由于在刻蚀去除位于核心区的第一氧化物介质层前,使用含氢气体对所述第一氧化物介质层进行了处理,并对所述第一氧化物介质层进行了预清洗,因此降低了ISSG工艺中产生的氢氧根的浓度,并抑制了含N副产物的产生。所述含氢气体例如为氢气,所述预清洗的清洗剂例如为臭氧。所述半导体器件的具体结构可以参照上文中相应部分的描述,这里为了简洁,不再赘述。
与现有工艺相比,本发明提出半导体器件的制造方法,可提高高k金属栅极的性能,降低缺陷率。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种半导体器件的制造方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底包括I/O区和核心区;
使用ISSG法在所述半导体衬底上形成第一氧化物介质层;
使用含氢气体处理所述第一氧化物介质层;
使用包括O3的清洗剂对所述第一氧化物介质层进行预清洗;
刻蚀去除位于核心区的第一氧化物介质层。
2.根据权利要求1所述的方法,其特征在于,所述含氢气体为氢气。
3.根据权利要求1所述的方法,其特征在于,刻蚀去除位于核心区的第一氧化物介质层之前,还包括使用六甲基二硅胺对位于I/O区的第一氧化物介质层进行预处理的步骤。
4.根据权利要求1所述的方法,其特征在于,刻蚀去除核心区的第一氧化物介质层之后,还包括在位于核心区的半导体衬底上形成第二氧化物介质层的步骤。
5.根据权利要求4所述的方法,其特征在于,还包括在所述第一氧化物介质层及第二氧化物介质层上形成高K介质层和栅极金属层的步骤。
6.根据权利要求1所述的方法,其特征在于,使用含氢气体处理所述第一氧化物介质层所用的温度为300-900℃。
7.根据权利要求1所述的方法,其特征在于,使用含氢气体处理所述第一氧化物介质层所用的时间为10s-6min。
8.一种半导体器件,其特征在于,所述半导体器件采用权利要求1-7中任一项所述的方法制成。
CN201611075036.1A 2016-11-29 2016-11-29 一种半导体器件及其制造方法 Active CN108122750B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611075036.1A CN108122750B (zh) 2016-11-29 2016-11-29 一种半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611075036.1A CN108122750B (zh) 2016-11-29 2016-11-29 一种半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN108122750A CN108122750A (zh) 2018-06-05
CN108122750B true CN108122750B (zh) 2020-06-09

Family

ID=62226874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611075036.1A Active CN108122750B (zh) 2016-11-29 2016-11-29 一种半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN108122750B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506733A (zh) * 2021-06-22 2021-10-15 华虹半导体(无锡)有限公司 降低硅片金属杂质的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675759A (zh) * 2002-08-15 2005-09-28 飞思卡尔半导体公司 使用金属氧化物形成双重栅极氧化物器件的方法及其合成器件
CN103182359A (zh) * 2011-12-28 2013-07-03 中国科学院微电子研究所 微波匀胶设备及其方法
CN104851800A (zh) * 2014-02-13 2015-08-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634083B2 (en) * 2012-12-10 2017-04-25 United Microelectronics Corp. Semiconductor structure and process thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675759A (zh) * 2002-08-15 2005-09-28 飞思卡尔半导体公司 使用金属氧化物形成双重栅极氧化物器件的方法及其合成器件
CN103182359A (zh) * 2011-12-28 2013-07-03 中国科学院微电子研究所 微波匀胶设备及其方法
CN104851800A (zh) * 2014-02-13 2015-08-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN108122750A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
TWI228774B (en) Forming method of insulation film
JP4850871B2 (ja) 絶縁膜の形成方法
Zhang et al. High-Mobility Ge p-and n-MOSFETs With 0.7-nm EOT Using $\hbox {HfO} _ {2}/\hbox {Al} _ {2}\hbox {O} _ {3}/\hbox {GeO} _ {x}/\hbox {Ge} $ Gate Stacks Fabricated by Plasma Postoxidation
JP5282419B2 (ja) 半導体装置及びその製造方法
TWI644349B (zh) 半導體元件及其製造方法
US6713358B1 (en) Method for making a semiconductor device having a high-k gate dielectric
US20030096467A1 (en) Gate structure and method for manufacture thereof
US8835213B2 (en) Semiconductor device and manufacturing method thereof
US7037816B2 (en) System and method for integration of HfO2 and RTCVD poly-silicon
US20100255650A1 (en) Semiconductor device and method for manufacturing the same
CN101425457A (zh) 高介电常数栅极介电材料的形成方法与半导体元件
TWI473148B (zh) 半導體元件及其製法
US20070134861A1 (en) Semiconductor devices and methods of manufacture thereof
CN108122750B (zh) 一种半导体器件及其制造方法
JP2004193409A (ja) 絶縁膜の形成方法
US10672669B2 (en) Structure for improving dielectric reliability of CMOS device
TW201901760A (zh) 製造半導體結構之方法
CN104681440A (zh) 一种半导体器件及其制备方法
CN101364540A (zh) 半导体装置的制造方法
CN102064103A (zh) 高k栅介质层的制备方法
CN107689393B (zh) 一种半导体器件及其制造方法
JP4562751B2 (ja) 絶縁膜の形成方法
KR100712523B1 (ko) 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
CN109872949B (zh) 一种半导体器件及其制造方法和电子装置
JP4361078B2 (ja) 絶縁膜の形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant