CN105097523A - 鳍式场效应晶体管的形成方法 - Google Patents

鳍式场效应晶体管的形成方法 Download PDF

Info

Publication number
CN105097523A
CN105097523A CN201410184634.7A CN201410184634A CN105097523A CN 105097523 A CN105097523 A CN 105097523A CN 201410184634 A CN201410184634 A CN 201410184634A CN 105097523 A CN105097523 A CN 105097523A
Authority
CN
China
Prior art keywords
layer
bulge
protective layer
plasma
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410184634.7A
Other languages
English (en)
Inventor
何永根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410184634.7A priority Critical patent/CN105097523A/zh
Publication of CN105097523A publication Critical patent/CN105097523A/zh
Pending legal-status Critical Current

Links

Abstract

一种鳍式场效应晶体管的形成方法,包括:提供半导体衬底,在所述半导体衬底中形成至少两个分立的凸起结构;在所述凸起结构表面及半导体衬底表面形成保护层;在所述保护层表面形成第一介质层,且所述第一介质层顶面高于所述凸起结构;去除高于所述凸起结构的第一介质层及两个相邻凸起结构之间的部分厚度的第一介质层,所述高于剩余第一介质层表面的凸起结构为鳍式场效应晶体管的鳍部。采用本发明的方法能够提高鳍式场效应晶体管的性能。

Description

鳍式场效应晶体管的形成方法
技术领域
本发明涉及半导体领域,尤其涉及鳍式场效应晶体管的形成方法。
背景技术
随着半导体工艺技术的不断发展,随着工艺节点逐渐减小,金属栅极工艺得到了广泛应用,来获得理想的阈值电压,改善器件性能。但是当器件的特征尺寸(CriticalDimension,CD)进一步下降时,即使采用金属栅极工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求,多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应管(FinFET)是一种常见的多栅器件。FinFET中,栅极至少可以从两侧对沟道进行控制,比常规的MOS场效应管对沟道的控制能力强,能够很好的抑制短沟道效应。而且,FinFET与现有集成电路生产技术的兼容性良好。
图1~图4是现有技术的一种鳍式场效应管的形成步骤的剖面结构示意图。具体包括:
参考图1,提供硅衬底100,在硅衬底100上形成图形化的光刻胶层101。
参考图2,以所述图形化的光刻胶层101为掩膜,刻蚀硅衬底100,在硅衬底100中形成至少两个凸起结构102’。接着,去除图形化的光刻胶层101。
参考图3,在所述硅衬底100的表面形成氧化硅层103’,氧化硅层103’顶面高于凸起结构102’的顶面。
参考图4,去除高于所述凸起结构102’的氧化硅层103’。接着,采用反应离子刻蚀或湿法腐蚀去除两个相邻凸起结构102’之间的部分厚度的氧化硅层103’,高于剩余氧化硅层103’表面的凸起结构102’为鳍式场效应晶体管的鳍部102,剩余的氧化硅层为鳍式场效应晶体管的绝缘层103。
采用现有技术的方法形成的鳍式场效应晶体管的性能不佳。
发明内容
本发明解决的问题是采用现有技术的方法形成的鳍式场效应晶体管的性能不佳。
为解决上述问题,本发明提供一种鳍式场效应晶体管的形成方法,包括:
提供半导体衬底,在所述半导体衬底中形成至少两个分立的凸起结构;
在所述凸起结构表面及所述半导体衬底表面形成保护层;
在所述保护层表面形成第一介质层,且所述第一介质层顶面高于所述凸起结构;
去除高于所述凸起结构的第一介质层及两个相邻凸起结构之间的部分厚度的第一介质层,所述高于剩余第一介质层表面的凸起结构为鳍式场效应晶体管的鳍部。
可选的,所述保护层为氮化层。
可选的,所述氮化层的材料为氮化硅或氮氧化硅。
可选的,所述保护层的形成方法为等离子轰击或沉积中的一种或两种。
可选的,所述保护层的形成方法为等离子轰击,所述等离子为含氮等离子。
可选的,所述含氮等离子为氮等离子体,由氮气离子化而成。
可选的,所述氮等离子体注入的剂量为1×1014~5×1016atom/cm2,所述氮等离子体注入时的射频功率为500~3500W,所述氮等离子体注入的时间为10~600s。
可选的,所述沉积为原子层沉积。
可选的,所述氮化层的厚度为5~50埃。
可选的,形成所述鳍部后,还包括去除所述鳍部表面保护层的步骤。
可选的,去除所述鳍部表面保护层的方法为湿法腐蚀,湿法腐蚀剂为热磷酸溶液。
可选的,去除高于所述凸起结构的第一介质层及两个相邻凸起结构之间的部分厚度的第一介质层的方法为等离子体刻蚀或者湿法腐蚀。
可选的,形成至少两个分立的凸起结构的步骤之后,在所述凸起结构表面及半导体衬底表面形成保护层的步骤之前,还包括:在所述凸起结构表面及所述半导体衬底表面形成第二介质层。
可选的,所述第二介质层的材料为氧化硅,所述第二介质层的形成方法为炉管氧化或单晶圆反应腔室氧化。
可选的,所述第一介质层的材料为氧化硅,所述第一介质层的形成方法为沉积。
与现有技术相比,本发明的技术方案具有以下优点:
第一介质层与保护层的刻蚀选择比大,因此,去除两个相邻凸起结构之间的部分厚度的第一介质层时,保护层可以保护凸起结构在去除上述位置的部分厚度的第一介质层的过程中不受损伤,从而减小形成的鳍部表面粗糙度,提高鳍部表面的电子和空穴在鳍部的迁移率,进而提高后续形成的鳍式场效应晶体管的性能。
附图说明
图1~图4是现有技术的一种鳍式场效应管的形成步骤的剖面结构示意图;
图5~图11是本发明具体实施例中的鳍式场效应晶体管的形成步骤的剖面结构示意图。
具体实施方式
经过发现和分析,采用现有技术的方法形成的鳍式场效应晶体管的性能不佳的原因如下:
参考图3和图4,采用反应离子刻蚀或湿法腐蚀去除两个相邻凸起结构102’之间的部分厚度的氧化硅层103’时,由于氧化硅层103’与硅衬底100的刻蚀选择比低,在反应离子刻蚀或湿法腐蚀的过程中,会对后续形成的鳍部102表面造成损伤,从而使后续形成的鳍部102表面粗糙,因此,影响电子和空穴在鳍部102的迁移率,进而影响后续形成的鳍式场效应晶体管的性能。
为此,本发明提供了一种鳍式场效应晶体管的形成方法,采用本发明的方法能够提高鳍式场效应晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参考图5和图6,提供半导体衬底200,在所述半导体衬底200中形成至少两个分立的凸起结构204’。
本实施例中,半导体衬底200是硅衬底。其他实施例中,半导体衬底也可以为锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构,或金刚石衬底,或本领域技术人员公知的其他半导体材料衬底。
本实施例中,参考图3,半导体衬底200上还形成有垫氧层201,在垫氧层201上形成阻挡层202。阻挡层202在后续的化学机械研磨操作中作为研磨阻挡层,防止对后续形成的第一介质层进行过研磨。阻挡层202的材料为氮化硅,形成方法为化学气相沉积。垫氧层201的作用是为了防止阻挡层202和半导体衬底200之间由于热膨胀系数不同而产生的应力破坏。垫氧层201的材料为氧化硅,形成方法为化学气相沉积。
其他实施例中,在半导体衬底上也可以不形成垫氧层和阻挡层,也属于本发明的保护范围。
本实施例中,形成阻挡层202后,在阻挡层202的表面形成图案化的掩膜层203,以图案化的掩膜层203为掩膜,依次对阻挡层202、垫氧层201和半导体衬底200进行刻蚀,在半导体衬底200中形成至少两个分立的凸起结构204’(参考图6)。
本实施例中,掩膜层203由下至上依次包括:图形膜层、介质层抗反射层(DielectricAnti-ReflecionCoat,DARC)和光刻胶层。其中图形膜层的材料为无定型碳。介质层抗反射层的材料为氮氧化硅(SiON)、碳掺杂氧化硅(SiCO)或者氮化硅(SiN)。
之所以选择多层结构的掩膜层203,是因为:后续形成的凸起结构的特征尺寸非常小,光刻胶层的厚度较薄,以图形化的光刻胶层对半导体衬底200进行刻蚀时,图形化的光刻胶层容易在凸起结构204’形成之前被完全去除。因此,采用多层结构的掩膜层203时,在光刻胶层被消耗完之后,介质层抗反射层可以做掩膜,在介质层抗反射层被消耗完之后,可以有图形膜层做掩膜,以保证在图形膜层被消耗完前,形成分立的凸起结构204’。
在所述半导体衬底中形成至少两个分立的凸起结构204’后,去除掩膜层203。去除掩膜层203的方法为灰化。
接着,参考图7,在半导体衬底200表面、凸起结构204’侧壁以及垫氧层201侧壁、阻挡层202侧壁和顶部形成保护层206。
保护层206的材料为氮化层。本实施例中,氮化层具体为氮化硅或氮氧化硅。氮化层的形成方法为含氮等离子对半导体衬底200表面、凸起结构204’侧壁以及垫氧层201侧壁、阻挡层202侧壁和阻挡层顶部进行轰击,以对半导体衬底200表面、凸起结构204’侧壁以及垫氧层201侧壁、阻挡层202侧壁和阻挡层顶部进行氮化。
本实施例中,含氮等离子体是由包含氮气的气体在等离子体反应腔中等离子化而成。所述等离子反应腔可以为去耦合等离子体氮化腔(DecoupledPlasmaNitridation,DPN)、改进型磁电管式等离子反应腔(ModifiedMagnetronTped,MMT)、槽状面天线型等离子反应腔(SlotPlanAntenna,SPA)或其它类似的等离子体反应腔。本实施例较优采用氮等离子体对半导体衬底200表面、凸起结构204’侧壁以及垫氧层201侧壁、阻挡层202侧壁和阻挡层202顶部进行轰击形成氮化层,采用的是DPN对氮气进行等离子化。具体形成工艺为:DPN的射频功率为氮等离子体注入时的射频功率,为50~3500W;占空比(dutycycle)为2~100%;使用氮气作为气体氛围,氮气气体流量为50~500sccm,反应腔室的压力为5~100mtorr;氮等离子体的注入剂量为1×1014~5×1016atom/cm2,所述氮等离子体注入的时间为10~600s,氮化层的厚度为5~50埃。
本实施例中,之所以采用DPN对氮气进行等离子化的方法形成保护层206,形成的保护层206致密,保护效果好,且工艺简单。
其他实施例中,气体氛围还可以采用氮气和氦气的混合气体,该混合气体的流量为50~500sccm。还可以采用氮气和氩气的混合气体,该混合气体的流量为50~500sccm。
其他实施例中,若没有垫氧层和阻挡层,可以直接在所述凸起结构表面及半导体衬底表面形成保护层。
接着,参考图8,在所述保护层206表面形成第一介质层207’,且所述第一介质层207’顶面高于所述凸起结构204’。
第一介质层207’的材料为氧化硅。形成第一介质层207’的方法为沉积。具体可以为高密度等离子体(HighDensityPlasma,HDP)化学气相沉积或者是高纵深比填沟工艺(HighAspectRatioProcess,HARP)或者流动化学气相沉积(FlowableChemicalVaporDeposition,FCVD)。采用上述三种方法填充能力较强,形成的介质层的隔离效果比较好。当然,介质层的形成方法也可以是本领域技术人员熟知的其他沉积工艺也属于本发明的保护范围。
接着,参考图9,去除高于所述凸起结构204’表面的第一介质层207’。
本实施例中,采用化学机械研磨的方法去除高于所述凸起结构204’表面的第一介质层207’。使得第一介质层207’与阻挡层202(参考图8)相平。此时阻挡层202的作用为防止化学机械研磨对第一介质层207’进行过研磨。
参考图9,当第一介质层207’与阻挡层202相平后,去除阻挡层202。去除阻挡层202的方法为采用热磷酸溶液进行湿法腐蚀。
接着,结合参考图9和图10,去除两个相邻凸起结构204’之间的部分厚度的第一介质层207’,所述高于剩余第一介质层表面的凸起结构为鳍式场效应晶体管的鳍部204。
本实施例中,去除两个相邻凸起结构204’之间的部分厚度的第一介质层的方法为反应离子刻蚀或湿法腐蚀。第一介质层207’的材料为氧化硅,当采用反应离子刻蚀第一介质层207’的条件如下:刻蚀气压为10~1000mtorr,射频功率为1000~3000W,刻蚀气体为C4F6、C10F8中的一种或两种,载气为氩气和氧气。其中,刻蚀气体的流量为10~50sccm,氩气的流量为200~1500sccm,氧气的流量为10~50sccm。
当采用湿法腐蚀的方法去除第一介质层207’时,本实施例中的湿法腐蚀剂为稀释氢氟酸溶液。其他实施例中,湿法腐蚀剂也可以为以下三种气体:第一种为汽化的HF气体,第二种为NF3和NH3的混合气体,第三种为HF和NH3混合气体。其他实施例中,湿法腐蚀剂还可以为上述三种气体中的两种或三种混合气体。
在两个相邻凸起结构204’之间剩余的第一介质层为后续形成的鳍式场效应晶体管的绝缘层207。
现有技术中,结合参考图3和图4,采用反应离子刻蚀或湿法腐蚀去除两个相邻凸起结构102’之间的部分厚度的氧化硅层103’时,由于氧化硅层103’与硅衬底100的刻蚀选择比低,在反应离子刻蚀或湿法腐蚀的过程中,会对后续形成的鳍部表面造成损伤,从而使后续形成的鳍部表面粗糙,因此,影响电子和空穴在鳍部的迁移率,进而影响后续形成的鳍式场效应晶体管的性能。
而本实施例中,参考图9和图10,第一介质层207’的材料为氧化硅,保护层206的材料为氮化硅或氮氧化硅。第一介质层207’与保护层206的刻蚀选择比大,因此,采用反应离子刻蚀或湿法腐蚀去除两个相邻凸起结构204’之间的部分厚度的第一介质层207’时,保护层206可以保护凸起结构204’在上述反应离子刻蚀或湿法腐蚀的过程中不受损伤,从而减小形成的鳍部204表面粗糙度,提高鳍部204表面的电子和空穴在鳍部的迁移率,进而提高后续形成的鳍式场效应晶体管的性能。
需要说明的是,本实施例中,由于垫氧层201与第一介质层207’的材料相同,都为氧化硅,采用反应离子刻蚀或湿法腐蚀去除两个相邻凸起结构204’之间的部分厚度的第一介质层207’时,也会将垫氧层201去除。由于垫氧层201的厚度比后续形成的鳍部的高度小很多,因此,采用反应离子刻蚀或湿法腐蚀去除两个相邻凸起结构204’之间的部分厚度的第一介质层207’时,垫氧层201表面的氮化层也会被顺带去除。
需要继续说明的是,本实施例中,保护层206的厚度之所以为5~50埃。原因如下:保护层206的厚度如果太薄,则保护层206在上述反应离子刻蚀或湿法腐蚀过程中,不能很好的保护后续形成的鳍部侧壁不受损伤。本实施例中,采用将半导体衬底200表面、凸起结构204’表面进行氮化的方法形成的保护层206。如果保护层206的厚度大于50埃,则凸起结构204’中被消耗的硅过多,从而使后续形成鳍部204的尺寸小于工艺流程中的预定尺寸,进而影响后续形成的鳍式场效应晶体管的性能。为了防止鳍部204的尺寸小于工艺流程中的预定尺寸,还需要调整整个形成鳍式场效应晶体管的其他工艺流程,这样会使生产鳍式场效应晶体管的整个工艺难度增加,得不偿失。再者,保护层206的厚度如果太厚,会使得两个相邻凸起结构204’之间距离变小,相当于增加了两个相邻凸起结构204’之间的凹槽的深宽比。这样,在两个相邻凸起结构204’之间填充第一介质层207’的过程中,增加了填充难度,从而会使第一介质层207’的内部产生空气隙,进而使后续形成的隔离结构207的隔离效果不好,影响后续形成的鳍式场效应晶体管的性能。
相应的,本实施例中,采用DPN对氮气进行等离子化的具体工艺条件中,如果DPN的射频功率太大、氮气的气体流量太大、反应腔室的压力太大、氮等离子体掺杂剂量太大、氮等离子体注入的时间太长,都会使得保护层206的厚度大于50埃。反之,会使保护层206的厚度小于5埃。
参考图11,形成鳍部204和隔离结构207后,去除鳍部204表面的保护层206。
本实施例中,保护层206的材料为氮化硅或氮氧化硅,去除鳍部204表面的保护层206的方法为热磷酸。
本实施例中,参考图6,形成至少两个分立的凸起结构204’的步骤之后,在半导体衬底200表面、凸起结构204’侧壁以及垫氧层201侧壁、阻挡层202侧壁和顶部形成保护层206的步骤之前,还包括:
在半导体衬底200表面、凸起结构204’侧壁以及垫氧层201侧壁、阻挡层202侧壁、阻挡层202的顶部和保护层206之间形成第二介质层205。
第二介质层205的材料为氧化硅。形成第二介质层205的方法为高温炉管氧化或单晶圆反应腔室氧化,氧化温度为700~1100℃,氧化气体可以为氧气或N2O,还可以为H2和O2的混合气体,还可以为H2和N2O的混合气体,反应压力为5~800Torr。其他实施例中,还可以向反应腔中加入N2或He等惰性气体对氧化气体进行稀释。
第二介质层205的作用有两个:一方面,可以对由第一介质层207’形成的绝缘层207起到很好的补充隔离作用,更好的抑制沟道中的离子扩散;另一方面,第二介质层205可以对保护层206进行应力释放,防止保护层206对鳍部204施加的应力过大,避免后续形成的鳍式场效应晶体管产生漏电流。因此,第二介质层205的形成更进一步提高后续形成的鳍式场效应晶体管的性能。而之所以采用高温炉管氧化工艺形成的第二介质层205,是因为:相对于第一介质层207’,采用高温炉管氧化工艺形成的第二介质层205的致密度好。致密度好的第二介质层205的隔离效果和应力释放效果更好。
其他实施例中,形成保护层的方法为原子层沉积(AtomicLayerDeposition,ALD)。ALD工艺在单晶圆反应腔室中进行。具体工艺条件如下:反应温度为350~650℃,反应压力0.5~100Torr,反应物为二氯硅烷(Dichlorosilane,DCS)和NH3的混合气体。其他实施例中,反应物还可以为其他硅源前驱体和NH3的混合气体,例如,为SiH4和NH3的混合气体。ALD工艺还包括向反应腔室中通入载体,载气可以为N2、Ar或He。需要说明的是,本实施例中,载气之所以选择N2,是因为N2的成本低廉。另外,可以通过对硅源前驱体或者NH3进行等离子化来提高沉积的速率。
其他实施例中,ALD工艺还可以在中温炉管中进行,反应物为二氯硅烷和NH3的混合气体。其中,二氯硅烷的流量为1~5slm,NH3流量为0.2~5slm,载气选择成本较低的N2,流量为2~10slm。其他实施例中,载气也可以为Ar或He。上述ALD的反应条件中,形成的保护层的致密度高,且均匀,因此,保护效果好。需要说明的是,采用原子沉积的方法形成的保护层的厚度也为5~50埃。反应温度如果太高、反应压力如果太大,形成的保护层的厚度会大于50埃,反之,保护层的厚度会小于5埃。
其他实施例中,保护层只要满足与半导体衬底之间的刻蚀选择比较高的条件的其他材料,也属于本发明的保护范围。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种鳍式场效应晶体管的形成方法,其特征在于,包括:
提供半导体衬底,在所述半导体衬底中形成至少两个分立的凸起结构;
在所述凸起结构表面及所述半导体衬底表面形成保护层;
在所述保护层表面形成第一介质层,且所述第一介质层顶面高于所述凸起结构;
去除高于所述凸起结构的第一介质层及两个相邻凸起结构之间的部分厚度的第一介质层,所述高于剩余第一介质层表面的凸起结构为鳍式场效应晶体管的鳍部。
2.如权利要求1所述的形成方法,其特征在于,所述保护层为氮化层。
3.如权利要求2所述的形成方法,其特征在于,所述氮化层的材料为氮化硅或氮氧化硅。
4.如权利要求2所述的形成方法,其特征在于,所述保护层的形成方法为等离子轰击或沉积中的一种或两种。
5.如权利要求4所述的形成方法,其特征在于,所述保护层的形成方法为等离子轰击,所述等离子为含氮等离子。
6.如权利要求5所述的形成方法,其特征在于,所述含氮等离子为氮等离子体,由氮气离子化而成。
7.如权利要求6所述的形成方法,其特征在于,所述氮等离子体注入的剂量为1×1014~5×1016atom/cm2,所述氮等离子体注入时的射频功率为500~3500W,所述氮等离子体注入的时间为10~600s。
8.如权利要求4所述的形成方法,其特征在于,所述沉积为原子层沉积。
9.如权利要求2所述的形成方法,其特征在于,所述氮化层的厚度为5~50埃。
10.如权利要求1所述的形成方法,其特征在于,形成所述鳍部后,还包括去除所述鳍部表面保护层的步骤。
11.如权利要求2所述的形成方法,其特征在于,去除所述鳍部表面保护层的方法为湿法腐蚀,湿法腐蚀剂为热磷酸溶液。
12.如权利要求1所述的形成方法,其特征在于,去除高于所述凸起结构的第一介质层及两个相邻凸起结构之间的部分厚度的第一介质层的方法为等离子体刻蚀或者湿法腐蚀。
13.如权利要求1所述的形成方法,其特征在于,形成至少两个分立的凸起结构的步骤之后,在所述凸起结构表面及半导体衬底表面形成保护层的步骤之前,还包括:在所述凸起结构表面及所述半导体衬底表面形成第二介质层。
14.如权利要求13所述的形成方法,其特征在于,所述第二介质层的材料为氧化硅,所述第二介质层的形成方法为炉管氧化或单晶圆反应腔室氧化。
15.如权利要求1所述的形成方法,其特征在于,所述第一介质层的材料为氧化硅,所述第一介质层的形成方法为沉积。
CN201410184634.7A 2014-05-04 2014-05-04 鳍式场效应晶体管的形成方法 Pending CN105097523A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410184634.7A CN105097523A (zh) 2014-05-04 2014-05-04 鳍式场效应晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410184634.7A CN105097523A (zh) 2014-05-04 2014-05-04 鳍式场效应晶体管的形成方法

Publications (1)

Publication Number Publication Date
CN105097523A true CN105097523A (zh) 2015-11-25

Family

ID=54577678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410184634.7A Pending CN105097523A (zh) 2014-05-04 2014-05-04 鳍式场效应晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN105097523A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785316A (zh) * 2016-08-29 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262676A1 (en) * 2003-06-30 2004-12-30 Deok-Hyung Lee Methods of fabricating Fin-field effect transistors (Fin-FETs) having protection layers and devices related thereto
US20070023791A1 (en) * 2005-07-28 2007-02-01 Yong-Sung Kim Method of fabricating gate of fin type transistor
US20090206405A1 (en) * 2008-02-15 2009-08-20 Doyle Brian S Fin field effect transistor structures having two dielectric thicknesses
CN104979204A (zh) * 2014-04-04 2015-10-14 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262676A1 (en) * 2003-06-30 2004-12-30 Deok-Hyung Lee Methods of fabricating Fin-field effect transistors (Fin-FETs) having protection layers and devices related thereto
US20070023791A1 (en) * 2005-07-28 2007-02-01 Yong-Sung Kim Method of fabricating gate of fin type transistor
US20090206405A1 (en) * 2008-02-15 2009-08-20 Doyle Brian S Fin field effect transistor structures having two dielectric thicknesses
CN104979204A (zh) * 2014-04-04 2015-10-14 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785316A (zh) * 2016-08-29 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Similar Documents

Publication Publication Date Title
US10361201B2 (en) Semiconductor structure and device formed using selective epitaxial process
US20140361336A1 (en) Fin Structure of Semiconductor Device
CN104282616A (zh) 形成浅沟槽隔离结构的方法
KR20080071693A (ko) 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
CN103871968A (zh) Mos晶体管的制作方法
TW201916122A (zh) 半導體元件的製造方法
CN106952816B (zh) 鳍式晶体管的形成方法
CN107039272A (zh) 鳍式晶体管的形成方法
CN110648915B (zh) 半导体器件及其形成方法
TWI786454B (zh) 半導體裝置的形成方法
CN103165416B (zh) 用于刻蚀的硬掩膜及其制备方法以及mos器件的制造方法
CN105826364B (zh) 晶体管及其形成方法
CN106952815A (zh) 鳍式晶体管的形成方法
CN109891596B (zh) 制造用于N7/N5 FinFET和其他FinFET的气隙隔离物的方法
CN105097523A (zh) 鳍式场效应晶体管的形成方法
CN103531476B (zh) 半导体器件制造方法
CN104979204B (zh) 鳍式场效应晶体管的形成方法
CN105826232B (zh) 半导体结构的形成方法
CN108630611A (zh) 半导体结构及其形成方法
CN109300844B (zh) 鳍式晶体管及其形成方法
JP4946017B2 (ja) 半導体装置の製造方法
CN107591323A (zh) 隔离结构的形成方法
CN101752292B (zh) 浅沟槽隔离结构的制造方法
CN111933566A (zh) 浅沟槽隔离结构的形成方法
CN105655398A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151125