CN111933566A - 浅沟槽隔离结构的形成方法 - Google Patents

浅沟槽隔离结构的形成方法 Download PDF

Info

Publication number
CN111933566A
CN111933566A CN202011013437.0A CN202011013437A CN111933566A CN 111933566 A CN111933566 A CN 111933566A CN 202011013437 A CN202011013437 A CN 202011013437A CN 111933566 A CN111933566 A CN 111933566A
Authority
CN
China
Prior art keywords
substrate
groove
layer
oxide layer
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011013437.0A
Other languages
English (en)
Inventor
周儒领
蔡君正
许宗能
吴佳特
詹奕鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202011013437.0A priority Critical patent/CN111933566A/zh
Publication of CN111933566A publication Critical patent/CN111933566A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Abstract

本发明提供了一种浅沟槽隔离结构的形成方法，包括：提供衬底，刻蚀所述衬底形成沟槽；所述刻蚀过程残余氟基气体，所述沟槽的表面被自然氧化形成第一氧化层；对所述衬底进行NH3浸润处理，以去除所述第一氧化层；或者，对所述衬底进行NH3等离子体处理，以去除所述氟基气体和所述第一氧化层，避免残余的氟基气体以及第一氧化层造成沟槽中填充的隔离层进一步氧化，使沟槽中的隔离层横向（平行于衬底的方向上）变宽导致沟槽两侧的衬底损失，以减少工艺制备与电路设计之间的偏差，提高衬底的有效利用面积。

Description

浅沟槽隔离结构的形成方法
技术领域
本发明属于集成电路制造技术领域，具体涉及一种浅沟槽隔离结构的形成方法。
背景技术
伴随着对超大规模集成电路高集成度和高性能的需求的增加，半导体技术向着65nm甚至更小特征尺寸的技术节点发展，使得沟槽宽度也相应地缩小，深宽比亦随之提高，这就要求浅沟槽隔离结构的形成能力有进一步的提升。
衬底中形成浅沟槽隔离（STI）结构，即在位于衬底中的沟槽中填充隔离层。实际工艺过程中，沟槽中形成的隔离层存在氧化的现象，使沟槽中的隔离层横向（平行于衬底的方向上）变宽，导致沟槽两侧的衬底损失（变窄），使衬底的有效利用面积减少。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构的形成方法，避免沟槽中形成的隔离层进一步氧化，解决衬底损失的问题，以减少工艺制备与电路设计之间的偏差，提高衬底的有效利用面积。
本发明提供一种浅沟槽隔离结构的形成方法，包括：
提供衬底，刻蚀所述衬底形成沟槽；所述刻蚀的过程残余氟基气体，所述沟槽的表面被氧化形成第一氧化层；
对所述衬底进行NH3浸润处理，以去除所述第一氧化层；或者，对所述衬底进行NH3等离子体处理，以去除所述氟基气体和所述第一氧化层；
采用HARP工艺形成填充所述沟槽的隔离层。
进一步的，所述NH3浸润处理中，所述NH3的气体流量为 1000~10000sccm。
进一步的，所述NH3浸润处理中，工作温度范围为400~450℃。
进一步的，所述NH3浸润处理中，NH3与所述第一氧化层中的SiO2发生反应，生成Si、N2、H2和H2O。
进一步的，所述NH3等离子体处理包括：通入NH3和N2，所述NH3的气体流量为100-1500sccm，所述N2的气体流量为1000-15000sccm，通入NH3和N2的时间为2-60s。
进一步的，所述NH3等离子体处理的反应过程包括：
SiO2 (g) + 6HF (g) + 2NH3 (g)
Figure 429562DEST_PATH_IMAGE001
2H2O(g) + (NH4)2 SiF6 (s)
(NH4)2 SiF6 (s)
Figure 792671DEST_PATH_IMAGE001
(NH4)2 SiF6 (g) (>=100℃) 。
进一步的，所述NH3等离子体处理包括提供环境气体，所述环境气体包括N2、NO和N2O中的任意一种或两种以上的组合。
进一步的，浅沟槽隔离结构的形成方法，还包括：对所述隔离层进行退火与致密化处理。
进一步的，对所述隔离层进行退火与致密化处理包括：在纯O2环境下，在800~1200℃的温度范围内放置5~300分钟。
与现有技术相比，本发明具有如下有益效果：
本发明提供了一种浅沟槽隔离结构的形成方法，包括：提供衬底，刻蚀所述衬底形成沟槽；所述刻蚀过程残余氟基气体，所述沟槽的表面被自然氧化形成第一氧化层；对所述衬底进行NH3浸润处理，以去除所述第一氧化层；或者，对所述衬底进行NH3等离子体处理，以去除所述氟基气体和所述第一氧化层，避免残余的氟基气体以及第一氧化层造成沟槽中填充的隔离层进一步氧化，使沟槽中的隔离层横向（平行于衬底的方向上）变宽导致沟槽两侧的衬底损失，以减少工艺制备与电路设计之间的偏差，提高衬底的有效利用面积。
附图说明
图1为本发明实施例的一种浅沟槽隔离结构的形成方法流程示意图。
图2为本发明实施例的浅沟槽隔离结构形成沟槽后的示意图。
图3为本发明实施例的浅沟槽隔离结构去除第一氧化层后的示意图。
图4为本发明实施例的浅沟槽隔离结构形成隔离层后的示意图。
其中，附图标记如下：
11-衬底；12-衬垫氧化层；13-衬垫氮化层；14-第一氧化层；V-沟槽；
I-有源区；15-隔离层。
具体实施方式
本发明实施例提供了一种浅沟槽隔离结构的形成方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种浅沟槽隔离结构的形成方法，如图1所示，包括：
S1、提供衬底，刻蚀所述衬底形成沟槽；所述刻蚀过程残余氟基气体，所述沟槽的表面被氧化形成第一氧化层；
S2、对所述衬底进行NH3浸润处理，以去除所述第一氧化层；或者，对所述衬底进行NH3等离子体处理，以去除所述氟基气体和所述第一氧化层；
S3、采用HARP工艺形成填充所述沟槽的隔离层。
下面结合图2至图4介绍本发明实施例的浅沟槽隔离结构的形成方法的各步骤。
如图2所示，提供衬底11，刻蚀所述衬底11形成沟槽V；示例性的，所述沟槽的数量为多个，多个所述沟槽等间隔设置。所述刻蚀过程残余氟基气体，所述沟槽V的表面被氧化形成第一氧化层14，此处氧化为自然氧化，即在工艺过程中的环境下被动氧化，非人为设置的氧化工艺。
具体的，提供衬底11，在所述衬底11上依次形成衬垫氧化层12和衬垫氮化层 13,所述衬垫氧化层11的厚度例如为100-150埃。衬垫氧化层12缓解后续步骤形成的衬垫氮化层13对衬底11造成的应力。本发明所述的衬垫氧化层12的材质为氧化硅，其可以利用炉管氧化工艺制作。所述衬垫氮化层13的材质例如为氮化硅，所述衬垫氮化层13的厚度为100-200 埃，其可以利用化学气相沉积（CVD）工艺制作。本实施例中所述衬底11可以是以下所提到的材料中的至少一种：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半导体。在此仅是描述了可以形成半导体衬底的几个示例，本领域的技术人员可以根据半导体衬底上形成的半导体器件选择所述半导体衬底的类型，所述半导体衬底的类型不构成对本发明的保护范围的限制。
对所述衬垫氧化层12和衬垫氮化层13进行刻蚀，形成开口（未示出），所述开口用于定义沟槽V的位置和形状。对所述衬垫氧化层12和衬垫氮化层13的刻蚀采用基于氟的反应离子刻蚀(RIE)，反应气体包括氟基气体。
沿所述开口对开口下方的衬底11进行刻蚀工艺，形成沟槽V，定义出晶体管的有源区I。形成沟槽V的刻蚀采用基于氟的反应离子刻蚀(RIE)，反应气体包括氟基气体。
形成沟槽V之后，发明人研究发现，所述刻蚀过程残余氟基气体，所述沟槽V的表面在刻蚀过程中被氧化形成第一氧化层14，且第一氧化层14吸收了部分氟基气体，残余的氟基气体以及第一氧化层会使后续沟槽V中填充的隔离层进一步氧化，沟槽中的隔离层横向（平行于衬底的方向上）变宽，导致沟槽两侧的衬底损失。因此残余的氟基气体以及第一氧化层14对要形成的半导体器件非常不利，需要去除。
如图2和图3所示，对所述衬底进行NH3浸润处理，以去除所述第一氧化层；或者，对所述衬底进行NH3等离子体处理，以去除所述氟基气体和所述第一氧化层14。
所述NH3浸润处理工艺中，工作温度范围为400~450℃，所述NH3的气体流量为 1000~10000sccm，NH3浸润处理工艺中不需射频功率。 在NH3浸润处理工艺中，NH3与SiO2发生反应，将第一氧化层14中的SiO2脱氧处理生成Si、N2、H2和H2O。
所述NH3等离子体处理工艺中：通入NH3和N2，所述NH3的气体流量为100-1500sccm，所述N2的气体流量为1000-15000sccm，通入的时间为2-60s。所述NH3等离子体处理包括提供环境气体，优选含氮（N）气体，所述环境气体包括N2、NO和N2O中的任意一种或两种以上的组合。
所述NH3等离子体处理的反应过程包括：
SiO2 (g) + 6HF (g) + 2NH3 (g)
Figure 146292DEST_PATH_IMAGE001
2H2O(g) + (NH4)2 SiF6 (s)
(NH4)2 SiF6 (s)
Figure 272379DEST_PATH_IMAGE001
(NH4)2 SiF6 (g) (≥100℃) 在≥100℃的温度下加热，较佳 的，加热温度例如为150~200℃，使反应产生的副产物(NH4)2 SiF6 (s) 升华，由固态变成气 态，以将副产物去除。
如图4所示，采用HARP工艺形成填充所述沟槽V的隔离层15，隔离层15的材质例如为氧化硅。
进入45纳米技术节点之后，高纵横比工艺(High Aspect Ratio Process， HARP)大规模应用于浅沟槽隔离(Silicon Trench Isolation，STI)的沟槽填充工艺中。HARP工艺不但能满足技术节点沟槽填充的需求，而且因为其内在拉应力的作用，对NMOS 器件性能也有很好的促进作用。
在HARP工艺中利用Si(CH5O)(TEOS)和臭氧(O3)作为前驱物，调节O/TEOS的比率，以保证填缝能力，很好地满足纵横比(AR)>10:1的高深宽比的沟槽的填充。在HARP工艺中是通过热过程进行化学气相沉积(而不是等离子增强型化学气相沉积(PECVD))，因此不存在因等离子体轰击所导致的对衬底上的半导体结构和/或衬底的损坏。
接着，对所述隔离层15进行退火与致密化处理。
采用HARP工艺沉积得到的隔离层15，因采用 TEOS作为反应物，而且反应不完全而留存很多活性键结构等，当材料暴露在开放环境中时，非常容易造成材料性质的改变，比如应力会随着时间的增加因为吸收水汽而降低很多。另外，通过HARP工艺形成的隔离层15通常比较疏松、柔软，在通过化学机械研磨(CMP)工艺进行平坦化时容易产生凹陷缺陷，这种凹陷将给后续制程提供不平坦的界面。采用对所述隔离层15进行退火与致密化处理来消除这些不稳定因素，以使其性质稳定。
对所述隔离层进行退火与致密化处理，该处理可以在多种系统中进行。例如在垂直或水平熔炉中，或者在快速热处理（RTP）系统中进行。该退火设置在800~1200℃的温度范围内，进行5~300分钟的时间段，并且在纯O2环境下进行。还可以使用与氮气，氢气，氧气或其他气体结合的蒸汽环境。 时间将根据隔离层15的厚度而变化，并且优选在100~200分钟的范围内。
退火与致密化处理可在一个工艺过程中完成，退火高温和O2环境下使隔离层15致密化，使隔离层15具有较高的密度和硬度，以避免在平坦化隔离层15时产生凹陷缺陷。退火高温去除了水汽。
对所述隔离层15进行退火与致密化处理后，对所述沟槽V的隔离层15进行化学机械抛光处理。本发明提供了的浅沟槽隔离结构的形成方法可应用于45nm甚至更小特征尺寸的技术节点中。
除了对HARP工艺沉积得到的隔离层15进行退火与致密化处理工艺外，还可对其进行等离子体处理，以获得更加稳定且处于较高拉应力状态的隔离层15。可以采用单一的气体进行等离子体处理，例如，采用氮气、惰性气体或含氧气体对所述隔离层15进行等离子体处理，所述等离子体处理可以在等离子体增强化学(PECVD)腔室内进行，加热器温度在300~500℃之间，反应压力在1~10Torr之间，所述氮气或惰性气体的流量在1000~10000sccm之间，HFRF（高频射频）功率在50~3000W之间，反应时间在5~600秒之间。
综上所述，本发明提供了一种浅沟槽隔离结构的形成方法，包括：提供衬底，刻蚀所述衬底形成沟槽；所述刻蚀过程残余氟基气体，所述沟槽的表面被自然氧化形成第一氧化层；对所述衬底进行NH3浸润处理，以去除所述第一氧化层；或者，对所述衬底进行NH3等离子体处理，以去除所述氟基气体和所述第一氧化层，避免残余的氟基气体以及第一氧化层造成沟槽中填充的隔离层进一步氧化，使沟槽中的隔离层横向（平行于衬底的方向上）变宽导致沟槽两侧的衬底损失，以减少工艺制备与电路设计之间的偏差，提高衬底的有效利用面积。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种浅沟槽隔离结构的形成方法，其特征在于，包括：
提供衬底，刻蚀所述衬底形成沟槽；所述刻蚀的过程残余氟基气体，所述沟槽的表面被氧化形成第一氧化层；
对所述衬底进行NH3浸润处理，以去除所述第一氧化层；或者，对所述衬底进行NH3等离子体处理，以去除所述氟基气体和所述第一氧化层；
采用HARP工艺形成填充所述沟槽的隔离层。
2.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述NH3浸润处理中，所述NH3的气体流量为 1000~10000sccm。
3.如权利要求2所述的浅沟槽隔离结构的形成方法，其特征在于，所述NH3浸润处理中，工作温度范围为400~450℃。
4.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述NH3浸润处理中，NH3与所述第一氧化层中的SiO2发生反应，生成Si、N2、H2和H2O。
5.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述NH3等离子体处理包括：通入NH3和N2，所述NH3的气体流量为100-1500sccm，所述N2的气体流量为1000-15000sccm，通入NH3和N2的时间为2-60s。
6.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述NH3等离子体处理的反应过程包括：
SiO2 (g) + 6HF (g) + 2NH3 (g)
Figure 444042DEST_PATH_IMAGE001
2H2O(g) + (NH4)2 SiF6 (s)
(NH4)2 SiF6 (s)
Figure 626762DEST_PATH_IMAGE001
(NH4)2 SiF6 (g) (>=100℃) 。
7.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述NH3等离子体处理包括提供环境气体，所述环境气体包括N2、NO和N2O中的任意一种或两种以上的组合。
8.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，还包括：
对所述隔离层进行退火与致密化处理。
9.如权利要求8所述的浅沟槽隔离结构的形成方法，其特征在于，对所述隔离层进行退火与致密化处理包括：
在纯O2环境下，在800~1200℃的温度范围内放置5~300分钟。
CN202011013437.0A 2020-09-24 2020-09-24 浅沟槽隔离结构的形成方法 Pending CN111933566A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011013437.0A CN111933566A (zh) 2020-09-24 2020-09-24 浅沟槽隔离结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011013437.0A CN111933566A (zh) 2020-09-24 2020-09-24 浅沟槽隔离结构的形成方法

Publications (1)

Publication Number Publication Date
CN111933566A true CN111933566A (zh) 2020-11-13

Family

ID=73334132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011013437.0A Pending CN111933566A (zh) 2020-09-24 2020-09-24 浅沟槽隔离结构的形成方法

Country Status (1)

Country Link
CN (1) CN111933566A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11881428B2 (en) 2021-01-05 2024-01-23 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079391A (zh) * 2006-05-26 2007-11-28 中芯国际集成电路制造(上海)有限公司 用于半导体器件的具有高间隙填充能力的方法
CN101473419A (zh) * 2006-06-22 2009-07-01 东京毅力科创株式会社 干式非等离子体处理系统和使用方法
US20100129982A1 (en) * 2008-11-24 2010-05-27 Applied Materials, Inc. Integration sequences with top surface profile modification
CN105719950A (zh) * 2014-12-19 2016-06-29 朗姆研究公司 硅蚀刻与清洁
CN109950148A (zh) * 2017-12-20 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079391A (zh) * 2006-05-26 2007-11-28 中芯国际集成电路制造(上海)有限公司 用于半导体器件的具有高间隙填充能力的方法
CN101473419A (zh) * 2006-06-22 2009-07-01 东京毅力科创株式会社 干式非等离子体处理系统和使用方法
US20100129982A1 (en) * 2008-11-24 2010-05-27 Applied Materials, Inc. Integration sequences with top surface profile modification
CN105719950A (zh) * 2014-12-19 2016-06-29 朗姆研究公司 硅蚀刻与清洁
CN109950148A (zh) * 2017-12-20 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11881428B2 (en) 2021-01-05 2024-01-23 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP4984558B2 (ja) 半導体装置の製造方法
US7727828B2 (en) Method for fabricating a gate dielectric of a field effect transistor
US7888217B2 (en) Method for fabricating a gate dielectric of a field effect transistor
KR101615814B1 (ko) 얕은 트렌치 격리 구조물의 형성 방법
US8501632B2 (en) Methods of fabricating isolation regions of semiconductor devices and structures thereof
CN110476239B (zh) 使用反应性退火的间隙填充
US8716149B2 (en) Methods for fabricating integrated circuits having improved spacers
US7109104B2 (en) Methods of fabricating a semiconductor device having a metal gate pattern
US8580653B2 (en) Method for fabricating an isolation structure
US8828841B2 (en) Semiconductor device and method of manufacture
JP7118511B2 (ja) シリコン間隙充填のための二段階プロセス
WO2008008753A2 (en) A method for fabricating a gate dielectric layer utilized in a gate structure
JP5703590B2 (ja) 半導体装置の製造方法
US20080305609A1 (en) Method for forming a seamless shallow trench isolation
CN111933566A (zh) 浅沟槽隔离结构的形成方法
CN101980358B (zh) 隔离结构的制法
CN115799160A (zh) 半导体结构及其制作方法
JPH11288932A (ja) 高品質窒化珪素の高速蒸着
US9349814B2 (en) Gate height uniformity in semiconductor devices
CN107799459A (zh) 一种绝缘体上锗硅衬底及其制造方法和半导体器件
US20100206230A1 (en) Methods of low temperature oxidation
TWI839600B (zh) 低溫無蒸汽氧化物間隙填充
CN105097523A (zh) 鳍式场效应晶体管的形成方法
TW202140837A (zh) 低溫無蒸汽氧化物間隙填充
US9142422B2 (en) Methods of fabricating defect-free semiconductor structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201113

RJ01 Rejection of invention patent application after publication