CN109950148A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN109950148A CN109950148A CN201711386418.0A CN201711386418A CN109950148A CN 109950148 A CN109950148 A CN 109950148A CN 201711386418 A CN201711386418 A CN 201711386418A CN 109950148 A CN109950148 A CN 109950148A
- Authority
- CN
- China
- Prior art keywords
- coating
- oxide skin
- gas
- pad oxide
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
本发明提供一种半导体器件的制造方法,所述方法包括:提供半导体衬底,在所述半导体衬底上依次形成垫氧化物层和垫氮化物层;在所述半导体衬底、所述垫氧化物层和垫氮化物层中形成浅沟槽;在所述浅沟槽中填充隔离材料层以形成浅沟槽隔离结构,所述浅沟槽隔离结构顶部与所述垫氮化物层顶部齐平;去除所述垫氮化物层;去除所述垫氧化物层;其中去除所述垫氧化物层的步骤包括气体刻蚀,所述气体刻蚀采用包含HF的气体进行。根据本发明的半导体器件的制造方法,在垫氧化物去除过程中,采用包含HF的气体进行气体刻蚀,避免采用HF溶液进行湿法刻蚀过程中发生的表界面效应,从而避免了发生半导体衬底与浅沟槽隔离结构交界处出现的草皮(divot)缺陷。
Description
技术领域
本发明涉及半导体制造领域,具体而言涉及一种半导体器件的制造方法。
背景技术
随着半导体集成电路(IC)工业的迅速发展,芯片集成度的增加,器件变小, 器件尺寸和电学参数需要受到严格的控制。在半导体器件的制造过程中,浅沟槽 隔离结构和栅极形成过程中,往往涉及多步半导体衬底表面氧化物的去除和形成 步骤。然而,现有制造工艺中往往采用湿法工艺去除有源区表面氧化物层,从而 在半导体衬底与浅沟槽隔离结构的交接处形成草皮(divot)缺陷。这种草皮缺陷 导致后续形成金属栅极过程中的多晶硅伪栅极的去除不干净,导致金属栅极形成 过程中金属填充异常而产生器件偏移(deviceshift),影响半导体器件的性能。
为此,本发明提供了一种新的半导体器件的制造方法,用以解决现有技术中 的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分 中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护 的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术 方案的保护范围。
本发明提供了一种半导体器件的制造方法,所述方法包括:
提供半导体衬底,在所述半导体衬底上依次形成垫氧化物层和垫氮化物层;
在所述半导体衬底、所述垫氧化物层和所述垫氮化物层中形成浅沟槽;
在所述浅沟槽中填充隔离材料层以形成浅沟槽隔离结构,所述浅沟槽隔离结 构顶部与所述垫氮化物层顶部齐平;
去除所述垫氮化物层;
去除所述垫氧化物层;其中去除所述垫氧化物层的步骤包括气体刻蚀,所述 气体刻蚀采用包含HF的气体进行。
示例性的,所述气体还包含有NH3。
示例性的,所述气体还包含有惰性气体。
示例性的,所述去除垫氧化物层的步骤的反应温度在10℃-100℃之间。
示例性的,所述去除垫氧化物层的步骤在室温下进行。
示例性的,所述方法还包括在去除所述垫氮化物层之前去除部分所述隔离材 料层的步骤。
示例性的,所述去除所述垫氧化物层的步骤包括第一刻蚀步骤和第二刻蚀步 骤,其中所述第一刻蚀步骤采用所述气体进行刻蚀,所述第二刻蚀步骤采用液体 进行刻蚀。
示例性的,所述液体包括氢氟酸。
示例性的,所述第一刻蚀步骤采用多次循环刻蚀的方法。
示例性的,所述第一刻蚀步骤采用两次循环刻蚀。
根据本发明的半导体器件的制造方法,在垫氧化物层去除过程中,采用包含 HF的气体进行气体刻蚀,避免了采用HF溶液进行湿法刻蚀过程中发生的表界 面效应,从而避免了发生半导体衬底与浅沟槽隔离结构交界处出现的草皮(divot) 缺陷,提升了半导体器件的性能,提升了半导体器件制造过程中的产品良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了 本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1为在半导体衬底和浅沟槽隔离结构交界处形成有草皮缺陷的半导体器 件的结构示意图;
图2为根据本发明的一个实施例的一种半导体器件的制造方法的示例性流 程图;
图3A-3E为根据本发明的一个实施例的、一种半导体器件的制造方法中形 成的半导体器件的结构示意图;
图4为HF气体和NH3气体在氧化物层SiO2表面生成(NH4)2SiF6的原理示意 图;
图5A-5C为根据本发明的另一实施例的、一种半导体器件的制造方法中形 成的半导体器件的结构示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理 解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个 这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领 域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的描述,以说明本发明所 述的半导体器件的制造方法。显然,本发明的施行并不限于半导体领域的技术人 员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描 述外,本发明还可以具有其他实施方式。
应予以注意的是,这里所使用的术语仅是为了描述具体实施例,而非意图限 制根据本发明的示例性实施例。如在这里所使用的,除非上下文另外明确指出, 否则单数形式也意图包括复数形式。此外,还应当理解的是,当在本说明书中使 用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和 /或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、 组件和/或它们的组合。
现在,将参照附图更详细地描述根据本发明的示例性实施例。然而,这些示 例性实施例可以多种不同的形式来实施,并且不应当被解释为只限于这里所阐述 的实施例。应当理解的是,提供这些实施例是为了使得本发明的公开彻底且完整, 并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中,为 了清楚起见,夸大了层和区域的厚度,并且使用相同的附图标记表示相同的元件, 因而将省略对它们的描述。
在半导体器件的制造过程中,浅沟槽隔离结构和栅极形成过程中,往往涉及 多步半导体衬底表面氧化物形成和去除的步骤。一种典型的制造过程包括如下步 骤:提供半导体衬底,在所述半导体衬底表面依次形成垫氧化物层和垫氮化物层; 刻蚀半导体衬底,在半导体衬底内形成用以形成浅沟槽隔离结构的浅沟槽;在所 述浅沟槽中填充隔离材料层,以形成顶部与垫氮化硅层表面齐平的浅沟槽隔离结 构;去除所述垫氮化物层;去除所述垫氧化物层;执行离子注入,形成N阱和P 阱;在所述半导体衬底上形成虚拟栅极。然而在去除垫氧化物层的过程中往往采 用含有HF的溶液进行湿法刻蚀,由于湿法刻蚀中的溶液在半导体衬底上产生表 界面效应,半导体衬底与浅沟槽隔离结构的交界处形成草皮(divot)缺陷;刻蚀 时间的越长,这种缺陷越严重。如图1所示,在半导体衬底100上形成有浅沟槽 隔离结构101,在半导体衬底100和浅沟槽隔离结构101的交界处P位置形成有 草皮(divot)缺陷。这种草皮缺陷导致后续后栅工艺形成的金属栅极过程中的多 晶硅伪栅极的去除不干净,导致金属栅极形成过程中金属填充异常而产生器件偏 移(device shift),影响半导体器件的性能和良率。
为了解决现有技术中的技术问题,本发明提供了一种半导体器件的制造方 法,所述方法包括:
提供半导体衬底,在所述半导体衬底上依次形成垫氧化物层和垫氮化物层;
在所述半导体衬底、所述垫氧化物层和垫氮化物层中形成浅沟槽;
在所述浅沟槽中填充隔离材料层以形成浅沟槽隔离结构,所述浅沟槽隔离结 构顶部与所述垫氮化物层顶部齐平;
去除所述垫氮化物层;
去除所述垫氧化物层;其中去除所述垫氧化物层的步骤包括气体刻蚀,所述 气体刻蚀采用包含HF的气体进行。
根据本发明的半导体器件的制造方法,在垫氧化物层去除过程中,采用包含 HF的气体进行气体刻蚀,避免了采用HF溶液进行湿法刻蚀过程中发生的表界 面效应,从而避免了发生半导体衬底与浅沟槽隔离结构交界处出现的草皮(divot) 缺陷,提升了半导体器件的性能,提升了半导体器件制造过程中的产品良率。
下面参看图2、图3A-3E和图4对本发明的所提出的一种半导体器件的制造 方法和半导体器件进行示例性说明,图2为根据本发明的一个实施例的一种半导 体器件的制造方法的示例性流程图;图3A-3E为根据本发明的一个实施例的、 一种半导体器件的制造方法中形成的半导体器件的结构示意图;图4为HF气体 和NH3气体在氧化物层SiO2表面生成(NH4)2SiF6的原理示意图。
首先,参看图2,执行步骤S1:提供半导体衬底,在所述半导体衬底上依次 形成垫氧化物层和垫氮化物层。参看图3A,示出了根据本发明的实施例的、在 半导体衬底上依次形成垫氧化物层和垫氮化物层的结构示意图。提供半导体衬底 300,所述半导体衬底可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体 上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝 缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例,在本实施例 中,半导体衬底的构成材料选用单晶硅。
在所述半导体衬底300上依次形成垫氧化物层301和垫氮化物层302。形成 垫氧化物层301的工艺可以是热氧化工艺,如采用快速热氧化工艺或传统热氧化 工艺。采用热氧化工艺生成的垫氧化物具有较好的致密性,一方面作为缓冲层可 以释放垫氮化物层302和半导体衬底300之间的应力,另一方面作为后续离子注 入形成阱区过程中的半导体衬底的保护层,减少对半导体衬底的损伤。形成垫氮 化物层302的方法可以采用本领域技术人员所熟习的任何现有技术,优选化学气 相沉积法(CVD),如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、 快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。在本实施例 中,垫氧化物层301的材料为二氧化硅。所述垫氮化物层作为硬掩膜层,用于后续浅沟槽隔离结构的形成过程,所述垫氮化物层302的材料优选氮化硅。
接着,继续参看图2,执行步骤S2:在所述半导体衬底、所述垫氧化物层和 垫氮化物层中形成浅沟槽。
示例性的,在所述半导体衬底、所述垫氧化物层和垫氮化物层中形成浅沟槽 的步骤包括:在所述半导体衬底上形成图案化的光刻胶层,所述图案化的光刻胶 层露出所述半导体衬底上拟形成浅沟槽隔离结构的区域;以所述图案化的光刻胶 层为掩膜刻蚀所述垫氮化物层和垫氧化物层,以在所述垫氮化物层和所述垫氧化 物层中形成开口,所述开口暴露所述半导体衬底;以所述垫氮化物层为掩膜刻蚀 所述半导体衬底,以形成浅沟槽。所述形成图案化的光刻胶层材料可以是本领域 技术人员所熟知的方法;所述刻蚀垫氮化物和垫氧化物层,以及以垫氮化物层为 掩膜刻蚀半导体衬底的步骤可以采用干法刻蚀,等本领域技术人员所熟知的方 法,在此不再赘述。参看图3B,示出了在半导体衬底中形成浅沟槽的半导体器 件的结构示意图。在半导体衬底300中形成浅沟槽303。
接着,继续参看图2,执行步骤S3:在所述浅沟槽中填充隔离材料以形成浅 沟槽隔离结构,所述浅沟槽隔离结构顶部与所述垫氮化物层顶部齐平。示例性的, 在所述半导体衬底中形成浅沟槽隔离结构的步骤包括:在所述半导体衬底上覆盖 隔离材料层以填充所述沟槽;执行化学机械研磨,去除所述沟槽外的隔离材料层, 并停止在所述垫氮化物层上,以使所述隔离结构顶部与所述垫氮化物层顶部齐 平。如图3C所示,示出了在半导体衬底形成浅沟槽隔离结构的示意图。半导体 衬底300中的浅沟槽303中填充隔离材料层,形成浅沟槽隔离结构304。示例性 的,所述隔离材料层为SiO2。示例性的,填充所述隔离材料层的方法包括化学 气相沉积工艺,如高密度等离子化学气相沉积工艺或常压化学气相沉积工艺。
示例性的,在形成浅沟槽之后,沉积形成隔离材料层之前还包括在浅沟槽的 底部和侧壁形成衬垫氧化物层的步骤。形成衬垫氧化物层的工艺包括热氧化工 艺、化学气相沉积工艺。所述在浅沟槽底部和侧壁形成衬垫氧化物层的工艺为本 领域技术人员所熟知的工艺,在此不再赘述。
接着,继续参看图2,执行步骤S4:去除所述垫氮化物层。
所述去除垫氮化物层的步骤可以采用湿法或干法刻蚀工艺。示例性的,采用 湿法工艺去除,其中,湿法工艺采用如热磷酸等溶液。所述去除垫氮化物层的步 骤可以采用本领域所熟知的工艺,在此不再赘述。如图3D示出了,去除垫氮化 物层之后的半导体器件的结构示意图,其中隔离结构304的顶部高于垫氧化物层 301的顶部。
接着,继续参看图2,执行步骤S5:去除所述垫氧化物层。
去除所述垫氧化物层的步骤包括气体刻蚀,所述气体刻蚀采用包含HF的气 体进行。由于在这一过程中采用了包含HF的气体进行气体刻蚀,避免了采用 HF溶液刻蚀过程中发生的表界面效应,减少溶液在半导体衬底与浅沟槽隔离结 构交界处缺陷较为集中的部分发生的堆积和过蚀刻,减少刻蚀时间,从而避免了 发生半导体衬底与浅沟槽隔离结构交界处出现的草皮(divot)缺陷,提升半导体 器件制造过程中的产品良率,提升半导体器件的性能。在一个示例中,垫氧化物 层厚度为35~40埃,为保证垫氧化物层被完全去除往往在去除垫氧化物衬底的步 骤中进行过蚀刻。在采用液体进行湿法刻蚀的过程中,需要刻蚀70埃的垫氧化 物层以进行过蚀刻完全去除垫氧化物层。在本实施例中,采用包含气体刻蚀的步 骤去除50埃的垫氧化物层的刻蚀量进行过蚀刻即可达到过蚀刻完全去除垫氧化 物层的效果,从而可以在减少溶液刻蚀过程发生表界面效应的同时,减少刻蚀时 间,从而避免了发生半导体衬底与浅沟槽隔离结构交界处出现的草皮(divot)缺 陷,提升半导体器件制造过程中的产品良率,提升半导体器件的性能。
示例性的,所述采用包含HF的气体进行刻蚀的方法是将所述半导体衬底暴 露于包含有HF的气体的环境中。如图3E示出了去除垫氧化物层之后的半导体 器件的结构示意图。半导体衬底300上形成有浅沟槽隔离结构304。隔离结构304 顶部高于半导体衬底300,其中高出部分的高度被称之为台阶高度。
示例性的,所述气体还包括NH3。向HF气体中加入NH3可以减少HF与垫 氧化物层反应的活化能,从而使得反应在较低的温度下进行,例如在室温下进行。 如下公式所示,在不同NH3的浓度下HF与SiO2反应具有不同的反应活化能。
可以通过调整HF和NH3的气体浓度比例调整反应进行的活化能,即调整反 应进行的温度。示例性的,所述气体还包括惰性气体,用以调整HF和NH3的气 体浓度。示例性的,所述惰性气体包括Ar、He等气体。图4示出了HF气体和 NH3气体在氧化物层SiO2表面生成(NH4)2SiF6的原理示意图。将覆盖有垫氧化物 层的半导体衬底至于包含有HF气体和NH3气体其中,HF气体和NH3气体吸附 与氧化物层SiO2表面发生反应,生成(NH4)2SiF6。在一个示例中,HF的流量范 围为30~200sccm,NH3的流量范围为30~200sccm,Ar的流量范围为30~200sccm。 其中,反应的环境温度设置为10到100℃之间。在一个示例中,HF的流量设置 为80sccm,NH3的流量设置为800sccm,Ar的流量设置为68sccm。其中,反应 的环境温度设置为室温。
示例性的,所述去除所述垫氧化物层的步骤包括第一刻蚀步骤和第二刻蚀步 骤,其中所述第一刻蚀步骤采用所述气体进行刻蚀,所述第二刻蚀步骤采用液体 进行刻蚀。由于栅氧化物层的形成基于液体进行湿法刻蚀去除垫氧化物层的半导 体衬底表面形成,为了避免改用气体刻蚀后气体刻蚀形成的表面性质对后续栅氧 化物层的沉积产生影响。在去除所述垫氧化物层的这一步骤中将气体刻蚀与液体 湿法刻蚀进行结合,以保持后续栅氧化层形成过程中半导体衬底表面与浅沟槽隔 离结构表面的性质不变。继续以垫氧化物层的厚度为35~40埃,采用包含气体刻 蚀的步骤去除50埃的垫氧化物层的刻蚀量为示例进行说明。在采用第一刻蚀步 骤和第二刻蚀步骤进行此步去除垫氧化物层的步骤中,在所述第一刻蚀步骤中采 用包含HF的气体刻蚀垫氧化物层厚度为30埃,在第二刻蚀步骤中采用湿法刻 蚀垫氧化物层的厚度为20埃,从而在减少草皮缺陷的同时,不改变现有湿法刻蚀工艺形成半导体衬底表面状态,便于后续进一步进行栅极工艺。需要理解的是, 本实施例以采用气体刻蚀和湿法刻蚀同时进行的方法进行垫氧化物层的去除以 及对两步骤中去除垫氧化物层的量的说明仅仅是示例性的,本领域技术人员可以 根据需要仅采用一步气体刻蚀的方法进行去除,或者对两步骤中去除垫氧化物层 的量进行调整。
示例性的,所述第一刻蚀步骤采用循环刻蚀的方法。在垫氧化物刻蚀过程中, 位于半导体衬底表面不同区域的浅沟槽隔离结构中的隔离材料层被同时刻蚀,由 于不同区域的浅沟槽隔离结构的密集程度不同,从而在半导体衬底表面不同区域 形成不同的刻蚀速率,密集程度大的区域去除的更快,这一现象被称为负载效应。 在气体刻蚀过程中往往发生反应气体供给不足和反应产物排除不及时,导致密集 程度大的区域反应气体不够充分,密集程度小的区域反应气体过剩,而发生在密 集程度大的区域刻蚀速率慢,密集程度小的区域刻蚀速率快。为了减小负载效应 的发生,在执行气体刻蚀的过程中采用多次循环刻蚀的方法,一方面及时补充反 应气体,另一方面及时排出反应副产物。然而设计多次循环刻蚀的方法会带来刻 蚀时间的延长,工艺效率的降低。在一个示例中的,所述第一刻蚀步骤循环刻蚀 两次,即将半导体衬底分两次暴露于包含HF的气体中,通过半导体衬底从包含 HF的气体的环境中传入传出的过程弥补反应气体和排出反应副产物,从而减小 负载效应同时避免刻蚀时间的延长,保证工艺效率。
至此,已完成对本发明的一种半导体器件的制造方法的一个实施例的示例性 说明,需要理解的是,本实施例以第一刻蚀步骤和第二刻蚀步骤为示例以及包含 有HF以外的NH3、Ar等气体的气体刻蚀对本发明进行说明仅仅是示例性的, 任何包含有HF气体的刻蚀均适用于本发明。接下来,再对本发明的另一实施例 进行说明。
在下面的实施例中,半导体器件的制造方法的流程与图2所示的流程基本一 致,均包括步骤S1:提供半导体衬底,在所述半导体衬底上依次形成垫氧化物 层和垫氮化物层;步骤S2:在所述半导体衬底、所述垫氧化物层和垫氮化物层 中形成浅沟槽;步骤S3:在所述浅沟槽中填充隔离材料层以形成浅沟槽隔离结 构,所述浅沟槽隔离结构顶部与所述垫氮化物层顶部齐平;步骤S4:去除所述 垫氮化物层;以及步骤S5:去除所述垫氧化物层;其主要区别在于在去除所述 垫氮化物之前还包括去除部分所述隔离材料层。
如图4所示,示出了在去除垫氮化物之前去除部分所述隔离材料层所获得的 器件的结构示意图。半导体衬底300上形成有垫氧化物层301、垫氮化物层302 以及填充有隔离材料层的浅沟槽隔离结构305,其中,在部分去除隔离材料层之 后,浅沟槽隔离结构305的顶部低于垫氮化物层302的顶部。在去除垫氮化物层 302之前去除部分隔离材料层一方面是为了去除在形成隔离结构的过程中,化学 机械研磨后在垫氮化物层上残留的部分隔离材料层,另一方面是基于去除垫氮化 物层之后,浅沟槽隔离结构305顶部高度高于垫氧化物层的高度,为了在去除垫 氧化物层之后,使浅沟槽隔离结构达到预定的台阶高度,在去除垫氮化物之前去 除部分浅沟槽隔离结构对后续去除垫氧化物层工艺进行预调,从而达到所需要的 浅沟槽隔离结构的台阶高度。
在垫氧化物层的去除过程中,由于在采用气体刻蚀去除过程和采用液体刻蚀 去除过程中垫氧化物层和浅沟槽隔离结构中的隔离材料层往往具有不同的刻蚀 速率,这种刻蚀速率的不同往往是由于两者采用不同的形成工艺而造成,在进行 部分去除隔离材料层以控制台阶高度的条件下,在去除相同高度的部分隔离材料 层以控制台阶高度的过程中需要考虑因为采用不同的工艺去除垫氧化物层时的 差异。一般情况下,在后续去除同样厚度的垫氧化物层而获得相同台阶高度的浅 沟槽隔离结构的情况下,采用包含HF气体的气体刻蚀去除垫氧化物层工艺的过 程中部分去除所述隔离材料层的厚度较在湿法刻蚀去除垫氧化物层工艺的过程 中部分去除所述隔离材料层的厚度厚,从而,在部分去除隔离材料层的步骤中要 相应的减少隔离材料层的去除厚度。在一个示例中,采用湿法刻蚀垫氧化物层和 隔离材料层的刻蚀速率比为1:1.4,而采用气体刻蚀垫氧化物层和隔离材料层的刻蚀速率比可调节至1:1;从而,采用包含HF气体的气体刻蚀去除垫氧化物层 工艺的过程中部分去除隔离材料层的厚度较采用湿法刻蚀去除垫氧化物层工艺 的过程中部分去除隔离材料层的厚度厚10埃。需要理解的是,本领域技术人员 可以根据需要进行去除隔离材料层厚度的调节,同时需要理解的是,部分去除所 述隔离材料层的方法可以采用湿法刻蚀或采用包含HF气体的气体刻蚀,本领域 技术人员可以根据需要进行选择,本领域技术人员还可以根据需要通过调节刻蚀 速率比以调整去除隔离材料层的厚度。
在部分去除隔离材料层之后,如前述实施例所述,继续执行步骤S4:去除 垫氮化物层和步骤S5:去除垫氧化物层,其中,去除所述垫氧化物层的步骤包 括采用包含HF的气体进行气体刻蚀的步骤。如图5B,示出了在部分去除隔离 材料层之后去除垫氮化物层形成的半导体器件的结构示意图,其中浅沟槽隔离结 构305顶部高于、低于或者等于垫氧化物层的厚度,本领域技术人员可以根据所 要形成的浅沟槽隔离结构的台阶高度的具体需求进行选择。图5C示出了去除垫 氧化物层之后形成的半导体器件的机构示意图,其中浅沟槽隔离结构高出半导体 衬底的部分的高度为浅沟槽隔离结构的台阶高度。
至此,已完成对本发明的一种半导体器件的制造方法的另一个实施例的示例 性介绍,需要理解的是,所述在去除所述垫氮化物之前去除部分所述隔离材料层 的步骤仅仅是示例性的,本领域技术人员可以根据需要选择执行或不执行此步 骤。同时,根据本发明的一个实施例,在执行去除部分所述隔离材料层的步骤的 过程中可以根据需要进行选择去除隔离材料层的厚度。
综上所述,根据本发明的半导体器件的制造方法,在垫氧化物层去除过程中, 采用包含HF的气体进行气体刻蚀,避免了采用HF溶液进行湿法刻蚀过程中发 生的表界面效应,从而避免了发生半导体衬底与浅沟槽隔离结构交界处出现的草 皮(divot)缺陷,提升了半导体器件的性能,提升了半导体器件制造过程中的产 品良率。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是 用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外 本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教 导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的 范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制造方法,其特征在于,所述方法包括:
提供半导体衬底,在所述半导体衬底上依次形成垫氧化物层和垫氮化物层;
在所述半导体衬底、所述垫氧化物层和所述垫氮化物层中形成浅沟槽;
在所述浅沟槽中填充隔离材料层以形成浅沟槽隔离结构,所述浅沟槽隔离结构顶部与所述垫氮化物层顶部齐平;
去除所述垫氮化物层;
去除所述垫氧化物层;其中去除所述垫氧化物层的步骤包括气体刻蚀,所述气体刻蚀采用包含HF的气体进行。
2.如权利要求1所述的方法,其特征在于,所述气体还包含有NH3。
3.如权利要求1所述的方法,其特征在于,所述气体还包含有惰性气体。
4.如权利要求1所述的方法,其特征在于,所述去除垫氧化物层的步骤的反应温度在10℃-100℃之间。
5.如权利要求1所述的方法,其特征在于,所述去除垫氧化物层的步骤在室温下进行。
6.如权利要求1所述的方法,其特征在于,所述方法还包括在去除所述垫氮化物层之前去除部分所述隔离材料层的步骤。
7.如权利要求1所述的方法,其特征在于,所述去除所述垫氧化物层的步骤包括第一刻蚀步骤和第二刻蚀步骤,其中所述第一刻蚀步骤采用所述气体进行刻蚀,所述第二刻蚀步骤采用液体进行刻蚀。
8.如权利要求7所述的方法,其特征在于,所述液体包括氢氟酸。
9.如权利要求7所述的方法,其特征在于,所述第一刻蚀步骤采用多次循环刻蚀的方法。
10.如权利要求9所述的方法,其特征在于,所述第一刻蚀步骤采用两次循环刻蚀。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711386418.0A CN109950148A (zh) | 2017-12-20 | 2017-12-20 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711386418.0A CN109950148A (zh) | 2017-12-20 | 2017-12-20 | 一种半导体器件的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109950148A true CN109950148A (zh) | 2019-06-28 |
Family
ID=67004225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711386418.0A Pending CN109950148A (zh) | 2017-12-20 | 2017-12-20 | 一种半导体器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109950148A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111933566A (zh) * | 2020-09-24 | 2020-11-13 | 晶芯成(北京)科技有限公司 | 浅沟槽隔离结构的形成方法 |
CN112563190A (zh) * | 2020-12-09 | 2021-03-26 | 广州粤芯半导体技术有限公司 | 一种浅沟槽隔离结构的形成方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060267130A1 (en) * | 2003-06-26 | 2006-11-30 | Rj Mears, Llc | Semiconductor Device Including Shallow Trench Isolation (STI) Regions with a Superlattice Therebetween |
CN101290909A (zh) * | 2007-04-20 | 2008-10-22 | 华邦电子股份有限公司 | 栅介电层的制造方法 |
CN101459108A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 形成浅沟槽隔离结构的方法和形成浅沟槽的刻蚀方法 |
CN102437037A (zh) * | 2011-09-08 | 2012-05-02 | 上海华力微电子有限公司 | 一种有效减少水痕缺陷的方法 |
CN104576503A (zh) * | 2013-10-28 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
CN104752307A (zh) * | 2013-12-25 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离结构及其制造方法 |
-
2017
- 2017-12-20 CN CN201711386418.0A patent/CN109950148A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060267130A1 (en) * | 2003-06-26 | 2006-11-30 | Rj Mears, Llc | Semiconductor Device Including Shallow Trench Isolation (STI) Regions with a Superlattice Therebetween |
CN101290909A (zh) * | 2007-04-20 | 2008-10-22 | 华邦电子股份有限公司 | 栅介电层的制造方法 |
CN101459108A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 形成浅沟槽隔离结构的方法和形成浅沟槽的刻蚀方法 |
CN102437037A (zh) * | 2011-09-08 | 2012-05-02 | 上海华力微电子有限公司 | 一种有效减少水痕缺陷的方法 |
CN104576503A (zh) * | 2013-10-28 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
CN104752307A (zh) * | 2013-12-25 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离结构及其制造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111933566A (zh) * | 2020-09-24 | 2020-11-13 | 晶芯成(北京)科技有限公司 | 浅沟槽隔离结构的形成方法 |
CN112563190A (zh) * | 2020-12-09 | 2021-03-26 | 广州粤芯半导体技术有限公司 | 一种浅沟槽隔离结构的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102683415B (zh) | 体衬底上制造的被隔离的三栅极晶体管 | |
CN105590846B (zh) | 半导体结构的形成方法 | |
KR101072760B1 (ko) | 실리콘에 정사각형 커트를 생성하기에 적합한 습식 에칭 및그로부터 얻은 구조체 | |
US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
CN102024761A (zh) | 用于形成半导体集成电路器件的方法 | |
US20060134882A1 (en) | Method to improve device isolation via fabrication of deeper shallow trench isolation regions | |
US7682929B2 (en) | Method and structure for double lining for shallow trench isolation | |
CN101770974A (zh) | 浅沟槽隔离结构的制造方法 | |
CN109950148A (zh) | 一种半导体器件的制造方法 | |
JP5703590B2 (ja) | 半導体装置の製造方法 | |
JPH11340317A (ja) | 分離構造形成方法 | |
TWI321813B (zh) | ||
CN103489822A (zh) | 一种半导体器件的制造方法 | |
CN102569063B (zh) | 半导体装置的制造方法 | |
JP2006120715A (ja) | 半導体ウェハの製造方法 | |
CN102931084A (zh) | 半导体器件的制造方法 | |
TWI278070B (en) | Semiconductor device having step gates and method for fabricating the same | |
CN105826364B (zh) | 晶体管及其形成方法 | |
CN104851834B (zh) | 一种半导体器件的制备方法 | |
CN107464741A (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN103594413A (zh) | 一种浅沟槽隔离结构的制作方法 | |
CN102361018B (zh) | 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法 | |
TWI305017B (en) | Semiconductor devices and methods for fabricating gate spacers | |
CN103531454A (zh) | 半导体器件制造方法 | |
CN104347510B (zh) | 一种半导体器件及其制作的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190628 |