CN101290909A

CN101290909A - 栅介电层的制造方法

Info

Publication number: CN101290909A
Application number: CNA2007101044261A
Authority: CN
Inventors: 倪志荣; 韩敬仁; 罗文勋
Original assignee: Winbond Electronics Corp
Current assignee: Winbond Electronics Corp
Priority date: 2007-04-20
Filing date: 2007-04-20
Publication date: 2008-10-22
Anticipated expiration: 2027-04-20
Also published as: CN100565838C

Abstract

本发明提供一种栅介电层的制造方法，先提供一基底，基底包括高压组件区与低压组件区，且基底中已形成有多个隔离结构，这些隔离结构凸出于基底。之后于基底上形成一层高压栅介电层，然后于高压组件区的高压栅介电层上形成保护层。接着，进行干式蚀刻步骤，移除低压组件区的部分高压栅介电层。继而进行湿式蚀刻步骤，移除低压组件区剩余的高压栅介电层。而后，移除保护层，并且于低压组件区的基底上形成一层低压栅介电层。

Description

栅介电层的制造方法

技术领域

本发明是有关于一种半导体组件的制造方法，且特别是有关于一种栅介电层的制造方法。

背景技术

随着集成电路领域的快速发展，高效能、高积集度、低成本、轻薄短小已成为电子产品设计制造上所追寻的目标。

将高压组件与低压组件整合在同一芯片上，是可以达到上述要求的一种方法。例如使用低压组件来制造控制电路，使用高压组件来制造可程序化只读存储器(Electrically Programmable Read-Only Memory；EPROM)、闪存(Flash Memory)或是液晶显示器的驱动电路等等。

然而，为了能够承受较高的崩溃电压(breakdown voltage)，高压组件中栅氧化层的厚度往往需要大于200埃，远远厚于低压组件中栅氧化层的厚度。这么一来，将使得高压组件与低压组件的整合工艺当中，出现种种难题。

图1A至图1C是绘示公知栅氧化层的制造流程剖面图。请先参照图1A，基底100具有高压组件区102与低压组件区104，基底100中设置有隔离结构110。基底100上设置有一层高压栅氧化层120，且高压组件区102的高压栅氧化层120上设置有一层光致抗蚀剂层130。

接着，请参照图1B，以湿式蚀刻工艺移除低压组件区104的高压栅氧化层120，裸露出基底100。湿式蚀刻工艺所使用的蚀刻剂会侵蚀隔离结构110，而于隔离结构110与基底100的交界处形成凹穴(divot)115。

然后，请参照图1C，移除光致抗蚀剂层130，并且利用热氧化法于基底100上形成低压栅氧化层140。由于前述凹穴115的存在，隔离结构110边角周围部分的凹穴115会影响硅基底100的氧化速率，使得隔离结构110与基底100的交界处所形成的低压栅氧化层140的厚度会比较薄，造成厚度不均的问题，亦即所谓的栅氧化层薄化(gate oxide thinning)。这种现象会降低栅氧化层的可靠度(reliability)，造成组件崩溃总电荷、崩溃电压、起始电压等电性上的问题，为半导体工艺中所不乐见。

发明内容

有鉴于此，依照本发明提供实施例的目的就是在提供一种栅介电层的制造方法，可以降低隔离结构侧蚀的问题，避免低压栅介电层薄化的现象发生。

本发明提出一种栅介电层的制造方法，包括提供一基底，基底包括高压组件区与低压组件区，且基底中已形成有多个隔离结构，这些隔离结构凸出于基底。之后于基底上形成一层高压栅介电层，然后于高压组件区的高压栅介电层上形成保护层。接着，进行干式蚀刻步骤，移除低压组件区的部分高压栅介电层。继而进行湿式蚀刻步骤，移除低压组件区剩余的高压栅介电层。而后，移除保护层，并且于低压组件区的基底上形成一层低压栅介电层。

依照本发明的实施例所述的栅介电层的制造方法，其中于湿式蚀刻步骤之后，隔离结构与基底表面的交界处高于基底的转角表面。

上述栅介电层的制造方法，先进行干式蚀刻步骤，再进行湿式蚀刻步骤，通过减少湿式蚀刻剂的用量，以避免隔离结构侧壁的蚀刻凹陷问题，如此一来，后续低压栅介电层便不会因此而产生薄化的现象，进而可以提高低压栅介电层的可靠度。

附图说明

图1A至图1C是绘示公知栅氧化层的制造流程剖面图。

图2A至图2D是绘示本发明一实施例的一种栅介电层的制造流程剖面图。

符号说明：

100、200：基底 102、202：高压组件区

104、204：低压组件区 110、210：隔离结构

115：凹陷 120：高压栅氧化层

130：光致抗蚀剂层 140：低压栅氧化层

215：交界处 220：高压栅介电层

230：保护层 240：低压栅介电层

具体实施方式

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下。

图2A至图2D是绘示本发明一实施例的一种栅介电层的制造方法。

请参照图2A，本发明提出的避免栅介电层薄化的栅介电层的制造方法，首先提供基底200，其例如是半导体基底如硅基底。基底200至少包括了高压组件区202与低压组件区204。基底200中已形成有多个隔离结构210，这些隔离结构210凸出于基底200，亦即隔离结构210的顶面高于基底200的顶面。隔离结构210例如是浅沟渠隔离结构，其材质例如是氧化硅，形成方法例如是高密度电浆化学气相沉积法，此为熟知本领域者所周知，于此不赘述。

之后于基底200上形成一层高压栅介电层220。高压栅介电层220的材质例如是氧化硅，其形成方法例如是热氧化法或是化学气相沉积法。在一实施例中，由于高压栅介电层220需要耐受较高的电压，其厚度例如是200～500埃之间，较佳例如是介于250～450埃之间。

然后，于高压组件区202的高压栅介电层220上形成保护层230。保护层230例如是一层图案化光致抗蚀剂层，其形成方法例如是先以旋转涂布(spincoating)的方式于基底200上形成一层光致抗蚀剂层(未绘示)，于曝光后进行图案的显影而形成图案化光致抗蚀剂层。当然，保护层230也可以是其它材质的掩模层，例如氮化硅、碳化硅。

接着，请参照图2B，进行干式蚀刻步骤，移除低压组件区204的部分高压栅介电层202。干式蚀刻步骤例如是电浆蚀刻或反应性离子蚀刻工艺。为了避免对基底200产生电浆破坏(plasma damage)破坏，干式蚀刻步骤例如是采用低功率(Low Power)的干式蚀刻步骤。使用的功率例如是介于50～200瓦特之间，较佳是介于80～120瓦特之间。在一较佳实施例中，例如是采用低功率的反应性离子蚀刻工艺。

由于后续为湿式蚀刻步骤，因而此处的干式蚀刻步骤较佳是使用寡聚合物(Polymer-less)的蚀刻气体，以免产生过多难以移除的聚合物，而影响后续湿式蚀刻步骤。蚀刻气体例如是采用蚀刻氧化硅的气体，如四氟化碳(CF₄)与氧气(O₂)。在一实施例中，四氟化碳的流量为30～150sccm，较佳是介于50～90sccm之间，氧气流量为5～40sccm，较佳是介于10～25sccm之间。

高压栅介电层220的厚度约为200～500埃，因此，干式蚀刻步骤的蚀刻量只有数百埃左右，为顾及蚀刻的均匀性，在本实施例中，尽量提高其反应腔压力，以便有较长的蚀刻时间来获得较佳的蚀刻均匀性。反应腔压力例如是约50～300mtorr，较佳例如是100～200mtorr之间。干式蚀刻步骤约移除大于等于原高压栅介电层220厚度的二分之一，留下约小于等于100埃的厚度，由后续的湿式蚀刻步骤来移除。

虽然上述干式蚀刻步骤已选用了寡聚合物的蚀刻气体，但为了避免残留的聚合物影响了后续湿式蚀刻工艺，降低蚀刻剂移除低压组件区204的高压栅介电层220的效果。因此，在一实施例中，例如是在上述干式蚀刻步骤之后，利用灰化(ashing)，以去除残留的聚合物。较佳实施例是使用氧气与惰性气体为反应气体，进行临场灰化(in-situ ashing)的步骤，在同一反应腔中，实时地移除可能残存的聚合物，但对保护层230的蚀刻量较轻微。其中，惰性气体可以是氮气、氩气或其它钝气，较佳为氩气。

继而，请参照图2C，进行湿式蚀刻步骤，移除低压组件区204的高压栅介电层220。湿式蚀刻步骤例如是以氢氟酸为蚀刻剂，如稀释的氢氟酸(diluted hydrogen fluoride，DHF)或缓冲氢氟酸(BHF)，较佳是采用含氟化铵(ammonium fluoride，NH₄F)的缓冲氢氟酸，更佳是使用含有界面活性剂(surfactant)的缓冲氢氟酸。

由于先进行干式蚀刻步骤之后，才进行湿式蚀刻步骤，湿式蚀刻移除的高压栅介电层220厚度不多，仅约100埃左右。隔离结构210的转角损失不多，隔离结构210与基底200表面的交界处215仍然能够高于基底200的转角表面。

然后，请参照图2D，移除保护层230，移除的方法例如是干式蚀刻法或湿式蚀刻法。保护层230如为图案化光致抗蚀剂层，其移除方法例如是干式去光致抗蚀剂或湿式去光致抗蚀剂，较佳例如是氧电浆灰化或反应硫酸与双氧水的湿式去光致抗蚀剂法。

之后，于低压组件区204的基底200上形成一层低压栅介电层240。低压栅介电层240的材质例如是氧化硅，其形成方法例如是热氧化法。由于隔离结构210与基底200表面的交界处215高于基底200的转角表面，因此，低压栅介电层240不会因为隔离结构210角落的凹陷产生薄化的现象，而可以均匀地形成于基底200上，从而有助于提升低压栅介电层240的可靠度，避免崩溃电荷、崩溃电压或是启使电压等电性劣化的问题。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围，当可作少许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims

1.一种栅介电层的制造方法，该方法包括下列步骤：

提供一基底，该基底包括一高压组件区与一低压组件区，且该基底中已形成有多个隔离结构，该些隔离结构凸出于该基底；

于该基底上形成一高压栅介电层；

于该高压组件区的该高压栅介电层上形成一保护层；

进行一干式蚀刻步骤，移除该低压组件区的部分该高压栅介电层；

进行一湿式蚀刻步骤，移除该低压组件区剩余的该高压栅介电层；

移除该保护层；以及

于该低压组件区的该基底上形成一低压栅介电层。

2.如权利要求1所述的栅介电层的制造方法，其中于该湿式蚀刻步骤之后，该隔离结构与该基底表面的交界处高于该基底的转角表面。

3.如权利要求1所述的栅介电层的制造方法，其中该干式蚀刻步骤包括一反应性离子蚀刻工艺。

4.如权利要求1所述的栅介电层的制造方法，其中该干式蚀刻步骤为一低功率干式蚀刻步骤。

5.如权利要求1所述的栅介电层的制造方法，其中该干式蚀刻步骤是使用寡聚合物的一蚀刻气体。

6.如权利要求5所述的栅介电层的制造方法，其中该蚀刻气体包括四氟化碳与氧气。

7.如权利要求1所述的栅介电层的制造方法，其中于该干式蚀刻步骤之后，该低压组件区剩余的该高压栅介电层的厚度小于等于原高压栅介电层厚度的二分之一。

8.如权利要求1所述的栅介电层的制造方法，其中该干式蚀刻步骤与该湿式蚀刻步骤之间，还包括进行一灰化步骤。

9.如权利要求8所述的栅介电层的制造方法，其中该灰化步骤是使用氧氧气与惰性气体为反应气体。

10.如权利要求1所述的栅介电层的制造方法，其中该湿式蚀刻步骤的蚀刻剂包括氢氟酸。

11.如权利要求1所述的栅介电层的制造方法，其中该低压栅介电层的形成方法包括热氧化法。

12.如权利要求1所述的栅介电层的制造方法，其中该保护层为一图案化光致抗蚀剂层。