CN112563190A - 一种浅沟槽隔离结构的形成方法 - Google Patents
一种浅沟槽隔离结构的形成方法 Download PDFInfo
- Publication number
- CN112563190A CN112563190A CN202011448755.XA CN202011448755A CN112563190A CN 112563190 A CN112563190 A CN 112563190A CN 202011448755 A CN202011448755 A CN 202011448755A CN 112563190 A CN112563190 A CN 112563190A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- substrate
- hard mask
- isolation structure
- shallow trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 119
- 238000002955 isolation Methods 0.000 title claims abstract description 43
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 49
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 40
- 238000001039 wet etching Methods 0.000 claims abstract description 38
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 37
- 239000000126 substance Substances 0.000 claims abstract description 20
- 238000007517 polishing process Methods 0.000 claims abstract description 16
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 24
- 238000004140 cleaning Methods 0.000 claims description 23
- 238000005498 polishing Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 239000002002 slurry Substances 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 4
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 239000000243 solution Substances 0.000 abstract description 11
- 239000007864 aqueous solution Substances 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 5
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 146
- 235000012431 wafers Nutrition 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 239000007788 liquid Substances 0.000 description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 3
- 235000011114 ammonium hydroxide Nutrition 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种浅沟槽隔离结构的形成方法，通过在执行化学机械研磨工艺时，调整所述沟槽内第三介质层的高度，代替了在所述第一湿法刻蚀工艺去除所述硬掩模层工艺之前通过氢氟酸调整所述第三介质层的高度的技术方案，避免了清洗所述衬底上残留氢氟酸时的水溶液带入所述第一湿法刻蚀工艺的溶液中，造成热磷酸的爆沸，避免了热磷酸爆沸导致晶圆位置异常，进而导致晶圆刮伤，产生制程缺陷报废的问题。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种浅沟槽隔离结构的形成方法。
背景技术
随着集成电路高密度的发展趋势，构成电路的器件更紧密地放置在芯片中以适应芯片的可用空间。相应地，半导体衬底单位面积上有源器件的密度不断增加，因此器件之间的有效绝缘隔离变得更加重要。
浅沟槽隔离(Shallow Trench Isolation，STI)技术具有良好的隔离效果(例如工艺隔离效果和电性隔离效果)，浅沟槽隔离技术还具有减少占用晶圆表面的面积、增加器件的集成度等优点。因此，随着集成电路尺寸的减小，器件有源区之间的隔离现主要采用浅沟槽隔离结构。
为了获得较佳的浅沟槽隔离结构平坦度，在浅沟槽隔离结构制造过程中，需要采用化学机械研磨(CMP)工艺。氮化硅经常用于化学机械研磨(CMP)的停止功能，在化学机械研磨工艺达到目的后，氮化硅需要被清洗掉，该清洗的工艺是使用湿法高温磷酸刻蚀。实践中发现高温磷酸对晶圆上的氮化硅刻蚀制程中，产生的爆沸很难控制。高温磷酸爆沸使晶圆位置异常，导致晶圆刮伤，产生制程缺陷报废。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构的形成方法，以解决湿法刻蚀中热磷酸爆沸的问题。
为解决上述技术问题，本发明提供一种浅沟槽隔离结构的形成方法，包括：
提供一衬底，所述衬底上依次形成有第一介质层和硬掩膜层，所述衬底中形成有沟槽，所述沟槽内形成有第二介质层和第三介质层，所述第二介质层覆盖所述沟槽的底部和侧壁，所述第三介质层覆盖所述第二介质层并填满所述沟槽；
执行化学机械研磨工艺，以使所述第三介质层的高度等于或者低于所述硬掩膜层的高度；
执行第一湿法刻蚀工艺，以去除硬掩模层；以及，
执行第二湿法刻蚀工艺，去除第一介质层以及高于所述衬底的第三介质层，以形成浅沟槽隔离结构。
可选的，所述化学机械研磨工艺中的研磨液为二氧化硅研磨液或者二氧化铈研磨液。
可选的，所述第一硬掩模层和所述第三介质层的研磨速度的比值为1:3。
可选的，所述第一湿法刻蚀工艺的刻蚀液为热磷酸。
可选的，所述热磷酸的温度为150℃-170℃。
可选的，所述第二湿法刻蚀工艺的刻蚀液为氢氟酸。
可选的，所述第一湿法刻蚀工艺之后，还包括：执行SC1清洗工艺，以去除衬底上的杂质。
可选的，所述第一湿法刻蚀工艺之后，以及所述SC1清洗工艺之前，还包括：执行第一纯水清洗工艺，以去除衬底上残留的热磷酸。
可选的，所述第一纯水清洗工艺的温度为50℃-70℃。
可选的，所述SC1清洗工艺之后，还包括：执行干燥工艺，以获得干燥的所述衬底。
与现有技术相比，本发明的有益效果如下：
本发明提供的一种浅沟槽隔离结构的形成方法，通过化学机械研磨工艺，获得第三介质层的高度低于硬掩模层的高度，进一步通过热磷酸去除了硬掩模层和通过氢氟酸去除了第一介质层，避免了在热磷酸去除硬掩模层步骤之前采用氢氟酸调整第三介质层的高度，从而能够解决热磷酸去除硬掩模层时出现爆沸的问题。
附图说明
图1是本发明实施例的浅沟槽隔离结构的形成方法流程示意图；
图2至图5是本发明实施例一的浅沟槽隔离结构的形成方法对应的结构示意图；
图6至图9是本发明实施例二的浅沟槽隔离结构的形成方法对应的结构示意图；
附图标记，
10-衬底；11-第一介质层；12-硬掩模层；13-第二介质层；14-第三介质层。
具体实施方式
发明人经研究发现，在半导体晶圆制造过程中，氮化硅主要用于机械研磨的停止功能，在机械研磨工艺达到目的后，氮化硅需要被清洗掉，清洗的工艺是用湿法高温磷酸刻蚀。实践中发现高温磷酸对晶圆氮化硅刻蚀制程的过程中，产生的爆沸很难控制。
详细的，晶圆上形成有浅沟槽隔离结构，在化学机械研磨平坦化工艺之后，通常执行如下步骤：
步骤一，晶圆进入23摄氏度氢氟酸水溶液，所述氢氟酸水溶液的氢氟酸和水的体积比例如是1:100，其目的是调节利用HDP(High Density Plasma chemical vapourdeposition，HDP-CVD,高密度等离子体化学气相淀积)工艺形成的STI填充层的高度，制程结束到再进入纯水槽工艺以清洗掉晶圆表面的氢氟酸，然后进入磷酸制程去除氮化硅制程。
步骤二，在纯水槽工艺结束后，从纯水槽中将晶圆取出转移到磷酸槽以刻蚀掉晶圆表面的氮化硅材料。该制程使用85％热磷酸并保持在恒定的温度下进行刻蚀。为了保持磷酸对氮化硅最佳的蚀刻速率及对氮化硅与二氧化硅的蚀刻选择比，设置制程温度在160摄氏度。反应方程式如下：
Si3N4+12H2O→3Si(OH)4+4NH3↑(H3PO4催化剂) (1)
从反应方程式(1)得知，参与Si3N4的反应物是H2O。
由于晶圆从纯水槽制程工艺结束后，会携带少量的水突然进入160摄氏度的热磷酸槽，导致磷酸含量降低，这样有两个异常会产生:
第一，磷酸槽的温度设定是160摄氏度，水的沸点是100摄氏度，突然进入的水马上就会产生严重的爆沸,使晶圆位置异常,导致晶圆刮伤产生制程缺陷报废。
第二，从反应方程式(1)得知，清洗掉氮化硅主要是有水的存在，在温度不变的情况下，突然增加外来水的量，会增大氮化硅的蚀刻速率及二氧化硅的刻蚀速率而导致制程不稳定，使晶圆制程异常导致报废。
发明人曾尝试降低磷酸槽的水含量，这样处理确实降低了磷酸的爆沸，但也降低了磷酸洗掉氮化硅的速率，进而影响机台的出货速度。
基于上述研究，本发明提供的一种浅沟槽隔离结构的形成方法，通过化学机械研磨工艺，获得第三介质层的高度低于硬掩模层的高度，进一步通过热磷酸去除了硬掩模层和通过氢氟酸去除了第一介质层，避免了在热磷酸去除硬掩模层步骤之前采用氢氟酸调整第三介质层的高度，从而能够解决热磷酸去除硬掩模层时出现爆沸的问题。
以下结合附图和具体实施例对本发明提出的一种浅沟槽隔离结构的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
【实施例一】
图1为本发明实施例的浅沟槽隔离结构的形成方法的流程示意图。如图1所示，本实施例提供一种浅沟槽隔离结构的形成方法，包括：
步骤S10，提供一衬底，所述衬底上依次形成有第一介质层和硬掩膜层，所述衬底中形成有沟槽，所述沟槽内形成有第二介质层和第三介质层，所述第二介质层覆盖所述沟槽的底部和侧壁，所述第三介质层覆盖所述第二介质层并填满所述沟槽。
步骤S20，执行化学机械研磨工艺，以获得所述第三介质层的高度低于所述硬掩膜层。
步骤S30，执行第一湿法刻蚀工艺，以去除硬掩模层。
步骤S40，执行第二湿法刻蚀工艺，去除第一介质层，以形成浅沟槽隔离结构。
图2至图5是本发明实施例一的浅沟槽隔离结构的形成方法对应的结构示意图。下面结合附图2～图5对本实施例提供的浅沟槽隔离结构的形成方法其各个步骤进行详细说明。
请参考图2，在步骤S10中，提供一衬底10，所述衬底10上依次形成有第一介质层11和硬掩膜层12，所述衬底10中形成有沟槽，所述沟槽内形成有第二介质层13和第三介质层14，所述第二介质层13覆盖所述沟槽的底部和侧壁，所述第三介质层14覆盖所述第二介质层13并填满所述沟槽。
其中，所述衬底10可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合，其可以为单层结构，也可以包括多层结构。因此，衬底100可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料，也可以包括诸如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。
具体的，所述衬底10上依次形成有第一介质层11和硬掩膜层12。所述第一介质层11例如是氧化硅，所述硬掩膜层12例如是氮化硅，所述第一介质层11和所述硬掩膜层12可以通过CVD法形成。形成硬掩膜层12之后，可在所述硬掩膜层12上形成图形化的光刻胶，以所述图形化的光刻胶层为掩膜，刻蚀所述硬掩膜层12、所述第一介质层11以及部分所述衬底10，形成沟槽。接着，可在所述沟槽内形成第二介质层13，所述第二介质层13覆盖所述沟槽的底部和侧壁，所述第二介质层13例如是氧化硅，可以通过热氧化的方式形成，通过高温氧化可以修复所述沟槽表面Si的损伤。接着，可在所述第二介质层13上形成第三介质层14，所述第三介质层14覆盖所述第二介质层13和硬掩膜层12并填满所述沟槽。所述第三介质层14例如是氧化硅，可以通过采用高密度等离子体化学气相淀积(High Density Plasmachemical vapour deposition，HDP-CVD)形成。
请参考图3，在步骤S20中，执行化学机械研磨工艺，去除硬掩膜层12上方的第三介质层14，并使得所述沟槽内的第三介质层14的高度低于所述硬掩膜层12。所述化学机械研磨工艺的研磨液例如是二氧化硅研磨液或者二氧化铈研磨液，所述研磨液对硬掩膜层12(本实施例中是氮化硅)和第三介质层14(本实施例中是HDP沉积的氧化硅)的研磨速度例如是1:3，在本实施例中，所述硬掩膜层12的厚度例如是500埃-1200埃，所述第三介质层14的厚度例如是3000埃-8000埃，具体实施时，所述硬掩膜层12和所述第三介质层14的厚度还可以根据需要调节，在此不作限制。通过控制研磨时时间可以获得需要的HDP沉积的氧化硅的高度，本实施例中，通过采用上述化学机械研磨工艺中的研磨液，并控制上述研磨时间，所述研磨时间例如是70秒-120秒，调整第三介质层14的高度，以使得所述第三介质层14的高度低于所述硬掩膜层12，且所述第三介质层14的高度高于所述第一介质层11。例如，所述第三介质层14与所述第一介质层11的高度差h例如是200埃-1000埃，具体实施时，所述高度差可以根据需要调节，在此不作限制。
请参考图4，在步骤S30中，执行第一湿法刻蚀工艺，以去除硬掩模层12，暴露所述第一介质层11。所述硬掩模层12例如是氮化硅，所述第一湿法刻蚀工艺的刻蚀液例如是85％热磷酸，所述刻蚀液的温度例如是150℃-170℃。反应方程式如下：
Si3N4+12H2O→3Si(OH)4+4NH3↑(H3PO4催化剂) (1)
在去除硬掩模层12之后，可以执行第一纯水清洗工艺，以去除所述衬底10上残留的热磷酸。由于热磷酸的温度太高，若将所述衬底10直接放入常温水槽清洗，所述衬底10会有破片的风险，因此，所述第一纯水清洗工艺的温度优选为50℃-70℃。
接着，执行SC1清洗工艺，以去除衬底上的杂质。其中，所述第一SC1清洗工艺的清洗液包括氨水、双氧水和水，所述氨水：双氧水：水的体积比例如为1:2:100～1:2:10，其中，所述氨水浓度例如是27％，双氧水例如是30％。所述第一SC1清洗液的温度为20℃～50℃。所述第一SC1清洗液的工艺时间为0.5min-10min。所述SC1清洗工艺之后，执行第二纯水清洗工艺，以去除所述衬底10上残留的SC1溶液。所述第二纯水清洗工艺的温度为20℃-30℃。
接着，执行低温干燥工艺，以获得干燥的所述衬底10。所述低温干燥工艺的温度为80℃-100℃，用于去除所述衬底10上的水分。
请参考图5，在步骤S40中，执行第二湿法刻蚀工艺，去除第一介质层11以及暴露出衬底10的第三介质层14，以形成浅沟槽隔离结构。所述浅沟槽隔离结构的表面可以基本与所述衬底10的表面的齐平。所述第二湿法刻蚀工艺的刻蚀液为氢氟酸，所述氢氟酸和水的体积比例如为1:100至1:500，所述第二湿法刻蚀工艺的刻蚀液的温度例如为15℃-30℃。
综上所述，在执行化学机械研磨工艺时，调整所述沟槽内第三介质层14的高度，代替了在第一湿法刻蚀工艺去除所述硬掩模层12工艺之前通过氢氟酸调整所述第三介质层14的高度的技术方案，避免了清洗所述衬底10上残留氢氟酸时的水溶液带入所述第一湿法刻蚀工艺的溶液中，造成热磷酸的爆沸，避免了热磷酸爆沸导致晶圆位置异常，进而导致晶圆刮伤，产生制程缺陷报废的问题。
【实施例二】
本发明实施例提供一种浅沟槽隔离结构的形成方法，包括：
步骤S10，提供一衬底，所述衬底上依次形成有第一介质层和硬掩膜层，所述衬底中形成有沟槽，所述沟槽内形成有第二介质层和第三介质层，所述第二介质层覆盖所述沟槽的底部和侧壁，所述第三介质层覆盖所述第二介质层并填满所述沟槽。
步骤S20，执行化学机械研磨工艺，以获得所述第三介质层的高度与所述硬掩膜层相同。
步骤S30，执行第一湿法刻蚀工艺，以去除硬掩模层。
步骤S40，执行第二湿法刻蚀工艺，去除第一介质层，以形成浅沟槽隔离结构。
与实施例一相比，本实施例的区别在于，在步骤S20，执行化学机械研磨工艺，以获得所述第三介质层14的高度与所述硬掩膜层12相同，无需通过所述化学机械研磨工艺调整所述第三介质层14的高度。而是通过所述步骤S40，执行第二湿法刻蚀工艺，去除第一介质层11，以形成浅沟槽隔离结构。通过增加所述第二湿法刻蚀工艺的制程时间，增加的所述第二湿法刻蚀工艺的制程时间例如是1min-5min，将所述第一介质层11和高于所述衬底10的所述第三介质层14去除。
图6至图9是本发明实施例二的浅沟槽隔离结构的形成方法对应的结构示意图。下面结合附图6～图9对本实施例提供的浅沟槽隔离结构的形成方法其各个步骤进行详细说明。
请参考图6，在步骤S10中，提供一衬底10，所述衬底10上依次形成有第一介质层11和硬掩膜层12，所述衬底10中形成有沟槽，所述沟槽内形成有第二介质层13和第三介质层14，所述第二介质层13覆盖所述沟槽的底部和侧壁，所述第三介质层14覆盖所述第二介质层13并填满所述沟槽。所述第一介质层11、硬掩膜层12、第二介质层13和第三介质层14的形成方法和实施例一中相同，在此不再赘述。
请参考图7，在步骤S20中，执行化学机械研磨工艺，去除硬掩膜层12上方的第三介质层14，并使得所述沟槽内的第三介质层14的高度等于所述硬掩膜层12。所述化学机械研磨工艺的研磨液例如是二氧化硅研磨液或者二氧化铈研磨液，所述研磨液对硬掩膜层12(本实施例中是氮化硅)和第三介质层14(本实施例中是HDP沉积的氧化硅)的研磨速度例如是1:3，在本实施例中，所述硬掩膜层12的厚度例如是500埃-1200埃，所述第三介质层14的厚度例如是3000埃-8000埃，具体实施时，所述硬掩膜层12和所述第三介质层14的厚度还可以根据需要调节，在此不作限制。通过控制研磨时间可以获得需要的HDP沉积的氧化硅的高度，所述研磨时间例如是50秒-100秒。
请参考图8，在步骤S30中，执行第一湿法刻蚀工艺，以去除硬掩模层12，暴露所述第一介质层11。所述硬掩模层12例如是氮化硅，所述第一湿法刻蚀工艺和实施例一相同，在此不再赘述。
请参考图9，在步骤S40中，执行第二湿法刻蚀工艺，去除第一介质层11以及暴露出衬底10的第三介质层14，以形成浅沟槽隔离结构。所述浅沟槽隔离结构的表面可以基本与所述衬底10的表面的齐平。所述第二湿法刻蚀工艺的刻蚀液为氢氟酸，所述氢氟酸和水的体积比例如为1:100至1:500，所述第二湿法刻蚀工艺的刻蚀液的温度例如为15℃-30℃。通过增加所述第二湿法刻蚀工艺的制程时间，增加的所述第二湿法刻蚀工艺的制程时间例如是1min-5min，将所述第一介质层11和高于所述衬底10的所述第三介质层14去除。
综上可见，在本发明实施例中，通过增加所述第二湿法刻蚀工艺的制程时间，达到了调整所述第三介质层高度的问题，代替了在所述第一湿法刻蚀工艺去除所述硬掩模层12工艺之前通过氢氟酸湿法刻蚀工艺调整所述第三介质层14的高度的技术方案，避免了清洗所述衬底10上残留氢氟酸时的水溶液带入所述第一湿法刻蚀工艺的溶液中，造成热磷酸的爆沸，避免了热磷酸爆沸导致晶圆位置异常，进而导致晶圆刮伤，产生制程缺陷报废的问题。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可，此外，各个实施例之间不同的部分也可互相组合使用，本发明对此不作限定。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种浅沟槽隔离结构的形成方法，其特征在于，包括：
提供一衬底，所述衬底上依次形成有第一介质层和硬掩膜层，所述衬底中形成有沟槽，所述沟槽内形成有第二介质层和第三介质层，所述第二介质层覆盖所述沟槽的底部和侧壁，所述第三介质层覆盖所述第二介质层并填满所述沟槽；
执行化学机械研磨工艺，以使所述第三介质层的高度等于或者低于所述硬掩膜层的高度；
执行第一湿法刻蚀工艺，以去除硬掩模层；以及，
执行第二湿法刻蚀工艺，去除第一介质层以及高于所述衬底的第三介质层，以形成浅沟槽隔离结构。
2.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述化学机械研磨工艺中的研磨液为二氧化硅研磨液或者二氧化铈研磨液。
3.如权利要求2所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一硬掩模层和所述第三介质层的研磨速度的比值为1:3。
4.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一湿法刻蚀工艺的刻蚀液为热磷酸。
5.如权利要求4所述的浅沟槽隔离结构的形成方法，其特征在于，所述热磷酸的温度为150℃-170℃。
6.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第二湿法刻蚀工艺的刻蚀液为氢氟酸。
7.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一湿法刻蚀工艺之后，还包括：执行SC1清洗工艺，以去除衬底上的杂质。
8.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一湿法刻蚀工艺之后，以及所述SC1清洗工艺之前，还包括：执行第一纯水清洗工艺，以去除衬底上残留的热磷酸。
9.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一纯水清洗工艺的温度为50℃-70℃。
10.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述SC1清洗工艺之后，还包括：执行干燥工艺，以获得干燥的所述衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011448755.XA CN112563190A (zh) | 2020-12-09 | 2020-12-09 | 一种浅沟槽隔离结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011448755.XA CN112563190A (zh) | 2020-12-09 | 2020-12-09 | 一种浅沟槽隔离结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112563190A true CN112563190A (zh) | 2021-03-26 |
Family
ID=75061635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011448755.XA Pending CN112563190A (zh) | 2020-12-09 | 2020-12-09 | 一种浅沟槽隔离结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112563190A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115000010A (zh) * | 2022-08-08 | 2022-09-02 | 广州粤芯半导体技术有限公司 | 接触插塞的形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101207063A (zh) * | 2006-12-18 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的形成方法 |
| CN101577242A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构及其形成方法 |
| CN101770974A (zh) * | 2008-12-31 | 2010-07-07 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN102044468A (zh) * | 2009-10-23 | 2011-05-04 | 无锡华润上华半导体有限公司 | 一种浅沟槽隔离结构表面的研磨方法 |
| CN102456606A (zh) * | 2010-10-19 | 2012-05-16 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构形成方法 |
| CN109950148A (zh) * | 2017-12-20 | 2019-06-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
2020
- 2020-12-09 CN CN202011448755.XA patent/CN112563190A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101207063A (zh) * | 2006-12-18 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的形成方法 |
| CN101577242A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构及其形成方法 |
| CN101770974A (zh) * | 2008-12-31 | 2010-07-07 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN102044468A (zh) * | 2009-10-23 | 2011-05-04 | 无锡华润上华半导体有限公司 | 一种浅沟槽隔离结构表面的研磨方法 |
| CN102456606A (zh) * | 2010-10-19 | 2012-05-16 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构形成方法 |
| CN109950148A (zh) * | 2017-12-20 | 2019-06-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115000010A (zh) * | 2022-08-08 | 2022-09-02 | 广州粤芯半导体技术有限公司 | 接触插塞的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297737B1 (ko) | 반도체소자의 트렌치 소자 분리 방법 | |
| CN116230529B (zh) | 一种半导体结构的制造方法 | |
| US6214699B1 (en) | Method for forming an isolation structure in a substrate | |
| CN112563190A (zh) | 一种浅沟槽隔离结构的形成方法 | |
| US7118975B2 (en) | Method for manufacturing a semiconductor device | |
| CN107591399B (zh) | 半导体结构及其形成方法 | |
| US20180033636A1 (en) | Method of fabricating a semiconductor structure | |
| KR100929731B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100444311B1 (ko) | 반도체소자의소자분리막제조방법 | |
| CN111354675B (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
| US6573141B1 (en) | In-situ etch and pre-clean for high quality thin oxides | |
| CN110364476B (zh) | 一种半导体器件的制造方法 | |
| US9721828B2 (en) | Method to reduce particles during STI fill and reduce CMP scratches | |
| JP2009123890A (ja) | 半導体装置及びその製造方法 | |
| KR100422959B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| JP5835890B2 (ja) | 素子間分離層の形成方法 | |
| KR100305145B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100486210B1 (ko) | 프로파일을개선할수있는트랜치소자분리공정의세정방법 | |
| CN101314852B (zh) | 蚀刻溶液、基板的表面处理方法及形成浅沟槽隔离的方法 | |
| KR101098443B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR20010008610A (ko) | 반도체 소자의 분리막 형성방법 | |
| CN106910706B (zh) | 一种半导体器件的制造方法 | |
| CN115841984A (zh) | 一种浅沟槽隔离结构的形成方法 | |
| KR100561524B1 (ko) | 소자 분리막 형성 방법 | |
| KR100499409B1 (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210326 |
|
| RJ01 | Rejection of invention patent application after publication |