CN102044468A - 一种浅沟槽隔离结构表面的研磨方法 - Google Patents

一种浅沟槽隔离结构表面的研磨方法 Download PDF

Info

Publication number
CN102044468A
CN102044468A CN2009101976284A CN200910197628A CN102044468A CN 102044468 A CN102044468 A CN 102044468A CN 2009101976284 A CN2009101976284 A CN 2009101976284A CN 200910197628 A CN200910197628 A CN 200910197628A CN 102044468 A CN102044468 A CN 102044468A
Authority
CN
China
Prior art keywords
dielectric layer
groove
difference
height
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009101976284A
Other languages
English (en)
Other versions
CN102044468B (zh
Inventor
李健
胡骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp, Wuxi CSMC Semiconductor Co Ltd filed Critical CSMC Technologies Corp
Priority to CN200910197628.4A priority Critical patent/CN102044468B/zh
Publication of CN102044468A publication Critical patent/CN102044468A/zh
Application granted granted Critical
Publication of CN102044468B publication Critical patent/CN102044468B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

一种浅沟槽隔离结构表面的研磨方法，包括如下步骤：提供多个相同的晶圆，所述晶圆表面具有沟槽，未形成沟槽的晶圆表面覆盖有第一介质层，所述沟槽和第一介质层的表面进一步覆盖有第二介质层；选取所述多个晶圆中的一个，研磨除去第二介质层至恰好露出第一介质层的表面；测算沟槽中的第二介质层的表面与沟槽外第一介质层表面之间的高度差；根据实际的高度差与目标值高度差之间的差值，修正研磨时间；采用修正后的研磨时间对其余的晶圆实施研磨。本发明的优点在于，对于生产线上不同批次的晶圆而言，只需要在每一批晶圆中选取一个晶圆做测试片来做实验，既可以获得准确的研磨时间参数，保证该批次晶圆的台阶高度均为目标高度。

Description

一种浅沟槽隔离结构表面的研磨方法
【技术领域】
本发明涉及半导体制造领域，尤其涉及一种浅沟槽隔离结构表面的研磨方法。
【背景技术】
浅沟槽隔离(STI)结构的化学机械研磨(CMP)工艺在半导体流程中是一道至关重要的工序，这一步要将晶圆有源区氮化硅表面的氧化硅通过化学机械研磨的方法全部去除掉，研磨后晶圆表面浅沟槽隔离区域的表面会低于有源区的表面。
如附图1为经过化学机械研磨后的浅沟槽隔离结构示意图，包括衬底100、设置于衬底表面的衬垫氧化层110和氮化物覆盖层120，上述三层结构中具有一沟槽130，凹槽中的填充材料为氧化硅。凹槽中的填充物表面与氮化物覆盖层的表面具有一高度差h，这个高度差h称之为台阶高度(SH：step-height)。
台阶高度对器件的性能有重要的影响，因此希望每片晶圆都具有接近一致的台阶高度。而目前业界尚且没有一种可以控制台阶高度保持一致性的方法，现有的方法只是在控制晶圆研磨后浅沟槽隔离区域的氧化硅厚度和有源区氮化硅的厚度，通过厚度来决定化学机械研磨的研磨时间。
现有技术的缺点在于，化学机械研磨只用来控制研磨后晶圆的厚度，使其保持在一个目标厚度，而不顾化学机械研磨前氮化硅的实际厚度和沟槽的实际深度。而实际上，在化学机械研磨前这两个参数是不稳定的。这样不同的前值厚度，研磨到相同的后值厚度，就导致了化学机械研磨之后台阶高度的不稳定。也就是说这种方法忽略了前值沟槽蚀刻的深度和氮化硅沉积的厚度在前后产品批次之间的差异。而这种差异会导致化学机械研磨后台阶高度的变化。
【发明内容】
本发明所要解决的技术问题是，提供一种研磨方法，能够保证不同批次的晶圆的台阶高度都被控制在目标高度，避免不同批次晶圆之间的台阶高度变化，保证后续工艺的正常进行。
为了解决上述问题，本发明提供了一种浅沟槽隔离结构表面的研磨方法，包括如下步骤：提供多个相同的晶圆，所述晶圆表面具有沟槽，未形成沟槽的晶圆表面覆盖有第一介质层，所述沟槽和第一介质层的表面进一步覆盖有第二介质层；选取所述多个晶圆中的一个，研磨除去第二介质层至恰好露出第一介质层的表面；测算沟槽中的第二介质层的表面与沟槽外第一介质层表面之间的高度差；根据实际的高度差与目标值高度差之间的差值，修正研磨时间；采用修正后的研磨时间对其余的晶圆实施研磨。
作为可选的技术方案，所述实际的高度差与目标值高度差之间的差值与时间修正值之间成正比，比值为第二介质层研磨速率的(1-1/A)倍，其中A为第二介质层研磨速率与第一介质层研磨速率的比值。
作为可选的技术方案，所述第一介质层的材料为氮化硅，第二介质层的材料为氧化硅，所述A的取值范围是1.5至30。
作为可选的技术方案，所述测算高度差进一步包括：测量研磨后晶圆表面的沟槽的深度、第一介质层的厚度、沟槽中的第二介质层的厚度；所述高度差等于沟槽的深度加上第一介质层的厚度，再减去沟槽中的第二介质层的厚度。
本发明的优点在于，对于生产线上不同批次的晶圆而言，只需要在每一批晶圆中选取一个晶圆做测试片来做实验，既可以获得准确的研磨时间参数，保证该批次晶圆的台阶高度均为目标高度。
【附图说明】
附图1为现有技术中经过化学机械研磨后的浅沟槽隔离结构示意图；
附图2为本发明所述浅沟槽隔离结构表面的研磨方法的具体实施方式的实施步骤示意图；
附图3与附图4为本发明所述浅沟槽隔离结构表面的研磨方法的具体实施方式的工艺示意图。
【具体实施方式】
下面结合附图对本发明提供的一种浅沟槽隔离结构表面的研磨方法的具体实施方式做详细说明。
附图2所述为本具体实施方式的实施步骤示意图，包括：步骤S20，提供多个晶圆，所述晶圆表面具有沟槽，未形成沟槽的晶圆表面覆盖有第一介质层，所述沟槽和第一介质层的表面进一步覆盖有第二介质层；步骤S21，选取所述多个晶圆中的一个，研磨除去第二介质层至恰好露出第一介质层的表面；步骤S22，测算沟槽中的第二介质层的表面与沟槽外第一介质层表面之间的高度差；步骤S23，根据实际的高度差与目标值高度差之间的差值，修正研磨时间；步骤S24，采用修正后的研磨时间对其余的晶圆实施研磨。
附图3所示，参考步骤S20，提供多个相同的晶圆200，所述晶圆200的表面具有沟槽230，未形成沟槽230的晶圆200表面覆盖有第一介质层210，所述沟槽230和第一介质层210的表面进一步覆盖有第二介质层220。
所述晶圆200表面还可以进一步具有衬垫氧化物层等其他可选的介质层结构，此处从略。
本步骤中提供了多个具有附图3所示结构的晶圆，并且多个晶圆200表面的沟槽230均采用相同的工艺形成，第一介质层210和第二介质层220也采用相同的工艺重复形成，因此能够保证不同晶圆之间的沟槽230的深度相同，且第一介质层210和第二介质层220的厚度和物理化学性质均相同。
由于半导体工艺中的晶圆每盒25片，每一批产品少则上百片，多则数千片，因此经常遇到需要处理具有相同结构的多个晶圆的情况。
本具体实施方式中，第一介质层210的材料为氮化硅，第二介质层220的材料为氧化硅。在其他的实施方式中，第一与第二介质层的材料还可以根据实际情况选择其他材料。
附图4所示，参考步骤S21，选取所述多个晶圆中的一个，研磨除去第二介质层220至恰好露出第一介质层210的表面。
由于第一介质层210设置在晶圆200表面未形成沟槽的部分，因此所述沟槽中的第二介质层220得以保留。
由于研磨工艺对第一介质层210和第二介质层220的研磨速度不同，因此沟槽中的第二介质层220与露出的第一介质层210的表面不会处在同一高度上，会存在一高度差h，如附图4所示。
参考步骤S22，测算沟槽230中的第二介质层220的表面与沟槽230外的第一介质层210表面之间的高度差h。
此步骤可以通过测量研磨后晶圆200表面的沟槽230的深度、第一介质层210的厚度、沟槽230中的第二介质层220的厚度来获得该高度差h。从附图中容易看出，该高度差h应当等于沟槽230的深度加上第一介质层210的厚度，再减去沟槽230中的第二介质层220的厚度。如果晶圆200表面还具有其他可选的介质层，如衬垫氧化物层等，则应根据实际的结构测量各层的厚度并折算出高度差h。
该高度差h还可以通过表面台阶仪、扫面电子显微镜或者其他类似的显微测量手段直接测量获得。
参考步骤S23，根据实际的高度差h与目标值高度差之间的差值，修正研磨时间。
从附图4可以看出，高度差h的产生主要是由于第一介质层210与第二介质层220的研磨速度不同导致的，因此高度差h的变化应当等于第二介质层220的研磨速度减去第一介质层210的研磨速率之差乘以研磨时间。进一步将第二介质层220的研磨速率与第一介质层210的研磨速率的比值记为A，则高度差h的变化与研磨时间变化的比例关系系数可以简化为第二介质层研磨速率的(1-1/A)倍。
实验表明，对于一介质层210的材料为氮化硅，第二介质层220的材料为氧化硅的情况下，A的取值范围是1.5至30，并与研磨液选取等工艺参数有关。较为常见的A值为2。
采用上述的关系，只要知道第一介质层和第二介质层的研磨速率，即可以计算出研磨高度差的变化与研磨时间变化的关系。也就是说，根据实际的高度差h与目标值高度差之间的差值，计算出研磨时间的变化值，进而将研磨该晶圆的研磨时间增加或者减去相应的研磨时间的变化值，获得修正后的研磨时间。
以上的关系是基于两层的研磨速率随时间的变化是线性的前提下获得的表达式。如果两层中至少一层的研磨速率随时间的变化明显不是线性的，或者存在其他的影响因素，比如研磨液浓度在研磨过程中的变化对速率的影响，则计算上述高度差h的变化与研磨时间的关系时应当给予考虑。
步骤S24，采用修正后的研磨时间对其余的晶圆实施研磨。
由于所述多个晶圆的结构都是相同的，因此只要在其他研磨参数条件不变的情况下，采用修正后的研磨时间研磨其余的晶圆，便可以获得具有目标值高度差的产品。
采用上述方法，对于生产线上不同批次的晶圆而言，只需要在每一批晶圆中选取一个晶圆做测试片来做实验，既可以获得准确的研磨时间参数，保证该批次晶圆的台阶高度h均为目标高度。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种浅沟槽隔离结构表面的研磨方法，其特征在于，包括如下步骤：
提供多个相同的晶圆，所述晶圆表面具有沟槽，未形成沟槽的晶圆表面覆盖有第一介质层，所述沟槽和第一介质层的表面进一步覆盖有第二介质层；选取所述多个晶圆中的一个，研磨除去第二介质层至恰好露出第一介质层的表面；
测算沟槽中的第二介质层的表面与沟槽外第一介质层表面之间的高度差；
根据实际的高度差与目标值高度差之间的差值，修正研磨时间；
采用修正后的研磨时间对其余的晶圆实施研磨。
2.根据权利要求1所述的浅沟槽隔离结构表面的研磨方法，其特征在于，所述实际的高度差与目标值高度差之间的差值与时间修正值之间成正比，比值为第二介质层研磨速率的(1-1/A)倍，其中A为第二介质层研磨速率与第一介质层研磨速率的比值。
3.根据权利要求1或2所述的浅沟槽隔离结构表面的研磨方法，其特征在于，所述第一介质层的材料为氮化硅，第二介质层的材料为氧化硅。
4.根据权利要求3所述的浅沟槽隔离结构表面的研磨方法，其特征在于，所述A的取值范围是1.5至30。
5.根据权利要求1所述的浅沟槽隔离结构表面的研磨方法，其特征在于，所述测算高度差进一步包括：
测量研磨后晶圆表面的沟槽的深度、第一介质层的厚度、沟槽中的第二介质层的厚度；
所述高度差等于沟槽的深度加上第一介质层的厚度，再减去沟槽中的第二介质层的厚度。
CN200910197628.4A 2009-10-23 2009-10-23 一种浅沟槽隔离结构表面的研磨方法 Active CN102044468B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910197628.4A CN102044468B (zh) 2009-10-23 2009-10-23 一种浅沟槽隔离结构表面的研磨方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910197628.4A CN102044468B (zh) 2009-10-23 2009-10-23 一种浅沟槽隔离结构表面的研磨方法

Publications (2)

Publication Number Publication Date
CN102044468A true CN102044468A (zh) 2011-05-04
CN102044468B CN102044468B (zh) 2014-02-05

Family

ID=43910482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910197628.4A Active CN102044468B (zh) 2009-10-23 2009-10-23 一种浅沟槽隔离结构表面的研磨方法

Country Status (1)

Country Link
CN (1) CN102044468B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102814727A (zh) * 2012-08-13 2012-12-12 无锡华润上华科技有限公司 一种用于浅沟槽隔离结构的化学机械研磨方法
CN112563190A (zh) * 2020-12-09 2021-03-26 广州粤芯半导体技术有限公司 一种浅沟槽隔离结构的形成方法
CN115609469A (zh) * 2022-11-30 2023-01-17 合肥晶合集成电路股份有限公司 研磨时间的修正方法、系统及隔离结构的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670925A (zh) * 2004-03-19 2005-09-21 台湾积体电路制造股份有限公司 化学机械研磨制程控制方法
CN101106106A (zh) * 2006-07-10 2008-01-16 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN101121246A (zh) * 2006-08-11 2008-02-13 中芯国际集成电路制造(上海)有限公司 化学机械研磨终点的控制方法
US20080254714A1 (en) * 2006-11-08 2008-10-16 Tsuneo Torikoshi Polishing method and polishing apparatus
CN101330037A (zh) * 2007-06-21 2008-12-24 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670925A (zh) * 2004-03-19 2005-09-21 台湾积体电路制造股份有限公司 化学机械研磨制程控制方法
CN101106106A (zh) * 2006-07-10 2008-01-16 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN101121246A (zh) * 2006-08-11 2008-02-13 中芯国际集成电路制造(上海)有限公司 化学机械研磨终点的控制方法
US20080254714A1 (en) * 2006-11-08 2008-10-16 Tsuneo Torikoshi Polishing method and polishing apparatus
CN101330037A (zh) * 2007-06-21 2008-12-24 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102814727A (zh) * 2012-08-13 2012-12-12 无锡华润上华科技有限公司 一种用于浅沟槽隔离结构的化学机械研磨方法
WO2014026549A1 (zh) * 2012-08-13 2014-02-20 无锡华润上华科技有限公司 一种用于浅沟槽隔离结构的化学机械研磨方法
CN102814727B (zh) * 2012-08-13 2015-05-06 无锡华润上华科技有限公司 一种用于浅沟槽隔离结构的化学机械研磨方法
CN112563190A (zh) * 2020-12-09 2021-03-26 广州粤芯半导体技术有限公司 一种浅沟槽隔离结构的形成方法
CN115609469A (zh) * 2022-11-30 2023-01-17 合肥晶合集成电路股份有限公司 研磨时间的修正方法、系统及隔离结构的制作方法

Also Published As

Publication number Publication date
CN102044468B (zh) 2014-02-05

Similar Documents

Publication Publication Date Title
US6594542B1 (en) Method and system for controlling chemical mechanical polishing thickness removal
CN108475627B (zh) 晶圆抛光方法
CN110071041B (zh) 浅沟槽隔离结构的制备方法、化学机械研磨方法及系统
US7722436B2 (en) Run-to-run control of backside pressure for CMP radial uniformity optimization based on center-to-edge model
CN102044468B (zh) 一种浅沟槽隔离结构表面的研磨方法
CN102063063B (zh) 半导体制造方法及系统
CN102683237A (zh) 焊盘寿命对化学机械抛光影响的自适应端点方法
CN103855044A (zh) 一种添加冗余图形的方法
CN102054738B (zh) 浅沟槽隔离台阶高度的控制方法
CN101958242B (zh) 制作栅氧化层和栅极多晶硅层的方法
CN115003620A (zh) 一种石墨岛滑块阵列的制备方法
CN107900788B (zh) 一种改善层间介质研磨工艺厚度稳定性的方法
CN105563299B (zh) 金属的化学机械研磨方法
CN102019577B (zh) 化学机械研磨工艺的优化方法
CN101590624B (zh) 化学机械研磨方法及研磨装置
CN101934494B (zh) 一种化学机械研磨方法
CN102689267B (zh) 化学机械研磨方法
CN109360806A (zh) 一种形成浅沟槽隔离结构的方法
CN108581639A (zh) 一种cmp工艺的控制方法及其控制系统
CN104409349B (zh) 沟槽器件的制作方法
JP3933619B2 (ja) 研磨工程の残存膜厚判定方法および半導体装置の製造方法
CN101104250A (zh) 一种有效控制cmp研磨残膜厚的方法
CN105789078A (zh) 一种小面积图形刻蚀深度的测量方法
CN100411110C (zh) 能够补偿纳米形貌效应的化学机械抛光用浆液组合物、以及利用其的半导体元件的表面平坦化方法
CN102765043B (zh) 一种浅沟槽隔离工艺研磨装置及其使用方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Applicant after: Wuxi CSMC Semiconductor Co., Ltd.

Address before: 214061 No. 5 Hanjiang Road, national hi tech Industrial Development Zone, Wuxi, Jiangsu, China

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

Co-applicant before: Wuxi Huarun Shanghua Technology Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171123

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.

TR01 Transfer of patent right