CN100411110C - 能够补偿纳米形貌效应的化学机械抛光用浆液组合物、以及利用其的半导体元件的表面平坦化方法 - Google Patents

能够补偿纳米形貌效应的化学机械抛光用浆液组合物、以及利用其的半导体元件的表面平坦化方法 Download PDF

Info

Publication number
CN100411110C
CN100411110C CNB2004800126038A CN200480012603A CN100411110C CN 100411110 C CN100411110 C CN 100411110C CN B2004800126038 A CNB2004800126038 A CN B2004800126038A CN 200480012603 A CN200480012603 A CN 200480012603A CN 100411110 C CN100411110 C CN 100411110C
Authority
CN
China
Prior art keywords
mentioned
wafer
chemical
coating
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004800126038A
Other languages
English (en)
Other versions
CN1784771A (zh
Inventor
朴在勤
加藤健夫
李元模
姜贤求
金成准
白云揆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Hanyang Hak Won Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp, Hanyang Hak Won Co Ltd filed Critical Sumitomo Mitsubishi Silicon Corp
Publication of CN1784771A publication Critical patent/CN1784771A/zh
Application granted granted Critical
Publication of CN100411110C publication Critical patent/CN100411110C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Abstract

本发明公开了可补偿在晶片表面形成的纳米形貌效应的化学机械抛光用浆液组合物以及利用其的半导体元件的表面平坦化方法。本发明的浆液组合物,在对晶片表面形成的氧化物层进行机械化学机械抛光的工序时,在用于补偿纳米形貌效应的化学机械抛光用浆液组合物中,含有抛光粒子和添加剂,为了在上述化学机械抛光工序后将上述氧化物层的厚度偏差(OTD)控制在一定水平以下,上述抛光粒子的尺寸和上述添加剂的浓度最优化为一定的范围内。

Description

能够补偿纳米形貌效应的化学机械抛光用浆液组合物、以及利用其的半导体元件的表面平坦化方法
技术领域
本发明涉及化学机械抛光用浆液组合物,更详细地说,涉及能够补偿在晶片表面形成的纳米形貌(nanotopography)效应的浆液组合物、以及利用其的半导体元件的表面平坦化方法。
本申请对2003年5月12日申请的韩国专利10-2003-0029678号要求优先权,在此援引其内容。
背景技术
化学机械抛光(Chemical Mechanical Polishing;CMP)是通过存在于加压后的晶片和抛光衬垫之间的抛光剂而进行的机械加工、与通过浆液的化学药品而进行的化学蚀刻同时进行的半导体加工技术的领域之一,在亚微尺寸的半导体芯片的制造中,为全面平坦化(Global Planarization)技术的必需工序。
图1至图3为用于说明通过化学机械抛光工序而进行的通常的半导体元件的表面平坦化方法的工序剖面图,用于说明STI(ShallowTrench Isolation)工序的工序剖面图。
参照图1可知,例如在硅单晶构成的衬底(10)上,形成由硅氧化物(SiO2)构成的衬垫氧化物层(12)和由硅氮化物(Si3N4)构成的氮化物层(14)后,形成划定用于电分离元件活性区域的沟槽区域(16)的光致抗蚀剂图形(未给出图示),将其作为蚀刻掩模对上述氮化物层(14)进行蚀刻,将其作为蚀刻掩模仅以规定的深度对上述衬垫氧化物层(12)和衬底(10)进行蚀刻,形成沟槽区域(16)。接着,对上述沟槽区域(16)进行填隙(gap fill),蒸镀由硅氧化物构成的氧化物层(18a),使其距离上述氮化物层(14)的表面一定高度以上。
接着,参照图2可知,对于上述氧化物层(18a),使用二氧化硅浆液组合物,实施1次化学机械抛光工序。之所以使用二氧化硅类浆液,是因为二氧化硅浆液的抛光剂通常比二氧化铈浆液的抛光剂小,对于表面存在凹凸部分的氧化物层(18a)而言,抛光效率高的缘故。
接着,参照图3可知,到氮化物层(14)的表面露出为止,对于图2中在氮化物层(14)上残留的氧化物层(18a),进行了2次化学机械抛光工序,实现了使得仅在沟槽区域(16)内填埋氧化物层(18c)的全面平坦化。
另一方面,在上述CMP工序的情况下,当衬底(10)的表面并非在整个晶片范围内都平坦,在整个晶片范围内沟槽区域(16)的密度不同时,存在不能实现充分的全面平坦化的问题。
图4a是为了说明纳米形貌,表示CMP工序前的半导体衬底的表面的剖面图,图4b是显示在CMP工序前的半导体衬底上形成的氧化物层的厚度的示意图,图5a是显示对于图4a的半导体衬底进行了CMP工序后的半导体衬底的表面的剖面图,图5b是显示在CMP工序后的半导体衬底上形成的氧化物层的厚度的示意图。
参照图4a可知,在由构成晶片的单晶硅构成的衬底(20)上,蒸镀了具备一定厚度的氧化物层(22)。图4a虽然是相当程度上夸大的表现,但在衬底(20)的表面存在着具备一定波长的波形和具备一定高度的偏差的所谓“纳米形貌(nano-topography)”。纳米形貌通常定义为具有0.2~20mm的波长(L)、具有20~80nm高度的偏差(H)。另一方面,蒸镀在衬底(20)的表面上的氧化物层(22),由于受到衬底(20)的表面存在的纳米形貌的影响,在其表面上也会形成具有一定波长的弯曲。
如图4b所示,即使由于受到衬底(20)的表面存在的纳米形貌的影响而在氧化物层(22)的表面也形成了一定的弯曲,该蒸镀的氧化物层(22)的厚度,在衬底(20)的整个表面上也是一样的。
对图4a的衬底(20)进行作为全面平坦化工序的CMP工序的话,该剖面的形状,如图5a所示,尽管表面变得平坦,但由图5a仅对抛光后的氧化物层(22a)的厚度进行图示的话,如图5b所示,随距离不同,氧化物层(22a)发生严重的厚度偏差。即,在整个晶片范围内,以均匀的速度对与抛光装置的抛光衬垫相接触的衬底的表面进行抛光,因此衬底(20)的表面上存在于谷区域(valley region)的氧化物层(22a),像“A”处一样,被过小抛光(under polishing),残存比较厚,而存在于峰区域(peak region)的氧化物层(22a),像“B”处一样,被过度抛光(over polishing),残存比较薄。在附图中,“Y3”显示了抛光后的氧化物层(22a)的平均厚度。
因此,即使进行了作为全面平坦化工序的CMP工序,由于衬底(20)的表面存在的纳米形貌效应,也不能使得氧化物层(22a)的厚度变得均匀。这样的事实,在必须在整个衬底(20)的范围内维持一定的厚度的情况下,例如在作为半导体存储装置的DRAM中,作为MOS晶体管的栅极绝缘膜的氧化物层的厚度,在整个晶片衬底的范围内不均匀的情况下,成为导致各MOS晶体管的入口电压值不同,从而诱发半导体元件的误操作等的导致元件的可靠性降低的要因。
另一方面,在形成了上述图3的沟槽区域(16)的半导体衬底(10)的情况下,形成了沟槽区域(16)的部分位于纳米形貌的谷区域时,被过小抛光,在氮化物层(14)上也原封不动地残存了氧化物层(18c),而位于峰区域时,有时被过度抛光,氮化物层(14)的相当一部分被抛光除去,因此存在CMP工序的工艺余量很小的问题。
发明内容
本发明的目的在于解决上述以往技术中的问题点,提供可最大程度补偿存在于晶片表面的纳米形貌(Nanotopography)效应的化学机械抛光用浆液组合物。
本发明的另一目的在于提供使用上述本发明的浆液组合物使得半导体元件的表面平坦化的方法。
为了达到上述本发明的目的,本发明中的化学机械抛光用浆液组合物为在对晶片表面形成的氧化物层进行化学机械抛光工序时,用于补偿纳米形貌效应的化学机械抛光用浆液组合物,其中含有抛光粒子和添加剂,为了在上述化学机械抛光工序后将上述氧化物层的厚度偏差(OTD)控制在一定水平以下,将上述抛光粒子的尺寸和上述添加剂的浓度调整到一定的范围内。
优选将上述抛光粒子的尺寸调整到2nm~1000nm的范围内,并且将上述添加剂的浓度调整到10重量%以下。
另一方面,用于实现本发明的另一目的的本发明的半导体元件的表面平坦化方法,具备准备表面上形成有一定的高度和波长的纳米形貌的晶片的阶段、进行蒸镀以使得氧化物层在上述晶片上变成规定厚度的阶段、以及通过化学机械抛光工序而除去上述氧化物层使得表面平坦化的阶段,其中在上述化学机械抛光工序中,含有抛光粒子和添加剂,为了在上述化学机械抛光工序后将上述氧化物层的厚度偏差(OTD)控制在一定水平以下,使用将上述抛光粒子的尺寸和上述添加剂的浓度调整到一定的范围内的浆液组合物。
在准备上述晶片的阶段,上述晶片有时为裸(bare)晶片,上述晶片的表面有时形成氮化物层、形成沟槽。
根据本发明,在浆液组合物中,例如通过在一定的控制范围内添加添加剂,在提高相对于氮化物层的氧化物层的抛光速度选择比的同时,还能将抛光粒子的尺寸调整到一定的范围内,补偿半导体晶片的表面存在的纳米形貌效应,减少CMP工序后氧化物层的厚度偏差。
附图简述
图1为用于说明通过化学机械抛光(CMP)进行的通常的半导体元件的表面平坦化方法的工序剖面图。
图2为用于说明通过化学机械抛光(CMP)进行的通常的半导体元件的表面平坦化方法的工序剖面图。
图3为用于说明通过化学机械抛光(CMP)进行的通常的半导体元件的表面平坦化方法的工序剖面图。
图4a为用于说明纳米形貌的CMP工序前的半导体衬底的表面的剖面图。
图4b为CMP工序前的半导体衬底上形成的氧化膜的厚度的示意图。
图5a为对图4a的半导体衬底进行了CMP工序后的半导体衬底的表面的剖面图。
图5b为CMP工序后的半导体衬底上形成的氧化膜的厚度的示意图。
图6为显示相对于半导体晶片的纳米形貌的高度的图的平面图,其中该半导体晶片是出于应用本发明的实施例的目的而准备的。
图7表示沿着图6的横向而测定的纳米形貌的高度的曲线图。
图8为随应用本发明的实施例而使用的添加剂浓度,抛光时间与除去速度之间的关系的曲线图。
图9a为相对于本发明的实施例中的浆液A,添加剂浓度为0重量%时,纳米形貌的高度与OTD(Oxide Thickness Deviation)的曲线图。
图9b为相对于本发明的实施例中的浆液A,添加剂浓度为0.2重量%时,纳米形貌的高度与OTD的曲线图。
图9c为相对于本发明的实施例中的浆液A,添加剂浓度为0.8重量%时,纳米形貌的高度与OTD的曲线图。
图10a为相对于本发明的实施例中的浆液B,添加剂浓度为0重量%时,纳米形貌的高度与OTD的曲线图。
图10b为相对于本发明的实施例中的浆液B,添加剂浓度为0.2重量%时,纳米形貌的高度与OTD的曲线图。
图10c为相对于本发明的实施例中的浆液B,添加剂浓度为0.8重量%时,纳米形貌的高度与OTD的曲线图。
图11a为相对于本发明的实施例中的浆液C,添加剂浓度为0重量%时,纳米形貌的高度与OTD的曲线图。
图11b为相对于本发明的实施例中的浆液C,添加剂浓度为0.2重量%时,纳米形貌的高度与OTD的曲线图。
图11c为相对于本发明的实施例中的浆液C,添加剂浓度为0.8重量%时,纳米形貌的高度与OTD的曲线图。
图12为对本发明的各实施例中不同的浆液的添加剂浓度下的OTD的Rms值进行比较的棒图。
图13为用于说明在本发明的实施例中抛光粒子的尺寸的影响的示意图。
具体实施方式
以下,边参照附上的各个附图,边对本发明的各个优选实施例进行详细说明。各个实施例并不是用来限定本发明的,而仅仅是作为本发明的具体实施例,为使本领域技术人员能够容易地理解本发明的思想而进行的简单例示。
本发明的发明人对CMP用浆液中,添加剂的浓度和抛光粒子的尺寸对纳米形貌效应的影响进行了试验和测定。在半导体元件的表面平坦化方法中代表性采用的STI(Shallow Trench Isolation)CMP工序中使用的浆液中,氧化物层和氮化物层之间的除去速度选择比,是决定STI工艺余量,最终决定收率的重要因素。与在氧化物层的抛光中广泛使用的二氧化硅浆液相比,二氧化铈具有抛光除去速度的选择比大的优点。
这里,本发明的发明人准备了相对于氮化物层,氧化物层的抛光除去速度的选择比大的化学机械抛光用二氧化铈浆液组合物。准备了使用3种相互不同尺寸的高纯度二氧化铈抛光粒子的浆液,对所有的浆液,均采用了以碳酸铈为前体的固相取代反应法(Soliddisplacement reaction method)。抛光粒子的尺寸,使用ColloidalDynamics公司的AcoustoSizer II进行测定,其结果如表1所示。
【表1】
  浆液类型   浆液A   浆液B   浆液C
  抛光粒子的尺寸(nm)   148.0   81.5   71.7
将这样的各抛光粒子分散在去离子水中,为了使得抛光粒子的分散稳定,添加作为商用化分散剂的聚丙烯酸。接着,添加例如聚甲基丙烯酸酯酸(poly-meta-acrylate-acid)作为阴离子性有机添加剂,使其变为0~0.8重量%。该阴离子性添加剂是为了通过CMP抛光除去速度,对相对于氮化物层的氧化物层的选择比进行控制而使用的。最后,用去离子水稀释,使得二氧化铈抛光粒子的固体含量变为1重量%。添加碱性剂,使得浆液的氢离子指数变为7.0。
接着,准备通过单面抛光法而制备的8“硅裸(bare)晶片”。利用化学气相蒸镀法,形成PETEOS(Plasma Enhanced Tetra-Ethyl-Ortho-Silicate)膜,使其厚度变为7000
Figure C20048001260300081
作为氧化物层。用ADE公司的纳米测绘仪(Nano-Mapper),测定晶片表面的纳米形貌的高度,该测定结果如图6和图7所示。图6为表示准备的半导体晶片的纳米形貌高度的图的平面图。图7为表示沿着图6的中央的横向测定的纳米形貌高度的曲线图。
图6中相对暗的区域(dark region)与图7中具备相对低的高度的谷区域(valley region)相对应,图6中相对亮的区域(brighterregion)与图7中具备相对高的高度的峰区域(peak region)相对应。
接着,对上述氧化物层进行的抛光,使用具备单一抛光衬垫和抛光台板的Strasbaugh 6EC。作为衬垫,使用Rodel公司的IC1000/SubaIV衬垫,作为下压力(Down force)而施加的抛光压力为4psi(磅每平方英寸),背压(backpressure)为0。头和台的旋转速度设定为70rpm,衬垫和晶片之间的相对速度设定为250fpm(英尺每分钟)。浆液流量设定为100cm3/min,在各抛光工序前,使用金刚石砂轮修整机进行异位修整,使用ナノマトリクス(Nanometrics)公司的ナノスペック(Nanospec)180和Sopra公司的スペクトロストピック偏振光椭圆率测量仪对CMP前后的氧化膜层的厚度偏差进行测定。
为了排除抛光深度对纳米形貌效应的影响,对抛光时间进行调整,使得抛光深度为一定(3000)。图8为表示随适用于本发明实施例的添加剂浓度变化的抛光时间与除去速度之间的关系的曲线图。由图8可知,由于随着添加剂浓度的增加,氧化物层的抛光除去速度降低,因而为了具有一定的抛光深度,需要相对增加抛光时间。
图9a~图11c是分别对于抛光粒子的尺寸不同的浆液A、浆液B以及浆液C,边改变添加剂的浓度,边测定得到的纳米形貌的高度以及CMP工序后的OTD(Oxide Thickness Deviation)值而进行显示的曲线图。图9a为相对于浆液A,添加剂浓度为0重量%的情况,图9b为相对于浆液A,添加剂浓度为0.2重量%时的情况,图9c为相对于浆液A,添加剂浓度为0.8重量%时的情况。图10a为相对于浆液B,添加剂浓度为0重量%时的情况,图10b为相对于浆液B,添加剂浓度为0.2重量%时的情况,图10c为相对于浆液B,添加剂浓度为0.8重量%时的情况。图11a为相对于浆液C,添加剂浓度为0重量%时的情况,图11b为相对于浆液C,添加剂浓度为0.2重量%时的情况,图11c为相对于浆液C,添加剂浓度为0.8重量%时的情况。
本实施例中使用的所有晶片中,纳米形貌特性和尺寸可以极为相似。为了除去晶片的弯曲这样的晶片尺寸的要素的影响,通过具有20mm的截止长度的双重高斯型高通滤波器(double-Gaussian high-pass filter),将原始轮廓(raw-profile)过滤。
由图9a~图11c中所有的曲线图可知,晶片的纳米形貌高度的轮廓和OTD轮廓相当一致。另一方面,可知CMP工序后的OTD的尺寸,在抛光粒子的尺寸相对小时(浆液C),随着添加剂的浓度的增加而增加,抛光粒子的尺寸相对大时(浆液A),不太受添加剂的浓度的影响。
因此,可知本实施例中,在抛光粒子的尺寸相对大的浆液A的情况下,尽管添加剂的浓度变化,但仍能得到所有的纳米形貌效应的影响均被补偿的非常均匀且低的OTD,而与之相反,在浆液B和浆液C的情况下,添加剂的浓度为0.8重量%时(图10c、图11c),OTD变得非常大,不能补偿纳米形貌效应。因此可知,在本发明的浆液组合物中,添加剂的浓度和抛光粒子的尺寸与纳米形貌效应的补偿有着非常紧密的关系。
接着,对于具有相互不同的抛光粒子尺寸的浆液A、浆液B、浆液C,测定添加剂浓度变化下的OTD的标准偏差(Rms),分别如下述表2和图12所示。图12为对本发明的各实施例中不同的浆液的添加剂浓度下的OTD的Rms值进行比较的棒图。
【表2】
Figure C20048001260300101
由表2和图12可知,浆液A的情况下,OTD的标准偏差几乎不受添加剂浓度的影响,浆液B的情况下,随着添加剂浓度的增加,会受到一些影响,浆液C的情况下,随着添加剂的浓度的增加,受到急剧的影响。由此可知,在小尺寸的抛光粒子的情况下,对于CMP工序后的OTD的纳米形貌效应,添加剂的浓度有很大的影响。
图13是为了对本发明的实施例中抛光粒子的尺寸的影响进行说明而模式化的示意图。
参照图13可知,作为CMP工序的抛光对象物质的氧化物层(30)的表面,由于受到形成了氧化物层(30)的晶片(未给出图式)表面的纳米形貌的影响,而具有一定波长,形成了峰区域和谷区域。将包含抛光粒子(36a、36b)的浆液供给氧化物层(30)和抛光衬垫(34)之间,进行抛光工序。参照编号“32”,表示的是通过阴离子性添加剂在氧化物层(30)的表面形成的添加剂保护层(32)。
由图13可知,在大抛光粒子(36a)的情况下,通过添加剂保护层(32),不仅在氧化物层(30)的峰区域,而且在谷区域,该抛光粒子也与氧化物层(30)的表面直接接触,而与此相对,小的抛光粒子(36b)的情况下,在谷区域内,该抛光粒子(36b)变得不能和氧化物层(30)的表面直接接触。因此,在具有相对大的抛光粒子的浆液的情况下,在峰区域和谷区域,所有的抛光工序均顺利进行,即使在CMP工序后OTD也能维持很小的值,而与此相反,在具有相对小的抛光粒子的浆液的情况下,在峰区域氧化物层(30)的抛光虽然良好地进行,但在谷区域,氧化物层(30)的抛光不能良好进行,因而CMP工序后的OTD维持在非常大的值上。
上文对以上的各个实施例进行了详细描述,但本发明在后附的权利要求的技术构思的范围内,可进行多种变更实施。
例如,在本实施例中,记载了表面上没有形成任何图形的裸晶片,如图3所示,在形成了沟槽图形的半导体衬底的表面平坦化阶段、或者半导体集成电路的制造工序中进行的各种CMP工序,也同样能够适用。
另一方面,在本实施例中,使用了二氧化铈抛光粒子作为抛光粒子,但勿庸置疑,也可以使用二氧化硅类抛光粒子等多种抛光粒子,添加剂也是虽然使用了阴离子性添加剂,但不限于此,可使用阳离子性添加剂等多种添加剂。
另一方面,本实施例中,以相对浆液添加剂的浓度上限为0.8重量%进行了实施,但通过适当的最优化,即使到10重量%,也能够实施。但是,添加剂的浓度到达10重量%以上的话,抛光除去速度显著降低,因而不优选。对3种抛光粒子的尺寸也进行了实验,但是通过适当的最优化,在2nm~1000nm的范围内均可实施。但是,抛光粒子的尺寸在2nm以下时,几乎无法进行抛光,而1000nm以上时,被抛光层的表面上会产生深刻的刮痕,因而不优选。
另一方面,氧化物层的抛光深度被设定为3000的本实施例中,将OTD标准偏差的容许范围控制在25以下时,由表2可知,当相对于浆液B,添加剂浓度为0.8重量%时、相对于浆液C添加剂浓度为0.6重量%、0.8重量%时,得到不理想的效果。
此外,除了本实施例种使用的添加剂外,也可以使用多种添加剂,可以通过改变CMP工序条件使其与本实施例不同,得到最优化的浆液组合物。
工业实用性
根据本发明,在化学机械抛光用浆液中,通过将浓度控制到一定范围内添加添加剂,将抛光粒子的尺寸控制到一定范围内而使其最优化,能够对半导体晶片的表面存在的纳米形貌效应进行补偿。因此,即使在CMP工序后也能得到具备均匀厚度的氧化物层,提高半导体元件的可靠性。

Claims (4)

1. 化学机械抛光用浆液组合物,其是在对晶片表面形成的氧化物层进行化学机械研磨工序时,用于补偿纳米形貌效应的化学机械抛光用浆液组合物,其中含有抛光粒子、分散剂和阴离子性有机添加剂,为了在上述化学机械抛光工序后将上述氧化物层的厚度偏差控制在一定水平以下,将上述抛光粒子的尺寸调整到2nm~1000nm的范围内,将上述阴离子性有机添加剂的浓度调整到0.05-0.8重量%。
2. 半导体元件的表面平坦化方法,其具有下述阶段:准备表面上形成有具备一定高度和波长的纳米形貌的晶片的阶段、在上述晶片上将氧化物层蒸镀至预定厚度的阶段、以及通过化学机械抛光工序而除去上述氧化物层使表面平坦化的阶段;其中在上述化学机械抛光工序中,使用含有抛光粒子、分散剂和阴离子性有机添加剂的浆液组合物,为了在上述化学机械抛光工序后将上述氧化物层的厚度偏差控制在一定水平以下,将上述抛光粒子的尺寸调整到了2nm~1000nm的范围内,将上述阴离子性有机添加剂的浓度调整到了0.05-0.8重量%。
3. 权利要求2所述的半导体元件的表面平坦化方法,其中在准备上述晶片的阶段,上述晶片为裸晶片。
4. 权利要求2所述的半导体元件的表面平坦化方法,其中在准备上述晶片的阶段,在上述晶片的表面形成氮化物层并形成沟槽。
CNB2004800126038A 2003-05-12 2004-05-11 能够补偿纳米形貌效应的化学机械抛光用浆液组合物、以及利用其的半导体元件的表面平坦化方法 Expired - Lifetime CN100411110C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030029678 2003-05-12
KR1020030029678A KR100570122B1 (ko) 2003-05-12 2003-05-12 나노토포그라피 효과를 보상할 수 있는 화학기계적 연마용슬러리 조성물 및 이를 이용한 반도체소자의 표면 평탄화방법

Publications (2)

Publication Number Publication Date
CN1784771A CN1784771A (zh) 2006-06-07
CN100411110C true CN100411110C (zh) 2008-08-13

Family

ID=36773869

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800126038A Expired - Lifetime CN100411110C (zh) 2003-05-12 2004-05-11 能够补偿纳米形貌效应的化学机械抛光用浆液组合物、以及利用其的半导体元件的表面平坦化方法

Country Status (5)

Country Link
US (1) US7833908B2 (zh)
JP (1) JPWO2004100243A1 (zh)
KR (1) KR100570122B1 (zh)
CN (1) CN100411110C (zh)
WO (1) WO2004100243A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI323741B (en) * 2004-12-16 2010-04-21 K C Tech Co Ltd Abrasive particles, polishing slurry, and producing method thereof
JP4524643B2 (ja) * 2005-05-18 2010-08-18 株式会社Sumco ウェーハ研磨方法
KR100641348B1 (ko) * 2005-06-03 2006-11-03 주식회사 케이씨텍 Cmp용 슬러리와 이의 제조 방법 및 기판의 연마 방법
US8768665B2 (en) * 2010-01-08 2014-07-01 Kla-Tencor Technologies Corporation Site based quantification of substrate topography and its relation to lithography defocus and overlay
JP7306234B2 (ja) 2019-11-19 2023-07-11 株式会社Sumco ウェーハの研磨方法及びシリコンウェーハ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002212545A (ja) * 2001-01-17 2002-07-31 Hitachi Chem Co Ltd Cmp研磨剤及びその製造方法
US6443811B1 (en) * 2000-06-20 2002-09-03 Infineon Technologies Ag Ceria slurry solution for improved defect control of silicon dioxide chemical-mechanical polishing
JP2003007660A (ja) * 2001-06-25 2003-01-10 Hitachi Chem Co Ltd Cmp研磨材および基板の研磨方法
JP2003017445A (ja) * 2001-06-28 2003-01-17 Hitachi Chem Co Ltd Cmp研磨剤及び基板の研磨方法
JP2003059868A (ja) * 2001-08-10 2003-02-28 Hitachi Chem Co Ltd Cmp研磨剤及び基板の研磨方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW510917B (en) * 1998-02-24 2002-11-21 Showa Denko Kk Abrasive composition for polishing semiconductor device and method for manufacturing semiconductor device using same
KR19990085105A (ko) * 1998-05-13 1999-12-06 윤종용 금속막 씨엠피용 슬러리 및 이를 이용한 씨엠피방법
US20010013507A1 (en) * 1999-02-18 2001-08-16 Hosali Sharath D. Method for CMP of low dielectric constant polymer layers
JP3725357B2 (ja) 1999-02-24 2005-12-07 日立化成工業株式会社 素子分離形成方法
KR100366619B1 (ko) 1999-05-12 2003-01-09 삼성전자 주식회사 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자
KR100299162B1 (ko) * 1999-05-31 2001-11-05 안복현 Cmp용 금속산화물 미세 분산 슬러리의 제조방법
US6964923B1 (en) * 2000-05-24 2005-11-15 International Business Machines Corporation Selective polishing with slurries containing polyelectrolytes
US6786964B2 (en) * 2000-07-17 2004-09-07 Showa Denko Kabushiki Kaisha Fine particle of aluminum hydroxide for filling resin and resin composition using the same
KR100398141B1 (ko) * 2000-10-12 2003-09-13 아남반도체 주식회사 화학적 기계적 연마 슬러리 조성물 및 이를 이용한반도체소자의 제조방법
JP3440419B2 (ja) * 2001-02-02 2003-08-25 株式会社フジミインコーポレーテッド 研磨用組成物およびそれを用いた研磨方法
JP2002231700A (ja) * 2001-02-05 2002-08-16 Speedfam Co Ltd ナノトポグラフィ除去方法
JP2002319556A (ja) * 2001-04-19 2002-10-31 Hitachi Ltd 半導体集積回路装置の製造方法
US6821897B2 (en) * 2001-12-05 2004-11-23 Cabot Microelectronics Corporation Method for copper CMP using polymeric complexing agents

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6443811B1 (en) * 2000-06-20 2002-09-03 Infineon Technologies Ag Ceria slurry solution for improved defect control of silicon dioxide chemical-mechanical polishing
JP2002212545A (ja) * 2001-01-17 2002-07-31 Hitachi Chem Co Ltd Cmp研磨剤及びその製造方法
JP2003007660A (ja) * 2001-06-25 2003-01-10 Hitachi Chem Co Ltd Cmp研磨材および基板の研磨方法
JP2003017445A (ja) * 2001-06-28 2003-01-17 Hitachi Chem Co Ltd Cmp研磨剤及び基板の研磨方法
JP2003059868A (ja) * 2001-08-10 2003-02-28 Hitachi Chem Co Ltd Cmp研磨剤及び基板の研磨方法

Also Published As

Publication number Publication date
US7833908B2 (en) 2010-11-16
KR20040097403A (ko) 2004-11-18
WO2004100243A1 (ja) 2004-11-18
CN1784771A (zh) 2006-06-07
JPWO2004100243A1 (ja) 2006-07-13
US20070158309A1 (en) 2007-07-12
KR100570122B1 (ko) 2006-04-11

Similar Documents

Publication Publication Date Title
US6540935B2 (en) Chemical/mechanical polishing slurry, and chemical mechanical polishing process and shallow trench isolation process employing the same
TWI485235B (zh) 化學機械研磨組成物及其相關方法
JP5516604B2 (ja) Cmp用研磨液及びこれを用いた研磨方法
JP3207178B2 (ja) 高選択性を有するスラリ及び複合材料基板の化学機械研磨方法
KR20000058021A (ko) 화학적 기계적 연마 처리 및 부품
CN1748292B (zh) 化学机械研磨用浆料组合物、利用它的半导体元件的表面平坦化方法以及浆料组合物的选择比控制方法
KR20130048162A (ko) 기판의 폴리싱 방법
US7198560B2 (en) Wafer planarization composition and method of use
CN100411110C (zh) 能够补偿纳米形貌效应的化学机械抛光用浆液组合物、以及利用其的半导体元件的表面平坦化方法
KR20050033180A (ko) 산화막 평탄화 방법 및 이를 이용한 반도체 소자의 제조방법
CN101081488A (zh) 混合式化学机械抛光工艺的线上控制方法
US20070269908A1 (en) Method for in-line controlling hybrid chemical mechanical polishing process
Park et al. Effect of ceria abrasives on planarization efficiency in STI CMP process
US20080314872A1 (en) Chemical-Mechanical Polishing Compositions Containing Aspartame And Methods Of Making And Using The Same
US7109117B2 (en) Method for chemical mechanical polishing of a shallow trench isolation structure
Kang et al. Dependence of nanotopography impact on abrasive size and surfactant concentration in ceria slurry for shallow trench isolation chemical mechanical polishing
Katoh et al. Effect of slurry surfactant on nanotopography impact in chemical mechanical polishing
JP2001057352A (ja) 基板の研磨方法
Park et al. Nanotopography impact in shallow-trench isolation chemical mechanical polishing—analysis method and consumable dependence
JP3496551B2 (ja) 基板の研磨法
JP2001057353A (ja) 基板の研磨方法
KATOH et al. EFFECT OF SLURRY CHARACTERISTICS ON NANOTOPOGRAPHY IMPACT IN CHEMICAL MECHANICAL POLISHING
CN110964440A (zh) 抛光二氧化硅多于氮化硅的化学机械抛光组合物和方法
See et al. COMPARISONS OF POLISHER DESIGNS ON THE PERFORMANCE OF STI PLANARIZATION
Menk et al. New polish chemistry and process for improved fixed abrasive CMP performance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170828

Address after: Tokyo, Japan, Japan

Patentee after: Sumco Corp.

Address before: Tokyo, Japan, Japan

Co-patentee before: Hanyang Hak Won Co. Ltd [kr

Patentee before: Sumitomo Mitsubishi Silicon