KR100398141B1 - 화학적 기계적 연마 슬러리 조성물 및 이를 이용한반도체소자의 제조방법 - Google Patents

화학적 기계적 연마 슬러리 조성물 및 이를 이용한반도체소자의 제조방법 Download PDF

Info

Publication number
KR100398141B1
KR100398141B1 KR10-2000-0059955A KR20000059955A KR100398141B1 KR 100398141 B1 KR100398141 B1 KR 100398141B1 KR 20000059955 A KR20000059955 A KR 20000059955A KR 100398141 B1 KR100398141 B1 KR 100398141B1
Authority
KR
South Korea
Prior art keywords
cmp
slurry composition
chemical mechanical
mechanical polishing
slurry
Prior art date
Application number
KR10-2000-0059955A
Other languages
English (en)
Other versions
KR20020029158A (ko
Inventor
김상용
서광하
김태규
김휘진
Original Assignee
아남반도체 주식회사
주식회사 동진쎄미켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사, 주식회사 동진쎄미켐 filed Critical 아남반도체 주식회사
Priority to KR10-2000-0059955A priority Critical patent/KR100398141B1/ko
Priority to JP2002534444A priority patent/JP3970763B2/ja
Priority to TW90102415A priority patent/TW574334B/zh
Priority to PCT/KR2001/000163 priority patent/WO2002031072A1/en
Priority to US10/399,062 priority patent/US7029509B2/en
Priority to AU2001232401A priority patent/AU2001232401A1/en
Publication of KR20020029158A publication Critical patent/KR20020029158A/ko
Application granted granted Critical
Publication of KR100398141B1 publication Critical patent/KR100398141B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Abstract

본 발명은 CMP(Chemical Mechanical Polishing) 슬러리 조성물 및 이를 이용한 반도체소자의 평탄화방법에 관한 것이다. 특히 본 발명은 반도체 다층배선구조를 실현하기 위해 행해지는 CMP 공정 중 층간절연막(Inter Layer Dielectric) 및 Shallow Trench Isolation(STI) 공정에 사용되는 CMP 슬러리 조성물과 상기 CMP 슬러리 조성물을 사용하여 반도체소자를 평탄화하는 방법을 제공한다.
본 발명의 CMP 슬러리 조성물은 연마성능, 연마효율, 선택성을 크게 향상시킬 수 있으며, 특히 STI CMP 공정을 획기적으로 단순화시킬 수 있다.

Description

화학적 기계적 연마 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법 {CHEMICAL MECHANICAL POLISHING SLURRY COMPOSITION AND PLANARIZATION METHOD USING SAME FOR SEMICONDUCTOR DEVICE}
[발명이 속하는 기술분야]
본 발명은 CMP(Chemical Mechanical Polishing) 슬러리 조성물 및 이를 이용한 반도체소자의 평탄화방법에 관한 것으로서, 더욱 상세하게는 반도체 다층배선구조를 실현하기 위해 행해지는 CMP 공정 중 층간절연막(Inter Layer Dielectric) 및 Shallow Trench Isolation(STI) 공정에 사용되는 연마조성물로서, 연마성능, 연마효율, 선택성을 크게 향상시킬 수 있으며, 특히 STI CMP 공정을 획기적으로 단순화시킬 수 있는 CMP 슬러리 조성물과 상기 CMP 슬러리 조성물을 사용하여 반도체소자를 평탄화하는 방법에 관한 것이다.
[종래기술]
반도체의 고성능화, 고집적화의 추세에 따라 미세 회로 소자의 디자인 룰은 해마다 미세해지고 VLSI, ULSI 반도체 디바이스 설계 및 제조에 있어서 다층배선구조가 필수적으로 요구되고 있다. 전체적으로 배선 폭이 미세해지고 다층화 됨에 따라 포토리소그래피 공정의 초점심도가 얕아지고 공정마진이 적어지므로 패턴 형성 표면을 평탄화하여 공정 중의 단차 높이를 제거할 필요성이 대두되었다.
이러한 평탄화 방법으로 종래에는 스핀-온-글래스, 레지스트 에치백 등이 제안되어 사용되어 왔다. 그러나, 이러한 방법으로는 진보된 VLSI, ULSI 반도체 디바이스 제조에 필요한 충분한 평탄성을 얻을 수 없었다. 따라서 화학적 기계적 연마방법이 제안되었으며, 지속적으로 연구 개발되어 최근에는 그 응용 범위가 매우 광범위해졌다. 대표적인 예로는 층간절연막 및 STI 공정에 사용되는 실리콘 다이옥사이드(SiO2) 층의 연마, 텅스텐(tungsten), 알루미늄(또는 알루미늄 합금), 구리 등으로 구성되는 금속 배선층 및 층간 연결 금속(via metal)의 연마, DRAM의 제조에 있어 고용량화, 고집적화의 추세에 따라 제안된 deep trench capacitor나 다층의 게이트 옥사이드(gate oxide)에 사용되는 폴리실리콘 층(polysilicon layer)의 연마 등이 있다. 이러한 상업적으로 적용되는 CMP 공정 이외에도, 향후 많은 종류의 CMP 공정이 적용될 가능성이 있다. 대표적인 예로, 최근 Cu Dual Damascene 공정과 더불어 부각되고 있는 low k(Interlayer Dielectric) material에 대한 CMP 공정이다. 이러한 low k material에는 무기물인 HSQ(Hydrogen silsequioxane), 고분자인 BCB(Bisbenzocyclobutene), 불소 함유 유기막, 및 각종 다공질막 등이 있다.
최근 소자분리방법의 하나인 Shallow Trench Isolation(STI)이 반도체소자의 고밀도화에 필수적인 기술로서 주목받고 있다. 이것은 실리콘 웨이퍼(silicon wafer) 위에 Shallow Trench를 만들고, 그 위에 SiO2를 증착(deposition)하고 CMP로 평탄화 하는 것으로, bird’s beak 구조를 야기하는 기존의 Local Oxidation of Silicon(LOCOS) 방법보다 좁은 면적으로 소자 분리가 가능하고, 그 성능이 우수하다.
하지만 기존에 사용하던 연마 슬러리로는 충분한 SiO2와 Si3N4의 연마 선택비를 얻을 수 없어 복잡한 Reverse Moat Process를 사용할 수밖에 없었다. 도 1은 종래의 Reverse Moat Process를 사용한 반도체 소자의 평탄화방법의 개략적인 공정도를 나타낸 것이다. 상기 방법은 (가) 반도체기판에 실리콘질화막을 형성하는 단계, (나) 상기 반도체기판에 트렌치를 형성하는 단계, (다) 상기 트렌치 및 반도체기판 상부에 산화막을 형성하는 단계, (라) 상기 산화막이 형성된 반도체기판을 Reverse Moat Etching 하는 단계, (마) 상기 Reverse Moat Etching된 반도체기판을 CMP 슬러리 조성물을 사용하여 연마하는 단계, 및 (바) 상기 연마된 반도체기판의 질화물 박막을 스트립하는 단계를 포함하여 이루어진다. 상기에서 (라)의 반도체 기판을 Reverse Moat Etching 하는 단계는 STI CMP 공정의 안전성을 위하여 활성부위의 질화물(Si3N4) 층의 위에 SiO2층의 일부가 잔존할 경우 질화물 박막 스트립단계에서 잔존물로 인해 문제점을 예방하기 위하여 실시한다. 그러나 상기 방법은 공정이 너무 복잡하여 공정의 마진확보 및 생산성이 떨어지는 문제점이 있다.
따라서 본 발명은 상기 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 반도체소자를 연마하는데 있어서 연마성능, 연마효율을 크게 향상시킬 수 있는 CMP 슬러리 조성물을 제공하는 것을 목적으로 한다.
또한 본 발명은 연마선택비를 향상시켜 반도체소자의 제조방법에 있어서 CMP 공정을 획기적으로 단순화시킬 수 있는 CMP 슬러리 조성물을 제공하는 것을 목적으로 한다.
또한 본 발명은 개량된 CMP 슬러리 조성물을 사용하여 단순화된 반도체소자의 평탄화방법을 제공하는 것을 목적으로 한다.
도 1은 종래 STI CMP 공정을 포함하는 반도체소자의 평탄화방법의 개략적인 공정을 나타낸 것이고,
도 2는 본 발명의 CMP 슬러리 조성물을 사용한 단순화된 반도체소자의 평탄화방법을 나타낸 것이다.
상기 목적을 달성하기 위하여 본 발명은
(a) 흄드실리카;
(b) TMAH(tetramethyl ammonium hydroxide);
(c) 포스페이트(phosphate) 계열의 음이온계 첨가제;
(d) 불소화합물; 및
(d) 초순수
를 포함하는 것을 특징으로 CMP(Chemical Mechanical Polishing) 슬러리 조성물을 제공한다.
또한 본 발명은 질화막 및 산화막이 연이어 적층되는 구조를 갖는 반도체 소자의 산화막과 질화막을 에칭하여 화학적 기계적 연마를 수행하는데 있어서 상기 CMP 슬러리 조성물을 사용하는 것을 특징으로 하는 반도체 소자의 평탄화방법을 제공한다.
이하 본 발명을 상세히 설명한다.
본 발명의 CMP 슬러리 조성물은 (a) 흄드실리카, (b) TMAH(tetramethyl ammonium hydroxide), (c) 포스페이트(phosphate) 계열의 음이온계 첨가제, (d) 불소화합물 및 (d) 초순수를 포함하는 것을 특징으로 한다.
흄드 실리카는 사염화 규소를 고온 화염처리 하여 얻어지며, 제조 공정상 순도 및 생산성이 매우 좋고 가격이 저렴한 장점이 있다. 또한 흄드 실리카는 제조 공정 조건에 따라 다양한 일차 입자 크기 및 균일성, 응집정도, 강도, 점도, 순도를 가질 수 있으므로 사용 목적에 따라 적절한 물성을 선택할 수 있다. 바람직하기로는 본 발명의 CMP 슬러리 조성물에서 상기 흄드 실리카는 일차 입자경이 10∼50 nm인 것이 좋으며, 더욱 바람직하게는 15∼40 nm, 더더욱 바람직하게는 20∼35 nm인 것이 좋다. 또한 연마 효율 향상 및 연마 성능의 재현성 확보를 위해서 일차입자가 균일하여 다분산도가 작은 것이 좋으며, 점도가 낮으며, 금속 불순물 함유량이 적은 것이 좋다. 바람직하게는 상기 일차입자의 수계 4% 초기분산액의 점도가 4cPs이하이고, 금속불순물의 함량이 70 ppm 이하인 것이 좋다.
본 발명의 CMP 슬러리 조성물에서는 상기 흄드실리카의 함량은 1 내지 40 중량%인 것이 바람직하고, 더욱 바람직하게는 3 내지 30 중량 %, 더더욱 바람직하게는 5 내지 25 중량 %인 것이 좋다. 상기 흄드실리카의 농도가 너무 높으면 슬러리의 점도 상승, 보존 안정성의 저하, 또한 연마 공정시 피연마면에의 스크래치 발생 등의 문제가 생기며, 농도가 너무 낮으면 연마 효과가 미비하다.
본 발명에서 상기 TMAH(tetramethyl ammonium hydroxide)는 용액의 pH를 조절하여 연마입자들의 zeta potential의 절대값을 크게 하여 입자상호간의 전기적 반발력을 크게 함으로써 입자들의 분산안정성을 향상시키고 입자 분산액의 점도를 낮추어 슬러리 제조를 용이하게 한다. 또한 연마 공정시 피연마면에 대한 에칭효과, 또는 에칭효과를 주기 위한 슬러리의 환경을 조성하여 연마속도 및 연마효율을 향상시키는 연마촉진제로 작용한다. 일반적으로 pH 조절제는 피연마면이 층간 절연막 및 STI 공정에 사용되는 SiO2층일 경우 KOH, NH4OH 등의 무기 또는 유기 알칼리 계열이 사용되었으나 이러한 pH 조절제는 Li+, Na+, K+와 같은 알카리 금속 이온의 경우 유동성이 커서 절연막으로 쉽게 확산되어 leakage current를 증가시키는 등 반도체 디바이스의 신뢰성을 저하시키는 등 많은 문제점을 안고 있다. 또한 수산화 암모늄의 경우 휘발성이 강해 슬러리의 pH 변화, 암모늄 농도 및 고형분 변화, 안정성의 저하 및 큰 입자 수의 증가 등으로 인해 연마 공정에 많은 문제를 야기하며, 또한 증발된 암모니아에 의한 냄새 및 후속공정에의 영향 등 많은 문제점을 가지고 있다. 본 발명의 CMP 슬러리 조성물은 TMAH를 pH 조절제로 사용함으로써 상기와 같은 문제점을 해결하였다.
또한 본 발명의 CMP 슬러리 조성물은 휘발성이 적고 금속 불순물의 함유량이적은 amine계열의 질소화합물을 pH 조절을 위하여 더욱 포함할 수 있다. 상기의 질소화합물은 하나 이상의 alkyl, alkyl derivative 또는 질소를 함유하는 기를 포함하며, 암모니아 보다 휘발성이 낮으며, 물에 대한 용해도를 유지하기 위해 체인 길이가 너무 길지 않고, 용해도를 증가시키기 위한 작용기를 포함하는 것이 좋다. 또한 용해도가 유지되는 범위에서 aromatic group을 포함할 수 있다. 대표적인 예로는 Ethanol Amine, Isopropyl Amine, Dipropyl Amine, Ethylene Diamine(EDA), Propane Diamine, Hexamethylenediamine, Hydrazine compound, TetraMethyl Ammonium Fluoride(TMAF), TetraMethyl Ammonium Chloride(TMA-Cl), TetraEthyl Ammonium Hydroxide(TEAH), TetraEthyl Ammonium Fluoride(TEAF), TetraEthyl Ammonium Chloride(TEA-Cl), Dimethyl Diethyl Ammonium Hydroxide, Dimethyl Diethyl Ammonium Fluoride, Dimethyl Diethyl Ammonium Chloride, Alkylbenzyldimethylammonium Hydroxide, Diethylenetriamine, Triethylenetetramine(TETA), Tetraethylenepentamine, Aminoethylethanolamine (AEEA), Piperazine 등의 primary amines, secondary amines, tertiary amines, quaternary amines, quaternary ammonium salts, heterocyclic amines 등이 제한 없이 사용될 수 있다. 바람직하기로는 TMAH를 사용하는 것이 바람직하다. 본 발명의 CMP 조성물에서 TMAH를 포함하는 pH 조절제는 0.01 내지 5 중량%인 것이 바람직하고, 더욱 바람직하게는 0.05 내지 3 중량%, 더더욱 바람직하게는 0.1 내지 1 중량%인 것이 좋다. 결과되는 CMP 슬러리 조성물의 pH는 9 내지 12인 것이 좋다.
본 발명의 CMP 슬러리 조성물에서 상기 포스페이트(phosphate) 계열의 음이온계 첨가제와 불소화합물은 STI 공정에서 SiO2와 Si3N4의 연마되는 속도의 비율인 연마선택비를 높이는 작용을 한다. 연마선택비는 SiO2의 연마속도가 크고 Si3N4의 연마되는 속도가 작을수록 커진다. SiO2의 연마속도가 일정할 때 Si3N4의 연마되는 속도가 작을수록 크고, Si3N4의 연마되는 속도가 일정할 때 SiO2의 연마속도가 클수록 선택비가 좋아지는데, 실제 공정에서는 SiO2의 연마속도가 약간 작더라도 Si3N4의 연마되는 속도가 0에 가깝게 하여 연마선택비가 높은 것이 바람직하다. 본 발명의 CMP 슬러리 조성물은 Si3N4에 선택적으로 보호막을 형성하며, SiO2를 선택적으로 에칭하여 SiO2의 연마속도를 향상시키면서 동시에 Si3N4가 연마되는 속도를 최소화하여 선택성을 극대화하는 것을 특징으로 하고 있다. 본 발명의 CMP 슬러리 조성물에서 상기 포스페이트 계열의 음이온계 첨가제는 Si3N4층에 선택적인 보호막 형성한다. 상기 포스페이트 계열의 음이온계 첨가제는 Si3N4와 반응하여 보호막을 형성하는 polar group과, 반응하지 않고 남아서 슬러리의 연마 입자 또는 화학성분과의 반응을 막아주는 apolar component로 구성된 것을 특징으로 한다. 바람직하게는 Si3N4와 반응하지 않고 남아 있는 polar component가 슬러리의 연마입자 및 화학성분과 반응하는 반응 site로 작용할 위험이 있으므로 polar group이 mono 또는 di phosphate인 것이 좋다. Apolar group으로는 hydrocarbon, 또는 fluorocarbon의 linear, branched, aliphatic, aromatic group이 제한 없이 사용될 수 있으나, 물에 대한 용해성을 가지며, 슬러리의 화학적 기계적 작용에 대한 steric hindrance를 가지는 것이 좋으므로 가능한 한 반응 site로 작용하는 polar 성분의 수가 적으며, 용해성을 유지하기 위해 chain 길이 및 크기가 작은 것이 좋다. 상기 포스페이트 계열의 음이온계 첨가제는 산 형태로 존재하거나 alkali metal 또는 amine과의 salt로 존재하는 alkyl phosphates, polyethoxylated alcohol phosphates, polyethoxylated phenol phosphates, polyoxyethylene alkyl ether phosphates 등의 각종 phosphate esters 또는 polyphosphates가 사용될 수 있다. 상기 포스페이트 계열의 음이온계 첨가제는 물 용매에 용해도가 좋고 거품발생이 적고 알카리 용액에서 안정하며 용액의 색깔변화를 야기하지 않는다. 바람직하기로는 alkali metal salt가 금속 불순물 오염의 원인으로 작용하므로 가급적 상기 기재한 포스페이트 계열의 음이온계 첨가제에서 alkali metal salt를 제외한 화합물을 사용하는 것이 좋다. 본 발명의 CMP 슬러리 조성물에서 상기 포스페이트 계열의 음이온계 첨가제의 함량은 0.0001내지 3 중량%가 바람직하며, 더욱 바람직하게는 0.0005 내지 2 중량%, 더더욱 바람직하게는 0.001 내지 1 중량 %인 것이 좋다.
또한 본 발명의 CMP 슬러리 조성물은 불소화합물을 포함한다. 상기 불소화합물은 SiO2층에 대한 선택적 etchant로 작용한다. 상기 불소화합물은 아민과의 salt로 존재하는 것이 바람직하며, 더욱 바람직하기로는 TMAF(Tetra Methyl Ammonium Fluoride), 또는 소량의 HF를 첨가하여 상기한 pH 조절제인 TMAH와의 반응 중간 생성물로의 TMAF salt를 사용하는 것이 좋다. 본 발명의 CMP 슬러리 조성물에 대하여 상기 불소화합물의 함량은 0.0001내지 1 중량%가 바람직하며, 더욱 바람직하게는 0.0005 내지 0.8 중량%, 더더욱 바람직하게는 0.001 내지 0.5 중량%인 것이 좋다.
또한 본 발명의 CMP 슬러리 조성물은 초순수를 포함하는 바, 상기 초순수는 본 발명의 CMP 슬러리 조성물에서 용매로서 작용을 한다.
또한 본 발명의 CMP 슬러리 조성물은 보관 온도, aging 등에 의한 겔화 및 입자 침전 현상을 최대한 억제하고 분산 안정성을 유지하기 위한 분산제, pH 변화에 따른 입자의 분산성에의 영향을 가능한 억제하기 위한 buffer solution, 그리고 입자 분산액의 점도를 낮추기 위한 각종 염류 등을 더욱 포함할 수 있다. 상기 분산제는 분산된 입자에 입체장애를 주어 입자상호간 충돌 및 응집을 억제하는 작용을 하는 것으로 음이온계, 양이온계, 비이온계, 양쪽성, 또는 이들의 조합 등 그 용도 및 효과에 따라 어느 것이던 사용될 수 있다. 또한 상기 염류는 Na+, K+와 같은 금속 이온, 암모늄, 및 암모니아 유도체 이온, fluoride, chloride, bromide, iodide, acetate, carbonate, phosphate, sulfate 등의 각종 무기 또는 유기 염이 사용될 수 있다. 바람직하기로는 금속 불순물 함유량이 적고 휘발성이 적은 TMAF(Tetra Methyl Ammonium Fluoride)가 좋다.
연마용 슬러리 조성물에 있어서 화학적 조성 외에도 연마 입자의 슬러리 용액에서의 입자 크기, 균일성, 및 분산 안정성 정도가 연마 특성 및 효율에 큰 영향을 미친다. 이러한 연마 입자의 특성은 슬러리의 제조공정에서 조절할 수 있다.슬러리를 제조하기 위해서는 먼저 연마 입자 분체를 수계 용매에 초기 분산시켜야 하는데, 이 때의 효율에 의해 초기 분산액의 안정성, 후공정 진행의 용이성, 후공정에 의한 미립화 정도, 이차 입자 분포의 다분산도, 및 거대 입자 수의 분포 정도 등이 결정된다. 본 발명의 CMP 슬러리 조성물은 초기 분산의 용이성을 위해, 수계 용매에 원하는 슬러리의 pH를 만들기 위한 정도의 알카리 화합물을 가하여 mixing하고, 여기에 연마 입자인 흄드실리카를 점차적으로 투입하여 분산시키고, 마지막으로 포스페이트 계열의 음이온계 첨가제와 불소화합물을 첨가하여 mixing한다. 본 발명의 CMP 슬러리 조성물은 high shear mixer를 사용하여 분산하는 바람직하다. 상기의 방법에 의한 CMP 슬러리 조성물의 초기 분산액의 평균 이차 입경이 220 ~ 290 nm, 바람직하게는 220 ~ 280 nm, 더욱 바람직하게는 220 ~ 270 nm인 것이 좋으며, 다분산도가 0.25이하, 바람직하게는 0.20이하, 더욱 바람직하게는 0.17이하인 것이 좋다. 상기 평균 이차 입경은 intensity 평균을 기준으로 한 것이며, 다분산도는 전체의 25%이 되는 입자경에서 전체의 75%이 되는 입자경까지의 편차를 말하는 것으로 Brook Haven社의 Zeta Plus로부터 구한 값이다.
슬러리 조성물에서의 입자 크기, 균일성 및 분산 안정성 정도를 조절하는 데 있어 가장 중요한 공정은 milling 공정이라 할 수 있다. Milling은 agglomerate 상태로 비교적 약하게 응집되어 있는 이차입자를 원하는 입경으로 깨줌과 동시에 연마 입자가 용액 중에 고르게 퍼지게 해주는 것이다. 대표적인 milling 방법으로는 bead milling, 초음파 milling, jet milling 등이 있다. 이 중 bead milling 방법에서는 사용한 bead 및 용기로부터 갈려 나오는 물질에 의한 오염 정도가 크며, 초미립화, 다분산도 등 milling 효율 및 생산성이 떨어진다. 초음파 milling 방법에서는 원하는 정도로의 초미립화가 어렵고, milling된 이차입자가 다시 응집하려는 경향이 강해 안정성이 떨어진다. 또한 초음파 처리 장치에서 금속 불순물이 발생될 위험이 크다. 이러한 종래 milling 방법들에 의해서는 다분산도를 충분히 줄일 수 없어 분산액 중에 다양한 크기의 응집 이차입자가 존재하게 되고, 따라서 평탄성 등의 연마 효율 나쁘고 연마 성능의 재현성 확보가 어렵게 된다. 본 발명의 CMP 슬러리 조성물은 대향 충돌 방식의 jet milling 장비를 사용하여 milling 공정을 진행한다. 상기 jet milling의 경우, 오염의 원인이 적고, 전체적으로 균일한 충격량을 줄 수 있어 다분산도를 줄일 수 있으며, 생산성이 좋다는 장점이 있다. 대표적인 jet milling 장비로는 nanomizer, microfluidizer, ultimizer 등이 있다. 본 발명의 CMP 슬러리 조성물에서는 상기의 jet milling 장비를 사용하여 연마입자의 초기 분산액을 500∼3000 kgf/cm2, 바람직하게는 700∼3000 kgf/cm2, 더욱 바람직하게는 1000∼3000 kgf/cm2의 압력으로 대향 충돌시키는 것이 좋다. 결과되는 CMP 슬러리 조성물에서의 연마 입자의 평균 이차 입경이 150 nm ~ 300 nm, 바람직하게는 150 nm ~ 250 nm, 더욱 바람직하게는 150 nm ~ 200 nm인 것이 좋다. 다분산도는 연마 효율 향상 및 연마 성능의 재현성 확보를 위해서 작을수록 좋으며, 본 발명의 CMP 슬러리 조성물에서는 0.20 이하, 바람직하게는 0.17 이하, 더욱 바람직하게는 0.15 이하인 것이 좋다.
또한 본 발명은 질화막 및 산화막이 연이어 적층되는 구조를 갖는 반도체 소자의 산화막과 질화막을 에칭하여 화학적 기계적 연마를 수행하는데 있어서 상기 CMP 슬러리 조성물을 사용하는 것을 특징으로 하는 반도체 소자의 평탄화방법을 제공한다.
현재 대부분의 반도체 업체에서는 STI CMP 공정의 안정성을 위해 도 1에 나타난 것과 같이 STI CMP 단계(마) 전에 active area의 질소화물(Si3N4) 층 위의 SiO2layer를 제거하기 위한 Reverse Moat Pattern 공정과 Reverse Moat Etching 단계(라)를 실시한다. 이는 만약 STI CMP 공전 진행 후 active area의 nitride (Si3N4) 층 위에 SiO2layer의 일부가 잔존할 경우 nitride strip 공정에서 이러한 잔존물로 인해 Nitride Residue가 발생하기 때문이다.
본 발명의 반도체 소자의 평탄화방법에서는 SiO2layer와 Nitride(Si3N4) layer의 연마선택비(polishing selectivity)를 충분히 높여 Si3N4가 거의 제거되지 않아 SiO2에 대한 overpolishing이 가능하므로 잔류 질화물로 인한 문제점을 현저히 줄일 수 있다. 또한 STI CMP 공정 전에 Reverse Moat Pattern 공정과 Reverse Moat Etching 단계를 실시하지 않고 바로 STI CMP 단계를 진행할 수 있어 공정을 획기적으로 단순화 할 수 있다. 도 2는 본 발명의 CMP 슬러리 조성물을 사용한 단순화된 반도체소자의 평탄화방법의 개략적인 공정도를 나타낸 것이다. 도 2에 나타난 것과 같이 본 발명의 반도체소자의 평탄화방법은 종래의 평탄화방법의 Nitride 박막 Deposition 단계, Trench etching 단계, Oxide 박막 Deposition 단계까지는 동일하나, Reverse Moat Pattern 공정과 Reverse Moat Etch 공정을 생략하고 바로 STI CMP 공정이 적용된다.
이하 본 발명의 실시예를 기재한다. 그러나 하기 실시예는 본 발명을 예시하기 위한 것으로서 본 발명이 하기 실시예에 한정되는 것은 아니다.
[실시예 1]
초순순를 포함하는 수계용매에 TMAH 1 중량%를 투입하고, 평균 일차 입자경이 30 nm, 금속불순물의 함량이 50 ppm인 12 중량%의 흄드 실리카를 점차적으로 투입하였으며, 0.1 중량%의 (NH3)2HPO4와 0.1 중량%의 TMAF를 첨가하여 분산액을 제조하였다. 상기 분산액을 1000 내지 2000 kgf/cm2의 압력으로 대향 충돌시키면서 제트(jet) 밀링하여 CMP 슬러리 조성물을 제조하였다. 제조된 CMP 슬러리 조성물은 흄드실리카의 평균 이차 입경이 185 nm, 다분산도는 0.15이었다.
[실시예 2 내지 12]
하기 표 1과 같은 조성으로 상기 실시예 1과 동일한 방법으로 CMP 슬러리 조성물을 제조하였다. 단 실시예 10에서는 TMAH와 TEAH를 1 : 1 중량비로 혼합하여 혼합량 전체가 CMP 슬러리 조성물의 3 중량%가 되게 하였으며, 실시예 11에서는 상기 실시예 10과 같은 방법으로 IPA를 사용하여 전체가 1 중량%가 되게 하였고, 실시예 12에서는 상기 실시예 10과 같은 방법으로 TMA-Cl를 사용하여 전체가 1 중량%가 되게 하였다.
[비교예 1 내지 5]
하기 표 1과 같은 조성으로 상기 실시예 1과 동일한 방법으로 CMP 슬러리 조성물을 제조하였다.
[비교예 6]
초순수를 포함하는 수계용매에 TMAH 1 중량%를 투입하고, 평균 일차 입자경이 30 nm, 금속불순물의 함량이 50 ppm인 12 중량%의 흄드 실리카를 점차적으로 투입하였으며, 0.1 중량%의 (NH3)2HPO4와 0.1 중량%의 TMAF를 첨가하여 분산액을 제조하였다. 상기 분산액을 비드(bead) 밀링하여 CMP 슬러리 조성물을 제조하였다. 흄드실리카의 평균 이차 입경이 185 nm, 다분산도는 2.50이었다.
[표 1](단위는 중량%를 사용하였다.)
실리카 TMAH 포스페이트 계열의 음이온계 첨가제(NH3)2HPO4 불소화합물(TMAF) 초순수 기타 실리카의 금속불순물함량
실시예 1 12% 1% 0.1% 0.1% 나머지 잔량 100 중량%까지 50ppm
실시예 2 3% 1% 0.1% 0.1% 60ppm
실시예 3 30% 1% 0.1% 0.1% 70ppm
실시예 4 12% 0.01% 0.1% 0.1% 50ppm
실시예 5 20% 5% 0.1% 0.1% 50ppm
실시예 6 12% 1% 0.01% 0.1% 50ppm
실시예 7 12% 1% 3% 0.1% 50ppm
실시예 8 12% 1% 0.1% 1% 50ppm
실시예 9 15% 1% 0.1% 1% 50ppm
실시예 10 12% TEAH3% 0.1% 0.1% 분산제0.1% 50ppm
실시예 11 12% IPA1% 1.5% 0.1% 완충용액0.1% 50ppm
실시예 12 12% TMA-Cl1% 0.1% 0.5% 염류0.1% 50ppm
비교예 1 35% 1% 0.1% 0.1% 50ppm
비교예 2 12% 10% 0.1% 0.1% 50ppm
비교예 3 12% 1% 5% 0.1% 50ppm
비교예 4 12% 1% 0.1% 3% 50ppm
비교예 5 10% 1% 0.1% 0.1% 100ppm
비교예 6 12% 1% 0.1% 0.1% 50ppm
[실험 1] 흄드실리카의 물성에 따른 영향
흄드 실리카는 실리카 제조 공정 조건에 따라 일차 입자 크기, 점도 및 입자 상호간의 응집정도를 조절할 수 있다. 이러한 물성은 slurry 제조의 용이성 및 효율과, 제조된 slurry의 저장안정성, 연마 효율 등에 영향을 준다. 하기 표 2는 흄드 실리카의 물성에 따른 이러한 영향을 나타낸다.
[표 2]
점도(cPs) 보관안정성(개월) 제조 공정의 용이성(시간) 표면Roughness
초기분산액 최종제품
Silica A 3.0 0.25 6 8 0.370nm
Silica B 2.5 0.35 12 5 0.328nm
- 상기 표 2의 모든 실리카에 대해서 specific surface area(BET)은 80 ~ 90 m2/g, metal impurity는 total 100 ppm 이하, 4% 실리카 초기 분산액에 대한 pH는 4.5 ~ 4.9로 오차 범위내에서 일치하였다.
- 보관안정성은 12 % 실리카 초기 분산액과 이를 사용한 최종 제조 slurry에 대해 각각 측정되었고, 층분리, 침전, 겔화 등 외관상의 변화 및 평균입경, 점도 등의 물성이 급격히 변화되는 시점까지 소요되는 기간(개월)을 나타내었다. 제조 공정의 용이성은 평균 입경 185 nm의 최종 slurry(실리카 12%)를 제조하는데 소요되는 시간(hour)을 나타낸다. 평균 입경은 intensity 평균을 기준으로 한 것이며 Brook Haven社의 Zeta Plus로부터 구한 값이다.
- 표면 Roughess는 웨이퍼 평판위에 PETEOS(Plasma Enhanced Tetraethoxysilane)막을 약 18,000 Å으로 deposition한 후 Speedfam-IPEC사의 Avanti 472 장비로 3분간 polishing하여 DI사의 AFM(Atomic Force Measurement)을 사용하여 측정하였다. Polishing시 pad는 Rodel사의 IC1000을 사용하였으며, 이외의 주요한 polishing parameter는 하기 표 3과 같다.
[표 3]
Primary Platen RPM Carrier Head RPM Down Force Back Pressure
46 RPM 28 RPM 7 PSI 2 PSI
상기 표 3의 결과는 점도가 낮은 실리카를 사용할수록 보관안정성, 제조공정의 용이성 및 표면 Roughness가 우수함을 나타낸다.
[실험 2] 슬러리 조성물의 제조방법에 따른 영향
Slurry는 제조공정에 따라 slurry 중의 이차 입자의 다분산도, large particle 분포, 금속 불순물 함유량 등을 조절할 수 있다. 이러한 slurry의 물성은 연마 공정 중 연마 표면의 uniformity, scratch 발생 정도 등의 연마 효율, 제조된 반도체 디바이스의 신뢰성에 영향을 준다. 하기 표 4는 서로 다른 제조 공정으로 제조된 slurry의 물성에 따른 이러한 영향을 나타낸다.
[표 4]
제조 공정의 용이성(시간) 보관안정성(개월) 다분산도 표면 Roughness(nm) Large particles개수 Scratch개수
Method A 6 12 0.15 0.328 10000 15개 이하
Method B 7 10 0.17 0.343 13000 30개 이하
Method C 13 6 2.50 0.414 35000 100개 이하
Method D 9 0.25 2.50 0.389 20000 80개 이하
상기 표 4에서 모든 방법에 대해 상기 실험 1의 Silica B가 사용되었으며, 이외의 자세한 조건은 하기와 같다.
- Premixing A : 상기 실시예 6과 같은 조성을 사용하되 연마 입자 분체를 점차적으로 투입하여 분산시키는 방법
- Premixing B : 상기 실시예 6과 같은 조성을 사용하되 연마 입자 분체를 한번에 투입하여 분산시키는 방법
- Method A : Premixing A와 jet milling방식을 사용하는 방법과 결과되는 slurry
- Method B : Premixing B와 jet milling방식을 사용하는 방법과 결과되는 slurry
- Method C : Premixing A와 bead milling방식을 사용하는 방법과 결과되는slurry
- Method D : Premixing A와 초음파 milling방식을 사용하는 방법과 결과되는 slurry
사용된 장비는 jet mill로는 Sugino Machine社의 ultimizer, bead mill로는 SHINMARU ENTERPRISE 社의dyno-mill, 초음파 mill로는 Branson Ultrasonics Corporation 社의 Bransonic이다.
또한 제조 공정의 용이성은 평균 입경 185 nm의 최종 slurry(실리카 12 중량%)를 제조하는데 소요되는 시간(hour)을 나타내며, 보관안정성은 최종 slurry에 대해 층분리, 침전, 겔화 등 외관상의 변화 및 평균입경, 점도 등의 물성이 급격히 변화되는 시점까지 소요되는 기간(개월)을 나타낸다. 다분산도는 전체의 25%이 되는 입경에서 전체의 75%이 되는 입경까지의 편차를 말하는 것으로 Brook Haven社의 Zeta Plus로부터 구한 값이다. Large particles수는 단위 부피당 1 m이상 size의 입자의 수를 말하며, Nicomp社의 Accusizer 780으로 측정하였다.
또한 Scratch 개수는 특정한 공정을 거쳐 pattern이 형성된 Wafer위에 층간 절연막으로 PETEOS막을 약 24,000Å 두께까지 deposition한 후, Speedfam-IPEC사의 Avanti 472 장비로 표1과 같은 polishing parameter로 최종 두께가 약 10,000Å이 되도록 Polishing한 후, Tencor사의 AIT장비로 측정하였다.
상기 표 4의 결과는 연마 입자 분체를 점차적으로 투입하고, 제트(jet) 밀링 방식을 사용할 경우에 더욱 결과를 좋음을 나타낸다.
[실험 3] 제조방법에 따른 불순물의 함량
Slurry는 사용된 원자재, 제조공정에 따라 slurry 중의 금속 불순물 함유량을 조절할 수 있다. 이러한 slurry의 물성은 제조된 반도체 디바이스의 신뢰성에 영향을 준다. 하기 표 5는 서로 다른 원자재, 제조 공정으로 제조된 slurry의 물성에 따른 이러한 영향을 나타낸다.
[표 5]
Total Metal Impurities (ppm) Metal Impurity on Wafer(Conc.*E10atom/cm2)
K Ca Fe Mn Cu Zn
Slurry A 100 0 0 0.22 0 0 0
Slurry B 10000 0 0 0.322 0.048 0.002 0
Slurry C 1000 0.13 0.202 0.464 0.02 0 0
Slurry D 300 0 0 0.386 0.002 0 0
상기 표 5에서 모든 slurry에 대해 실시예 1의 Silica B가 12 wt.%로 사용되었으며, 이외의 자세한 조건은 다음과 같다.
- 원자재 A : 실시예 6과 같은 조성으로 구성된 것
- 원자재 B : 12 wt.%의 fumed silica, DI water 및 Li+, Na+ 와 같은 알카리 금속 이온의 함유량이 전체의 1% 이상인 KOH의 0.1 내지 1 중량 %로 구성된 것
- Slurry A : 원자재A 와 jet milling방식을 사용하여 제조된 slurry
- Slurry B : 원자재B 와 jet milling방식을 사용하여 제조된 slurry
- Slurry C : 원자재A 와 bead milling방식을 사용하여 제조된 slurry
- Slurry D : 원자재A 와 초음파 milling방식을 사용하여 제조된 slurry
Metal Impurity on wafer는 wafer평판 위에 PETEOS(Plasma Enhanced Tetraethoxysilane)막을 약 18,000Å으로 deposition한 후 Speedfam-IPEC사의 Avanti 472 장비로 표1과 같은 polishing parameter로 3분간 polishing한 후,Technos사의 TREX610T을 사용하여 측정하였다.
상기 표 5의 결과는 본 발명에 따른 CMP 슬러리 조성물이 종래의 알카리 금속 이온과 KOH를 사용하는 슬러리 조성물에 비하여 금속 불순물의 함량이 현저히 적음을 나타낸다.
[실험 4]
Slurry는 chemical 조성에 따라 selectivity, 연마 표면의 uniformity 등 연마성능에 큰 영향을 미친다. 하기 표 6은 slurry의 조성에 따른 이러한 영향을 나타낸다.
[표 6]
SiO2R/R SiO2R/R NU Si3N4R/R Si3N4R/R NU R/R Selectivity
Slurry A 2230Å/min 6.87% 745Å/min 5.38% 2.99:1
Slurry B 2197Å/min 10.56% 435Å/min 7.35% 5.05:1
Slurry C 2453Å/min 7.06% 576Å/min 13.24% 4.25:1
Slurry D 2347Å/min 4.09% 235Å/min 6.25% 9.98:1
상기 표 6에서 에서 모든 slurry에 대해 실험 1의 Silica B가 12 wt.%로 사용되었으며, 이외의 자세한 조건은 다음과 같다.
- Slurry A : 12 wt.%의 fumed silica, DI water 및 최종 슬러리의 pH가 9~12가 되도록 0.1 내지 1 중량 %의 TMAH로 구성된 것
- Slurry B : Slurry A에 0.001 내지 1 중량%의 ammonium phosphate (NH3)2HPO4가 사용된 것
- Slurry C : Slurry A에 0.001 내지 0.5 중량%의 TMAF(Tetra Methyl Ammonium Fluoride)가 사용된 것
- Slurry D : 상기 실시예 6과 같은 조성으로 Slurry A에 Slurry B의 phosphate계열의 음이온계 첨가제와 Slurry C의 소량의 불소 화합물을 상기한 조성비로 동시에 첨가한 것
박막간 Polishing Selectivity는 wafer평판 위에 PETEOS(Plasma Enhanced Tetraethoxysilane)막을 약 18,000Å으로deposition한 것과, Nitride박막을 약 3,000Å으로 oxidation시킨 wafer를 Speedfam-IPEC사의 Avanti 472 장비로 표1과 같은 polishing parameter로 각각 2분간 polishing한 후 환산하였다.
상기 표 6의 결과는 본 발명의 CMP 슬러리 조성물을 사용한 경우에 있어서 R/R 선택비가 9.98 : 1로서 다른 슬러리 조성물에 비하여 선택비가 현저히 높음을 나타낸다.
[실험 5]
상기 실험 4에서와 같이 slurry의 화학적 조성을 적절히 조절함으로서, STI CMP 공정에서 Si3N4의 연마를 최소화하고, SiO2와 Si3N4의 연마 선택비를 현저히 향상시켜, 기존의 복잡한 reverse moat process를 할 필요 없이 바로 moat process를 진행할 수 있어 공정을 획기적으로 단순화 할 수 있었으며, 또한 Si3N4가 거의 제거되지 않아 SiO2에 대한 overpolishing이 가능하므로, active 영역에서의 nitride residue로 인한 문제점을 현저히 줄일 수 있었다. 하기 표 7은 slurry의 화학적 조성에 따른 이러한 영향을 나타낸다.
[표 7]
Moat process 가능 여부 공정 단순화 효과 Nitride Residue정도
Slurry A X Reverse Moat Etch공정을 반드시 필요로 함 50~80 Die
Slurry B Reverse Moat Etch 공정을 진행할 필요가 있음 20~35 Die
Slurry C Reverse Moat Etch 공정을 진행할 필요가 있음 20~50 Die
Slurry D O Reverse Moat Etch 공정을 생략 가능 0~5 Die
상기 표 7에서 연마 공정 조건 및 사용된 slurry는 상기 실험 4에서와 동일하다. 또한 Nitride Residue 정도는 1200 die로 구성된 wafer를 polishing한 후 Nitride residue defect을 Tencor사의 KLA2350 장비로 측정하여 이 때 attack 받은 die 수를 counting한 값이다.
상기 표 7에서 나타나는 바와 같이 본 발명의 CMP 슬러리 조성물을 사용하여 반도체 소자의 평탄화작업을 할 경우 잔류 질소화물로 인한 문제점이 현격히 줄어들기 때문에 Reverse Moat Etch 공정이 생략 가능하여 반도체 소자의 평탄화공정을 획기적으로 단축할 수 있었다.
상기에서 살펴본 바와 같이 본 발명의 CMP 슬러리 조성물은 수개월 방치 후에도 침전 및 층 분리가 일어나지 않고, 외부 조건 변화 및 aging에 따른 응집현상을 억제함으로서 층간 절연막의 defect 방지 및 STI 공정에서 active 영역에서의 damage를 현저히 줄일 수 있다.
또한 금속 불순물 함량이 적은 고순도의 원자재를 사용함과 동시에 milling 방법의 개선을 통해 제조 공정에서의 오염 발생 원인의 최소화함으로서, 슬러리의 불순물 함유량을 현저히 낮춘다.
또한 질화막 및 산화막이 연이어 적층되는 구조를 갖는 반도체 소자의 산화막과 질화막을 에칭하여 화학적 기계적 연마를 수행하는데 있어서 Si3N4의 연마를 최소화하고, SiO2와 Si3N4의 연마 선택비를 현저히 향상시켜, 기존의 복잡한 reverse moat process를 할 필요 없이 바로 moat process를 진행할 수 있어 공정을 획기적으로 단순화하였으며, 또한 Si3N4가 거의 제거되지 않아 SiO2에 대한 overpolishing이 가능하므로, active 영역에서의 nitride residue로 인한 문제점을 현저히 줄일 수 있다.

Claims (20)

  1. (정정)
    (a) 일차입자경이 10 내지 50 nm인 흄드실리카;
    (b) TMAH(tetramethyl ammonium hydroxide);
    (c) 포스페이트(phosphate) 계열의 음이온계 첨가제;
    (d) 불소화합물; 및
    (d) 초순수
    를 포함하는 것을 특징으로 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  2. (삭제)
  3. 제 1항에 있어서,
    상기 흄드실리카의 함량이 3 내지 30 중량%인 것을 특징으로 하는 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  4. 제 1항에 있어서,
    상기 흄드실리카의 수계 4% 초기분산액의 점도가 4cPs미만인 것을 특징으로하는 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  5. 제 1항에 있어서, 상기 흄드실리카의 금속불순물의 함량이 70 ppm 미만인 것을 특징으로 하는 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  6. 제 1항에 있어서,
    상기 TMAH(tetramethyl ammonium hydroxide)의 함량이 0.01 내지 5 중량%인 것을 특징으로 하는 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  7. 제 1항에 있어서,
    Ethanol Amine, Isopropyl Amine, Dipropyl Amine, Ethylene Diamine(EDA), Propane Diamine, Hexamethylenediamine, Hydrazine compound, TetraMethyl Ammonium Fluoride(TMAF), TMAH, TetraMethyl Ammonium Chloride(TMA-Cl), TetraEthyl Ammonium Hydroxide(TEAH), TetraEthyl Ammonium Fluoride(TEAF), TetraEthyl Ammonium Chloride(TEA-Cl), Dimethyl Diethyl Ammonium Hydroxide, Dimethyl Diethyl Ammonium Fluoride, Dimethyl Diethyl Ammonium Chloride, Alkylbenzyldimethylammonium Hydroxide, Diethylenetriamine, Triethylenetetr amine(TETA), Tetraethylenepentamine, Aminoethylethanolamine (AEEA), 및 Piperazine으로 이루어지는 군으로부터 선택되는 물질의 primary amines, secondary amines, tertiary amines, quaternary amines, quaternary ammoniumsalts, 또는 heterocyclic amines을 더욱 포함하는 것을 특징으로 하는 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  8. 제 1항에 있어서,
    상기 포스페이트(phosphate) 계열의 음이온계 첨가제의 함량이 0.01 내지 3중량%인 것을 특징으로 하는 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  9. 제 1항에 있어서,
    상기 포스페이트(phosphate) 계열의 음이온계 첨가제의 polar group이 모노(mono) 또는 다이(di) 포스페이트인 것을 특징으로 하는 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  10. 제 1항에 있어서,
    상기 포스페이트(phosphate) 계열의 음이온계 첨가제의 apolar group이 hydrocarbon 또는 fluorocarbon인 것을 특징으로 하는 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  11. 제 1항에 있어서,
    상기 불소화합물의 함량이 0.01 내지 1 중량%인 것을 특징으로 하는 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  12. 제 1항에 있어서,
    상기 불소화합물은 TMAF 또는 TMAF 염인 것을 특징으로 하는 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  13. 제 1항에 있어서,
    분산제, buffer solution, 및 염류로 이루어지는 군으로부터 선택되는 하나 이상의 물질을 더욱 포함하는 것을 특징으로 하는 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  14. 제 1항에 있어서,
    초순수에 TMAH를 가하고, 흄드실리카를 점차적으로 투입하여 분산시키고, 포스페이트 계열의 음이온계 첨가제와 불소화합물을 첨가하여 분산액을 제조한 후, 상기 분산액을 대향 충돌 방식으로 밀링하여 제조한 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  15. 제 14항에 있어서,
    상기 CMP 슬러리 조성물의 초기 분산액에서 흄드 실리카의 평균 이차 입경이 220 내지 290 nm인 것을 특징으로 하는 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  16. 제 14항에 있어서,
    상기 분산액의 다분산도가 0.25 이하인 것을 특징으로 하는 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  17. 제 14항에 있어서,
    상기 밀링방법은 제트 밀링(jet milling)인 것을 특징으로 하는 CMP (Chemical Mechanical Polishing) 슬러리 조성물.
  18. 제 14항에 있어서,
    대향 충돌시 처리 압력이 500 내지 3000 kgf/cm2인 것을 특징으로 하는 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  19. 제 14항에 있어서,
    상기 밀링 후의 흄드실리카의 평균 이차 입경이 150 내지 220 nm이고, 다분산도가 0.20 이하인 것을 특징으로 하는 CMP(Chemical Mechanical Polishing) 슬러리 조성물.
  20. (정정)
    질화막 및 산화막이 연이어 적층되는 구조를 갖는 반도체 소자의 산화막과 질화막을 에칭하여 화학적 기계적 연마를 수행하는데 있어서,
    상기 제 1항 내지 제 19항 중 어느 한 항의 CMP 슬러리 조성물을 사용하여 화학적 기계적 연마를 하는 것을 특징으로 하는 반도체 소자의 평탄화방법.
KR10-2000-0059955A 2000-10-12 2000-10-12 화학적 기계적 연마 슬러리 조성물 및 이를 이용한반도체소자의 제조방법 KR100398141B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2000-0059955A KR100398141B1 (ko) 2000-10-12 2000-10-12 화학적 기계적 연마 슬러리 조성물 및 이를 이용한반도체소자의 제조방법
JP2002534444A JP3970763B2 (ja) 2000-10-12 2001-02-05 Cmpスラリー組成物及びこれを利用した半導体素子の平坦化方法
TW90102415A TW574334B (en) 2000-10-12 2001-02-05 CMP slurry composition and a method for planarizing semiconductor device using the same
PCT/KR2001/000163 WO2002031072A1 (en) 2000-10-12 2001-02-05 Cmp slurry composition and a method for planarizing semiconductor device using the same
US10/399,062 US7029509B2 (en) 2000-10-12 2001-02-05 CMP slurry composition and a method for planarizing semiconductor device using the same
AU2001232401A AU2001232401A1 (en) 2000-10-12 2001-02-05 Cmp slurry composition and a method for planarizing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0059955A KR100398141B1 (ko) 2000-10-12 2000-10-12 화학적 기계적 연마 슬러리 조성물 및 이를 이용한반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20020029158A KR20020029158A (ko) 2002-04-18
KR100398141B1 true KR100398141B1 (ko) 2003-09-13

Family

ID=19693091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0059955A KR100398141B1 (ko) 2000-10-12 2000-10-12 화학적 기계적 연마 슬러리 조성물 및 이를 이용한반도체소자의 제조방법

Country Status (6)

Country Link
US (1) US7029509B2 (ko)
JP (1) JP3970763B2 (ko)
KR (1) KR100398141B1 (ko)
AU (1) AU2001232401A1 (ko)
TW (1) TW574334B (ko)
WO (1) WO2002031072A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447254B1 (ko) * 2001-12-31 2004-09-07 주식회사 하이닉스반도체 반도체소자의 금속배선 콘택 플러그 형성방법

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464429B1 (ko) * 2002-08-16 2005-01-03 삼성전자주식회사 화학 기계적 폴리싱 슬러리 및 이를 사용한 화학 기계적폴리싱 방법
JP4095798B2 (ja) * 2001-12-20 2008-06-04 株式会社フジミインコーポレーテッド 研磨用組成物
KR100449054B1 (ko) * 2001-12-22 2004-09-16 주식회사 동진쎄미켐 선택비를 향상시킨 화학 기계적 연마 슬러리 조성물 및이를 이용한 반도체 소자의 평탄화 방법
US6660638B1 (en) * 2002-01-03 2003-12-09 Taiwan Semiconductor Manufacturing Company CMP process leaving no residual oxide layer or slurry particles
JP4247955B2 (ja) * 2002-04-25 2009-04-02 日本化学工業株式会社 硬脆材料用研磨剤組成物およびそれを用いた研磨方法
JP4593064B2 (ja) * 2002-09-30 2010-12-08 株式会社フジミインコーポレーテッド 研磨用組成物及びそれを用いた研磨方法
JP2004266155A (ja) * 2003-03-03 2004-09-24 Jsr Corp 化学機械研磨用水系分散体およびこれを用いた化学機械研磨方法ならびに半導体装置の製造方法
US7005382B2 (en) * 2002-10-31 2006-02-28 Jsr Corporation Aqueous dispersion for chemical mechanical polishing, chemical mechanical polishing process, production process of semiconductor device and material for preparing an aqueous dispersion for chemical mechanical polishing
KR100570122B1 (ko) * 2003-05-12 2006-04-11 학교법인 한양학원 나노토포그라피 효과를 보상할 수 있는 화학기계적 연마용슬러리 조성물 및 이를 이용한 반도체소자의 표면 평탄화방법
JP4291665B2 (ja) * 2003-10-15 2009-07-08 日本化学工業株式会社 珪酸質材料用研磨剤組成物およびそれを用いた研磨方法
TWI288046B (en) * 2003-11-14 2007-10-11 Showa Denko Kk Polishing composition and polishing method
US20050164609A1 (en) * 2004-01-22 2005-07-28 Matthew Prince Reducing wafer defects from chemical mechanical polishing
US6971945B2 (en) 2004-02-23 2005-12-06 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Multi-step polishing solution for chemical mechanical planarization
JP2005268667A (ja) * 2004-03-19 2005-09-29 Fujimi Inc 研磨用組成物
US7253111B2 (en) * 2004-04-21 2007-08-07 Rohm And Haas Electronic Materials Cmp Holding, Inc. Barrier polishing solution
JP5107700B2 (ja) * 2004-05-04 2012-12-26 キャボット コーポレイション 所望の凝集体粒子直径を有する凝集体金属酸化物粒子分散体の調製方法
KR100611064B1 (ko) * 2004-07-15 2006-08-10 삼성전자주식회사 화학 기계적 연마 공정용 슬러리 조성물, 상기 슬러리조성물을 이용한 화학 기계적 연마 방법 및 상기 방법을이용한 게이트 패턴의 형성 방법
TWI273632B (en) * 2004-07-28 2007-02-11 K C Tech Co Ltd Polishing slurry, method of producing same, and method of polishing substrate
KR100663905B1 (ko) * 2004-08-26 2007-01-02 주식회사 케이씨텍 연마용 슬러리 및 이의 제조 방법 및 기판 연마 방법
TWI323741B (en) * 2004-12-16 2010-04-21 K C Tech Co Ltd Abrasive particles, polishing slurry, and producing method thereof
US7297632B2 (en) * 2005-03-17 2007-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Scratch reduction for chemical mechanical polishing
KR100641348B1 (ko) 2005-06-03 2006-11-03 주식회사 케이씨텍 Cmp용 슬러리와 이의 제조 방법 및 기판의 연마 방법
JP2007012943A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 基板処理方法
US7670902B2 (en) * 2005-07-26 2010-03-02 Semiconductor Manufacturing International (Shanghai) Corporation Method and structure for landing polysilicon contact
US8772214B2 (en) * 2005-10-14 2014-07-08 Air Products And Chemicals, Inc. Aqueous cleaning composition for removing residues and method using same
US8512593B2 (en) 2005-11-04 2013-08-20 Cheil Industries, Inc. Chemical mechanical polishing slurry compositions, methods of preparing the same and methods of using the same
KR100643628B1 (ko) * 2005-11-04 2006-11-10 제일모직주식회사 다결정 실리콘 연마용 cmp 슬러리 조성물 및 이의 제조방법
KR100827594B1 (ko) * 2006-11-07 2008-05-07 제일모직주식회사 다결정 실리콘 연마용 cmp 슬러리 조성물 및 이의 제조방법
US20090004839A1 (en) * 2007-06-28 2009-01-01 Hynix Semiconductor Inc. Method for fabricating an interlayer dielectric in a semiconductor device
US20090001339A1 (en) * 2007-06-29 2009-01-01 Tae Young Lee Chemical Mechanical Polishing Slurry Composition for Polishing Phase-Change Memory Device and Method for Polishing Phase-Change Memory Device Using the Same
JP5148948B2 (ja) * 2007-08-23 2013-02-20 Sumco Techxiv株式会社 研磨用スラリーのリサイクル方法
CN101451049A (zh) * 2007-11-30 2009-06-10 安集微电子(上海)有限公司 一种化学机械抛光液
JP2009164186A (ja) * 2007-12-28 2009-07-23 Fujimi Inc 研磨用組成物
KR101481573B1 (ko) 2008-02-12 2015-01-14 삼성전자주식회사 화학적 기계적 연마용 슬러리 조성물 및 이를 이용한화학적 기계적 연마 방법
FR2933423B1 (fr) * 2008-07-04 2010-09-17 Messier Dowty Sa Procede de fabrication d'une piece metallique renforcee de fibres ceramiques
JP5206622B2 (ja) * 2009-08-07 2013-06-12 三菱瓦斯化学株式会社 金属微細構造体のパターン倒壊抑制用処理液及びこれを用いた金属微細構造体の製造方法
US8883034B2 (en) * 2009-09-16 2014-11-11 Brian Reiss Composition and method for polishing bulk silicon
US8497210B2 (en) 2010-10-04 2013-07-30 International Business Machines Corporation Shallow trench isolation chemical mechanical planarization
JP2015023235A (ja) 2013-07-23 2015-02-02 株式会社東芝 半導体装置及びその製造方法
JP6673772B2 (ja) * 2016-07-27 2020-03-25 スピードファム株式会社 ワークキャリア及びワークキャリアの製造方法
KR102618423B1 (ko) * 2016-08-19 2023-12-27 오씨아이 주식회사 실리콘 텍스쳐링 조성물 및 이의 제조방법
KR101916929B1 (ko) * 2016-12-30 2018-11-08 주식회사 케이씨텍 Sti 공정용 연마 슬러리 조성물
KR101935965B1 (ko) * 2016-12-30 2019-01-08 주식회사 케이씨텍 Ild 연마 공정용 슬러리 조성물
JP6792106B2 (ja) * 2017-03-30 2020-11-25 スピードファム株式会社 ワークキャリア及びワークキャリアの製造方法
US10761423B2 (en) * 2017-08-30 2020-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical composition for tri-layer removal
JP2019059842A (ja) * 2017-09-26 2019-04-18 株式会社フジミインコーポレーテッド 研磨用組成物、研磨用組成物の製造方法、研磨方法および半導体基板の製造方法
JP7319190B2 (ja) * 2017-09-29 2023-08-01 株式会社フジミインコーポレーテッド 研磨用組成物
WO2019181487A1 (ja) 2018-03-23 2019-09-26 富士フイルム株式会社 研磨液および化学的機械的研磨方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084071A (en) * 1989-03-07 1992-01-28 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
EP0853335A3 (en) * 1997-01-10 1999-01-07 Texas Instruments Incorporated Slurry and process for the mechano-chemical polishing of semiconductor devices
JP2001523394A (ja) * 1997-04-17 2001-11-20 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング 化学的機械的研摩に用いられる懸濁液用の緩衝液
US6471735B1 (en) * 1999-08-17 2002-10-29 Air Liquide America Corporation Compositions for use in a chemical-mechanical planarization process
EP1272311A1 (en) * 2000-04-07 2003-01-08 Cabot Microelectronics Corporation Integrated chemical-mechanical polishing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447254B1 (ko) * 2001-12-31 2004-09-07 주식회사 하이닉스반도체 반도체소자의 금속배선 콘택 플러그 형성방법

Also Published As

Publication number Publication date
JP3970763B2 (ja) 2007-09-05
JP2004511900A (ja) 2004-04-15
TW574334B (en) 2004-02-01
WO2002031072A1 (en) 2002-04-18
US20040020134A1 (en) 2004-02-05
AU2001232401A1 (en) 2002-04-22
KR20020029158A (ko) 2002-04-18
US7029509B2 (en) 2006-04-18

Similar Documents

Publication Publication Date Title
KR100398141B1 (ko) 화학적 기계적 연마 슬러리 조성물 및 이를 이용한반도체소자의 제조방법
JP5038199B2 (ja) 酸化物cmpのための組成物
US6533832B2 (en) Chemical mechanical polishing slurry and method for using same
US6447694B1 (en) Composition for chemical mechanical polishing
KR101419156B1 (ko) Cmp용 연마액 및 이것을 사용한 연마 방법
US7695345B2 (en) Polishing compound for semiconductor integrated circuit device, polishing method and method for producing semiconductor integrated circuit device
TWI384059B (zh) A method for manufacturing an abrasive, a polishing method, and a semiconductor integrated circuit device for a semiconductor integrated circuit device
TW201632605A (zh) Cmp研磨液、基板的研磨方法及電子零件
KR101191427B1 (ko) 화학적 기계적 연마용 슬러리 조성물 및 이의 제조방법
TW200402464A (en) CMP abrasive and method for polishing substrate
KR20050049395A (ko) 고 선택도 콜로이드 실리카 슬러리
US20090047870A1 (en) Reverse Shallow Trench Isolation Process
KR20120067701A (ko) 화학 기계적 연마용 슬러리 조성물 및 이를 이용하여 반도체 소자를 제조하는 방법
KR100313573B1 (ko) 연마용 조성물
KR100497410B1 (ko) 연마성능이 개선된 산화막 연마용 슬러리 조성물
KR20050004051A (ko) 산화세륨 연마제를 이용한 화학 기계적 연마 슬러리조성물
KR20030050026A (ko) 화학기계적 연마용 슬러리, 이들 슬러리의 제조방법 및이들 슬러리를 이용한 화학기계적 연마방법
KR100479416B1 (ko) 화학기계적 연마용 슬러리의 제조방법
WO2022063742A1 (en) Surface-modified silica particles and compositions comprising such particles
KR100445499B1 (ko) 반도체 디바이스의 산화막 연마용 cmp 슬러리
KR20010055401A (ko) 연마용 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100615

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20100805

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140814

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150812

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee