KR100570122B1 - 나노토포그라피 효과를 보상할 수 있는 화학기계적 연마용슬러리 조성물 및 이를 이용한 반도체소자의 표면 평탄화방법 - Google Patents
나노토포그라피 효과를 보상할 수 있는 화학기계적 연마용슬러리 조성물 및 이를 이용한 반도체소자의 표면 평탄화방법 Download PDFInfo
- Publication number
- KR100570122B1 KR100570122B1 KR1020030029678A KR20030029678A KR100570122B1 KR 100570122 B1 KR100570122 B1 KR 100570122B1 KR 1020030029678 A KR1020030029678 A KR 1020030029678A KR 20030029678 A KR20030029678 A KR 20030029678A KR 100570122 B1 KR100570122 B1 KR 100570122B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide layer
- wafer
- nanotopography
- chemical mechanical
- mechanical polishing
- Prior art date
Links
- 239000002002 slurry Substances 0.000 title claims abstract description 77
- 238000005498 polishing Methods 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000000126 substance Substances 0.000 title claims abstract description 28
- 239000000203 mixture Substances 0.000 title claims abstract description 25
- 230000000694 effects Effects 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title abstract description 25
- 239000000654 additive Substances 0.000 claims abstract description 63
- 239000002245 particle Substances 0.000 claims abstract description 26
- 238000007517 polishing process Methods 0.000 claims abstract description 15
- 230000000996 additive effect Effects 0.000 claims description 52
- 239000006061 abrasive grain Substances 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 14
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 8
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 8
- 125000000129 anionic group Chemical group 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 63
- 235000012431 wafers Nutrition 0.000 description 27
- 239000000758 substrate Substances 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- IERHLVCPSMICTF-XVFCMESISA-N CMP group Chemical group P(=O)(O)(O)OC[C@@H]1[C@H]([C@H]([C@@H](O1)N1C(=O)N=C(N)C=C1)O)O IERHLVCPSMICTF-XVFCMESISA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229920002125 Sokalan® Polymers 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- GHLITDDQOMIBFS-UHFFFAOYSA-H cerium(3+);tricarbonate Chemical compound [Ce+3].[Ce+3].[O-]C([O-])=O.[O-]C([O-])=O.[O-]C([O-])=O GHLITDDQOMIBFS-UHFFFAOYSA-H 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 239000013317 conjugated microporous polymer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 210000003643 myeloid progenitor cell Anatomy 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000006259 organic additive Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004584 polyacrylic acid Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09G—POLISHING COMPOSITIONS; SKI WAXES
- C09G1/00—Polishing compositions
- C09G1/02—Polishing compositions containing abrasives or grinding agents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
웨이퍼의 표면에 존재하는 나노토포그라피 효과를 보상할 수 있는 화학기계적 연마용 슬러리 조성물 및 이를 이용한 반도체소자의 표면 평탄화 방법이 개시된다. 본 발명의 슬러리 조성물은, 웨이퍼 표면에 형성된 산화물층에 대한 화학기계적 연마 공정시 나노토포그라피의 효과를 보상하기 위한 화학기계적 연마용 슬러리 조성물에 있어서, 연마입자 및 첨가제를 포함하며, 상기 화학기계적 연마 공정 후 상기 산화물층의 두께 편차(OTD)를 일정한 수준 이하로 제어하기 위해 상기 연마입자의 크기 및 상기 첨가제의 농도가 일정한 범위내로 최적화된다.
Description
도 1 내지 도 3은 화학기계적 연마(CMP)에 의한 일반적인 반도체소자의 표면 평탄화 방법을 설명하기 위한 공정단면도들이다.
도 4a는 나노토포그라피를 설명하기 위하여 CMP 공정 전의 반도체기판의 표면을 나타낸 단면도이며, 도 4b는 CMP 공정 전의 반도체기판상에 형성된 산화막의 두께를 나타낸 개략도이다.
도 5a는 도 4a의 반도체기판에 대하여 CMP 공정을 수행한 후의 반도체기판의 표면을 나타낸 단면도이며, 도 5b는 CMP 공정 후의 반도체기판상에 형성된 산화막의 두께를 나타낸 개략도이다.
도 6은 본 발명의 실시예를 적용하기 위해 준비된 반도체 웨이퍼에 대한 나노토포그라피 높이의 맵을 나타내는 평면도이다.
도 7은 도 6의 가로 방향을 따라 측정한 나노토포그라피 높이를 나타내는 그래프이다.
도 8은 본 발명의 실시예를 적용하기 위한 첨가제 농도에 따른 연마시간 및 제거속도와의 관계를 나타낸 그래프이다.
도 9a는 본 발명의 실시예에 따른 슬러리 A에 대하여 첨가제 농도가 0 중량%인 경우 나노토포그라피 높이와 OTD(Oxide Thickness Deviation)를 나타낸 그래프이다.
도 9b는 본 발명의 실시예에 따른 슬러리 A에 대하여 첨가제 농도가 0.2 중량%인 경우 나노토포그라피 높이와 OTD를 나타낸 그래프이다.
도 9c는 본 발명의 실시예에 따른 슬러리 A에 대하여 첨가제 농도가 0.8 중량%인 경우 나노토포그라피 높이와 OTD를 나타낸 그래프이다.
도 10a는 본 발명의 실시예에 따른 슬러리 B에 대하여 첨가제 농도가 0 중량%인 경우 나노토포그라피 높이와 OTD를 나타낸 그래프이다.
도 10b는 본 발명의 실시예에 따른 슬러리 B에 대하여 첨가제 농도가 0.2 중량%인 경우 나노토포그라피 높이와 OTD를 나타낸 그래프이다.
도 10c는 본 발명의 실시예에 따른 슬러리 B에 대하여 첨가제 농도가 0.8 중량%인 경우 나노토포그라피 높이와 OTD를 나타낸 그래프이다.
도 11a는 본 발명의 실시예에 따른 슬러리 C에 대하여 첨가제 농도가 0 중량%인 경우 나노토포그라피 높이와 OTD를 나타낸 그래프이다.
도 11b는 본 발명의 실시예에 따른 슬러리 C에 대하여 첨가제 농도가 0.2 중량%인 경우 나노토포그라피 높이와 OTD를 나타낸 그래프이다.
도 11c는 본 발명의 실시예에 따른 슬러리 C에 대하여 첨가제 농도가 0.8 중량%인 경우 나노토포그라피 높이와 OTD를 나타낸 그래프이다.
도 12는 본 발명의 실시예들에 따른 슬러리 별 첨가제 농도에 따른 OTD의 Rms값을 비교한 막대그래프이다.
도 13은 본 발명의 실시예에서 연마입자의 크기의 영향을 설명하기 위한 개략도이다.
※ 도면의 주요 부분에 대한 부호의 간단한 설명
10, 20 ; 기판 12 ; 패드산화물층
14 ; 질화물층 16 ; 트랜치영역
18a,18b,18c, 22, 22a, 30 ; 산화물층
32 ; 첨가제 보호층 34 ; 연마패드
36a, 36b ; 연마입자
본 발명은 화학기계적 연마용 슬러리 조성물에 관한 것으로서, 보다 상세하게는 웨이퍼의 표면에 형성되는 나노토포그라피(nanotopography)의 효과를 보상할 수 있는 슬러리 조성물과 이를 이용한 반도체소자의 표면 평탄화 방법에 관한 것이다.
화학기계적 연마(Chemical Mechanical Polishing; CMP)는 가압된 웨이퍼와 연마패드 사이에 존재하는 연마제에 의한 기계적인 가공과 슬러리의 케미컬에 의한 화학적 에칭이 동시에 일어나는 반도체 가공기술의 한 분야로서, 서브마이크론 스 케일의 반도체 칩의 제조에 있어서 광역평탄화(Global Planarization) 기술의 필수 공정으로 자리잡고 있다.
도 1 내지 도 3은 화학기계적 연마 공정에 의한 일반적인 반도체소자의 표면 평탄화 방법을 설명하기 위한 공정단면도들이며, STI(Shallow Trench Isolation) 공정을 설명하기 위한 공정단면도들이다.
도 1을 참조하면, 예를 들어 실리콘 단결정으로 이루어진 기판(10)상에 실리콘산화물(SiO2)로 된 패드산화물층(12) 및 실리콘질화물(Si3N4)로 이루어진 질화물층 (14)을 형성한 후, 소자활성영역 사이를 전기적으로 분리하기 위한 트렌치영역(16)을 정의하는 포토레지스트 패턴(도시안됨)을 형성하고, 이를 식각마스크로 하여 상기 질화물층(14)을 식각하고, 이를 식각마스크로 하여 상기 패드산화물층(12) 및 기판(10)을 소정 깊이 만큼 식각하여 트렌치영역(16)을 형성한다. 이어서 상기 트렌치영역(16)을 갭필(gap fill)하며 상기 질화물층(14)의 표면으로부터 일정한 높이 이상이 되도록 실리콘산화물로 이루어진 산화물층(18a)을 증착시킨다.
이어서, 도 2를 참조하면, 상기 산화물층(18a)에 대하여 실리카 슬러리 조성물을 사용하여 1차 화학기계적 연마공정을 수행한다. 실리카계 슬러리를 사용하는 것은 일반적으로 실리카 슬러리의 연마제가 세리아 슬러리의 연마제보다 작기 때문에 표면의 요철부가 존재하는 산화물층(18a)에 대하여 연마 효율이 높기 때문이다.
계속하여 도 3을 참조하면, 질화물층(14)의 표면이 노출될 때까지 도 2에서 질화물층(14)상에 잔류하는 산화물층(18b)에 대하여 2차 화학기계적 연마공정을 수행하여, 트렌치영역(16)내에만 산화물층(18c)이 매립되도록 하는 광역평탄화를 달 성한다.
한편, 상기 CMP 공정의 경우에 기판(10)의 표면이 웨이퍼의 전체에 걸쳐 평탄하지 못하고, 웨이퍼의 전체에 걸쳐 트랜치영역(16)의 밀도가 다른 경우에는 충분한 광역평탄화를 달성할 수 없다는 문제점이 있다.
도 4a는 나노토포그라피를 설명하기 위하여 CMP 공정 전의 반도체 기판의 표면을 나타낸 단면도이며, 도 4b는 CMP 공정 전의 반도체 기판상에 형성된 산화물층의 두께를 나타낸 개략도이며, 도 5a는 도 4a의 반도체 기판에 대하여 CMP 공정을 수행한 후의 반도체 기판의 표면을 나타낸 단면도이며, 도 5b는 CMP 공정 후의 반도체 기판상에 형성된 산화물층의 두께를 나타낸 개략도이다.
도 4a를 참조하면, 웨이퍼를 구성하는 단결정 실리콘으로 이루어진 기판(20)상에 일정한 두께를 갖는 산화물층(22)이 증착되어 있다. 도 4a에서는 상당히 과장되어 표현하였지만, 기판(20)의 표면에는 일정한 파장을 갖는 파형과 일정한 높이의 편차를 갖는 소위 "나노토포그라피(nano-topography)"가 존재한다. 일반적으로 나노토포그라피는 0.2 내지 20 mm의 파장(L)을 가지며, 20 내지 80 nm의 높이 편차(H)를 갖는 것으로 정의한다. 한편 기판(20)의 표면상에 증착된 산화물층(22)은 기판(20)의 표면에 존재하는 나노토포그라피의 영향으로 역시 그 표면에도 일정한 파장을 갖는 굴곡이 형성된다.
도 4b에서와 같이, 비록 기판(20)의 표면에 존재하는 나노토포그라피의 영향으로 산화물층(22)의 표면에도 일정한 굴곡이 형성되지만, 그 증착되는 산화물층(22)의 두께는 기판(20)의 전면에 걸쳐 동일하게 된다.
도 4a의 기판(20)에 대하여 광역평탄화 공정인 CMP 공정을 수행하게 되면 그 단면의 형상은 도 5a와 같이 표면이 평탄하게 되지만, 도 5a로부터 연마된 산화물층(22a)의 두께만을 도시하면, 도 5b와 같이 거리에 따라 산화물층(22a)의 두께 편차가 심하게 발생한다. 즉, 연마장치의 연마패드와 접촉하는 기판의 표면은 웨이퍼 전체에 걸쳐 균일한 속도로 연마되기 때문에 기판(20) 표면에서 계곡영역(valley region)에 존재하는 산화물층(22a)은 "A"에서와 같이 과소연마(under polishing)되어 두껍게 잔존하고, 능선영역(peak region)에 존재하는 산화물층(22a)은 "B"에서와 같이 과도연마(over polising)되어 얇게 잔존하게 된다. 도면에서 'Y3'는 연마된 산화물층(22a)의 평균 두께를 나타낸다.
따라서, 광역평탄화 공정인 CMP 공정을 수행하였다 하더라도, 기판(20)의 표면에 존재하는 나노토포그라피 효과에 의해 산화물층(22a)의 두께는 균일하게 되지 못한다. 이러한 사실은 기판(20)의 전체에 걸쳐 일정한 두께를 유지해야 할 경우, 예를 들어 반도체 메모리장치인 DRAM에서 모스(MOS) 트랜지스터의 게이트 절연막으로서의 산화물층의 두께가 웨이퍼 기판 전체에 걸쳐 균일하지 않을 경우에는 각 모스 트랜지스터의 문턱전압값이 달라져 반도체 소자의 오동작을 유발하는 등 소자의 신뢰성을 저하시키는 요인이 된다.
한편, 전술한 도 3의 트랜치영역(16)이 형성된 반도체 기판(10)의 경우에도 트랜치영역(16)이 형성된 부분이 나노토포그라피의 계곡영역에 위치하는 경우에는 과소연마되어 질화물층(14)에도 산화물층(18c)이 그대로 잔존하게 되며, 능선영역에 위치하는 경우는 과도연마되어 질화물층(14)의 상당부분이 연마되어 제거될 수 있기 때문에 CMP 공정의 공정마진이 매우 작게되는 문제점이 있다.
본 발명의 목적은 상기 종래 기술의 문제점을 해결하기 위한 것으로서, 웨이퍼의 표면에 존재하는 나노토포그라피 효과를 최대로 보상할 수 있는 화학기계적 연마용 슬러리 조성물을 제공하는 데 있다.
본 발명의 다른 목적은, 상기 본 발명의 슬러리 조성물을 사용하여 반도체소자의 표면을 평탄화하는 방법을 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위한 본 발명에 따른 슬러리 조성물은, 웨이퍼 표면에 형성된 산화물층에 대한 화학기계적 연마 공정시 나노토포그라피의 효과를 보상하기 위한 화학기계적 연마용 슬러리 조성물에 있어서, 연마입자 및 첨가제를 포함하며, 상기 화학기계적 연마 공정 후 상기 산화물층의 두께 편차(OTD)를 일정한 수준 이하로 제어하기 위해 상기 연마입자의 크기 및 상기 첨가제의 농도가 일정한 범위내로 조절된 것을 특징으로 한다.
바람직하게는, 상기 연마입자의 크기는 2 nm 내지 1000 nm의 범위내로 조절되며, 상기 첨가제의 농도는 10 중량% 이하로 조절된다.
한편, 상기 본 발명의 다른 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 표면 평탄화 방법은, 표면에 일정한 높이와 파장을 갖는 나노토포그라피가 형성된 웨이퍼를 준비하는 단계; 상기 웨이퍼상에 산화물층을 소정의 두께가 되도록 증착하는 단계; 및 화학기계적 연마 공정에 의해 상기 산화물층을 제거하여 표면을 평탄화하는 단계로서, 상기 화학기계적 연마 공정에서는 연마입자 및 첨가제를 포함하며, 상기 화학기계적 연마 공정 후 상기 산화물층의 두께 편차(OTD)를 일정한 수준 이하로 제어하기 위해 상기 연마입자의 크기 및 상기 첨가제의 농도가 일정한 범위내로 조절된 슬러리 조성물을 사용하는 것을 특징으로 한다.
상기 웨이퍼를 준비하는 단계에서 상기 웨이퍼는 베어(bare) 웨이퍼일 수 있으며, 상기 웨이퍼의 표면에 질화물층이 형성되어 있으며, 트랜치가 형성된 것일 수도 있다.
본 발명에 의하면, 슬러리 조성물에서 예를 들어, 첨가제를 일정한 제어된 범위내에서 첨가함으로써 질화물층에 대한 산화물층의 연마속도 선택비를 향상시키는 동시에 연마입자의 크기를 일정한 범위내로 조절하여 반도체 웨이퍼의 표면에 존재하는 나노토포그라피 효과를 보상하여 CMP 공정후 산화물층의 두께 편차를 감소시킬 수 있다.
이하 첨부된 도면들을 참조하면서 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 본 실시예들은 본 발명을 한정하는 것이 아니라, 본 발명의 구체적인 실시예로서 본 발명의 사상을 당업자가 쉽게 이해할 수 있도록 단순히 예시한 것에 불과하다.
본 발명자들은 CMP용 슬러리에서 첨가제의 농도 및 연마입자의 크기가 나노토포그라피 효과에 끼치는 영향을 실험 및 측정을 수행하였다. 반도체소자의 표면 평탄화 방법으로 대표적으로 사용되는 STI(Shallow Trench Isolation) CMP 공정에서 사용되는 슬러리에 대하여, 산화물층과 질화물층 사이의 제거속도 선택비는 STI 공정 마진과 긍극적으로는 수율을 결정하는 중요한 팩터가 된다. 산화물층의 연마에서 널리 사용되는 실리카 슬러리와 비교하여 세리아 슬러리는 연마 제거속도의 선택비가 크다는 장점이 있다.
이에 본 발명자들은 질화물층에 대한 산화물층의 연마 제거속도의 선택비가 큰 화학기계적 연마용 세리아 슬러리 조성물을 준비하였다. 3가지 서로 다른 크기의 고순도 세리아 연마입자를 사용한 슬러리를 준비하였으며, 모든 슬러리에 대하여 세리움 카보네이트를 전구체로 한 고상 치환 반응법(Solid displacement reaction method)을 사용하였다. 연마입자의 크기는 Colloidal Dynamics 사의 AcoustoSizer II를 사용하여 측정하였으며, 그 결과는 표1에 나타내었다.
| 슬러리 타입 | 슬러리 A | 슬러리 B | 슬러리 C |
| 연마입자 크기 (nm) | 148.0 | 81.5 | 71.7 |
이러한 연마입자들을 탈이온수에 분산시키고, 상용화된 분산제인 폴리아크릴산을 연마입자의 분산을 안정시키기 위해 첨가하였다. 이어서 예를 들어, 음이온성 유기 첨가제로서 폴리메타아크릴레이트산(poly-meta-acrylate-acid)을 0 내지 0.8 중량%가 되도록 첨가하였다. 이러한 음이온성 첨가제는 CMP 연마 제거속도에서 질화물층에 대한 산화물층의 선택비를 제어하기 위해 사용된다. 마지막으로 탈이온수로 희석화하여 세리아 연마입자의 고체함량이 1 중량%가 되도록 한다. 알카리제를 첨가하여 슬러리의 수소이온지수를 7.0이 되도록 하였다.
이어서, 일면 폴리싱방법으로 준비된 8" 실리콘 베어(bare) 웨이퍼를 준비하였다. 산화물층으로서 화학기상증착법에 의해 PETEOS(Plasma Enhanced Tetra- Ethyl-Ortho-Silicate)막을 그 두께가 7000 Å가 되도록 형성하였다. 웨이퍼 표면의 나노토포그라피 높이는 ADE사의 나노매퍼(Nano-Mapper)에 의해 측정하였으며, 그 측정된 결과를 도 6 및 도 7에 나타내었다. 도 6은 준비된 반도체 웨이퍼에 대한 나노토포그라피 높이의 맵을 나타내는 평면도이며, 도 7은 도 6의 중앙의 가로 방향을 따라 측정한 나노토포그라피 높이를 나타내는 그래프이다.
도 6에서 상대적으로 어두운 영역(dark region)은 도 7에서 상대적으로 낮은 높이를 갖는 계곡영역(valley region)에 대응하며, 도 6에서 상대적으로 밝은 영역(brighter region)은 도 7에서 상대적으로 높은 높이를 갖는 능선영역(peak region)에 대응한다.
이어서 상기 산화물층에 대한 연마는 단일 연마 헤드와 연마 플래튼을 갖는 Strasbaugh 6EC를 사용하였다. 패드로서는 Rodel사의 IC1000/Suba IV 패드를 사용하였으며, 하강력(Down force)으로 인가된 연마압력은 4 psi(pounds per square inch)이며, 백압력(backpressure)는 0으로 하였다. 헤드와 테이블의 회전속도는 70 rpm으로 하였으며, 패드와 웨이퍼 사이의 상대속도는 250 fpm(feet per minute)으로 하였다. 슬러리 유량은 100 cm3/min으로 하였으며, 각 연마공정 전에 다이아몬드 드레서로 엑시튜(ex-situ) 콘디셔닝을 수행하였으며, CMP 전후 산화물층의 두께 편차는 나노메트릭(Nanometrics)사의 나노스펙(Nanospec) 180과 Sopra사의 스펙트로스토픽 엘립소미터로 측정하였다.
연마시간은 나노토포그라피 효과에 대한 연마 깊이의 영향을 배제하기 위해 일정한 연마 깊이(3000Å)가 되도록 조절하였다. 도 8은 본 발명의 실시예를 적용 하기 위한 첨가제 농도에 따른 연마시간 및 제거속도와의 관계를 나타낸 그래프이다. 도 8로부터 첨가제의 농도가 증가할 수록 산화물층의 연마 제거속도가 낮아지기 때문에 일정한 연마깊이를 갖기 위해서는 연마시간을 상대적으로 증가시켰다.
도 9a 내지 도 11c는 연마입자의 크기를 달리하는 슬러리 A, 슬러리 B 및 슬러리 C의 각각에 대하여 첨가제의 농도를 변경시키면서 측정한 나노토포그라피 높이 및 CMP 공정후의 OTD(Oxide Thickness Deviation) 값을 나타낸 그래프들이다. 도 9a는 슬러리 A에 대하여 첨가제 농도가 0 중량%인 경우, 도 9b는 슬러리 A에 대하여 첨가제 농도가 0.2 중량%인 경우, 도 9c는 슬러리 A에 대하여 첨가제 농도가 0.8 중량%인 경우이다. 도 10a는 슬러리 B에 대하여 첨가제 농도가 0 중량%인 경우, 도 10b는 슬러리 B에 대하여 첨가제 농도가 0.2 중량%인 경우, 도 10c는 슬러리 B에 대하여 첨가제 농도가 0.8 중량%인 경우이다. 도 11a는 슬러리 C에 대하여 첨가제 농도가 0 중량%인 경우, 도 11b는 슬러리 C에 대하여 첨가제 농도가 0.2 중량%인 경우, 도 11c는 슬러리 C에 대하여 첨가제 농도가 0.8 중량%인 경우를 나타낸다.
본 실시예에서 사용된 모든 웨이퍼에서 나노토포그라피 특성 및 크기는 매우 비슷함을 알 수 있다. 웨이퍼의 휨 등과 같은 웨이퍼 크기 요소의 영향을 제거하기 위해 20 mm의 컷오프 길이를 갖는 이중 가우시안 하이패스 필터(double-Gaussian high-pass filter)를 통하여 로프로파일(raw-profile)을 필터링하였다.
도 9a 내지 도 11c의 모든 그래프에서 웨이퍼 나노토포그라피 높이의 프로파일과 OTD 프로파일이 잘 일치됨을 알 수 있다. 한편, CMP 공정후 OTD의 크기는 연 마입자의 크기가 상대적으로 작은 경우(슬러리 C)에는 첨가제의 농도의 증가에 따라 증가함을 알 수 있으며, 연마입자의 크기가 상대적으로 큰 경우(슬러리 A)에는 첨가제의 농도에 크게 영향을 받지 않음을 알 수 있다.
따라서, 본 실시예에서는 연마입자의 크기가 상대적으로 큰 슬러리 A의 경우에는 첨가제의 농도 변화에도 불구하고 모두 나노토포그라피 효과의 영향이 보상된 매우 균일하며 낮은 OTD를 얻을 수 있는 반면에 슬러리 B 및 C에서는 첨가제의 농도가 0.8 중량%인 경우(도 10c, 도 11c)에는 OTD가 매우 커지게 되어 나노토포그라피의 효과를 보상하지 못함을 알 수 있다. 따라서, 본 발명의 슬러리 조성물에서 첨가제의 농도 및 연마입자의 크기가 나노토포그라피 효과의 보상과 매우 긴밀한 관계가 있음을 알 수 있다.
이어서, 서로 다른 연마입자 크기를 갖는 슬러리 A, 슬러리 B, 슬러리 C에 대하여 첨가제 농도의 변화에 따른 OTD의 표준편차(Rms)를 측정하여 아래의 표2 및 도 12에 각각 나타내었다.도 12는 본 발명의 실시예들에 따른 슬러리 별 첨가제 농도에 따른 OTD의 Rms값을 비교한 막대그래프이다.
| 슬러리 | 첨가제 농도 (중량%) | |||||
| 0.00(중량%) | 0.05 | 0.10 | 0.20 | 0.60 | 0.80 | |
| A | 17.4 (Å) | 17.2 | 17.5 | 17.0 | 18.0 | 22.6 |
| B | 16.5 | 21.0 | 15.5 | 22.9 | 18.1 | 46.1 |
| C | 12.7 | 12.9 | 14.7 | 17.1 | 25.3 | 54.7 |
표2 및 도 12로부터, 슬러리 A의 경우에는 OTD의 표준편차가 첨가제 농도에 거의 영향을 받지 않으나, 슬러리 B의 경우에는 첨가제의 농도의 증가에 따라 약간 영향을 받고, 슬러리 C의 경우에는 첨가제의 농도의 증가에 따라 급격히 영향을 받 음을 알 수 있다. 따라서, 작은 크기의 연마입자의 경우에 CMP 공정후 OTD에 대한 나노토포그라피 효과에 첨가제 농도가 큰 영향을 끼침을 알 수 있다.
도 13은 본 발명의 실시예에서 연마입자의 크기의 영향을 설명하기 위하여 모델화한 개략도이다.
도 13을 참조하면, CMP 공정의 연마대상 물질인 산화물층(30)의 표면은 산화물층(30)이 형성된 웨이퍼(도시안됨) 표면의 나노토포그라피의 영향으로 일정한 파장을 가지며 능선영역 및 계곡영역이 형성되어 있다. 산화물층(30)과 연마패드(34) 사이에는 연마입자(36a, 36b)를 포함한 슬러리가 공급되어 연마 공정을 수행하게 된다. 참조번호 "32"는 음이온성 첨가제에 의해 산화물층(30)의 표면에 형성된 첨가제 보호층(32)을 나타낸다.
도 13으로부터, 큰 연마입자(36a)의 경우에는 첨가제 보호층(32)을 통하여 산화물층(30)의 능선영역 뿐만 아니라 계곡영역에서도 연마입자가 산화물층(30)의 표면과 직접 접촉함에 비하여, 작은 연마입자(36b)의 경우에는 계곡영역에서는 연마입자(36b)가 산화물층(30)의 표면과 직접 접촉하지 못하게 된다. 따라서 상대적으로 큰 연마입자를 갖는 슬러리의 경우에는 능선영역 및 계곡영역에서 모두 연마 공정이 순조롭게 일어나 CMP 공정후에도 OTD가 매우 작은 값을 유지하는 반면에 상대적으로 작은 연마입자를 갖는 슬러리의 경우에는 능선영역에서는 산화물층(30)의 연마가 잘 일어나지만 계곡영역에서는 산화물층(30)의 연마가 잘 일어나지 못하므로 CMP 공정 후 OTD가 매우 큰 값으로 유지하게 된다.
이상의 실시예들에 대해 상술하였지만, 본 발명은 첨부되는 특허청구범위의 기술적 사상 범위내에서 다양한 변형실시가 가능함은 물론이다.
예를 들어, 본 실시예에서는 표면에 아무런 패턴도 형성되어 있지 않은 베어 웨이퍼에 대하여 기술하였지만, 도 3과 같은 트랜치 패턴이 형성된 반도체 기판의 표면 평탄화 단계 또는 반도체 집적회로의 제조 공정에서 수행되는 각종 CMP 공정에 대하여도 동일하게 적용될 수 있음은 물론이다.
한편, 본 실시예에서는 연마입자로서 세리아 연마입자를 사용하였지만 실리카계 연마입자 등 다양한 종류의 연마입자를 사용할 수 있음은 물론이며, 첨가제도 음이온성 첨가제를 사용하였지만 이에 한정되지 않고 양이온성 첨가제 등 다양한 종류의 첨가제를 사용할 수 있음은 물론이다.
한편, 본 실시예에서는 첨가제의 농도가 0.8 중량% 까지 되는 슬러리에 대하여 실시하였지만, 10 중량%까지도 적절한 최적화에 의해 실시할 수 있음은 물론이다. 그러나, 첨가제의 농도가 10 중량% 이상이 되면 연마 제거속도가 현저히 감소되어 바람직하지 않다. 연마입자의 크기도 3가지 경우에 대하여 실험하였으나 2 nm 내지 1000 nm의 범위에서 적절히 최적화하여 실시할 수 있음은 물론이다. 그러나 연마입자의 크기가 2 nm이하인 경우에는 연마가 거의 수행되지 않으며, 1000 nm 이상인 경우에는 피연마층 표면에 심각한 스크래치를 발생시켜 바람직하지 않다.
한편, 산화물층의 연마깊이를 3000Å로 설정한 본 실시예에서 OTD 표준편차의 허용범위를 25 Å 이하로 관리하는 경우에는 표2에서 슬러리 B에 대하여는 첨가제 농도가 0.8 중량%인 경우, 슬러리 C의 경우에는 첨가제 농도가 0.6 중량%, 0.8 중량%인 경우에 바람직하지 못한 결과를 얻음을 알 수 있다.
또한, 본 실시예에 사용된 첨가제 외에 다양한 첨가제를 사용할 수 있으며, 본 실시예와 CMP 공정조건을 달리하면서, 최적화된 슬러리 조성물을 얻을 수 있다.
본 발명에 의하면, 화학기계적 연마용 슬러리에서 첨가제의 농도를 일정한 제어된 범위내에서 첨가하고, 연마입자의 크기를 일정한 제어된 범위내로 최적화함으로써 웨이퍼의 표면에 존재하는 나노토포그라피의 효과를 효과적으로 보상할 수 있다. 따라서, CMP 공정 후에도 균일한 두께의 산화물층을 얻을 수 있어 반도체 소자의 신뢰성이 향상된다.
Claims (7)
- 웨이퍼 표면에 형성된 산화물층에 대한 화학기계적 연마용 슬러리 조성물에 있어서,상기 슬러리 조성물은 크기가 2 nm 내지 1000 nm의 범위내에서 조절된 연마입자 및 농도가 0.05 내지 0.8 중량% 내에서 조절된 첨가제를 포함하며,상기 웨이퍼 표면에 형성된 산화물층을 화학기계적 연마 공정할 때 상기 웨이퍼 표면에 존재하는 나노토포그라피로 인하여 발생되는 나노토포그라피 효과를 보상하여, 연마되는 상기 산화물층의 두께 편차(OTD)를 일정한 수준 이하로 제어하기 위해 사용하는 것을 특징으로 하는 화학기계적 연마용 슬러리 조성물.
- 웨이퍼 표면에 형성된 산화물층에 대한 화학기계적 연마용 슬러리 조성물에 있어서,상기 슬러리 조성물은 크기가 2 nm 내지 1000 nm의 범위내에서 조절된 세리아 연마입자 및 농도가 0.05 내지 0.8 중량% 내에서 조절된 음이온성 첨가제를 포함하며,상기 웨이퍼 표면에 형성된 산화물층을 화학기계적 연마 공정할 때 상기 웨이퍼 표면에 존재하는 나노토포그라피로 인하여 발생되는 나노토포그라피 효과를 보상하여, 연마되는 상기 산화물층의 두께 편차(OTD)를 일정한 수준 이하로 제어하기 위해 사용하는 것을 특징으로 하는 화학기계적 연마용 슬러리 조성물.
- 삭제
- 표면에 나노토포그라피가 존재하는 웨이퍼를 준비하는 단계;상기 웨이퍼상에 산화물층을 소정의 두께가 되도록 증착하는 단계;크기가 2 nm 내지 1000 nm의 범위 내의 연마입자 및 농도가 0.05 내지 0.8 중량% 내의 첨가제를 포함하며, 상기 웨이퍼 표면에 형성된 상기 산화물층을 화학기계적 연마 공정할 때 상기 웨이퍼 표면에 존재하는 나노토포그라피로 인하여 발생되는 나노토포그라피 효과를 보상하여, 연마되는 상기 산화물층의 두께 편차(OTD)를 일정한 수준 이하가 되도록 상기 연마입자의 크기 및 상기 첨가제의 농도가 조절된 슬러리 조성물을 준비하는 단계; 및상기 슬러리 조성물을 사용하여, 연마되는 상기 산화물층의 두께 편차가 일정한 수준 이하가 되도록 상기 산화물층에 대하여 화학기계적 연마 공정을 수행하여 표면을 평탄화하는 단계;를 포함하는 반도체소자의 표면 평탄화 방법.
- 제 4 항에 있어서, 상기 웨이퍼를 준비하는 단계에서 상기 웨이퍼는 베어(bare) 웨이퍼임을 특징으로 하는 반도체소자의 표면 평탄화 방법.
- 제 4 항에 있어서, 상기 웨이퍼를 준비하는 단계에서 상기 웨이퍼는 그 표면에 질화물층이 형성되어 있으며, 트랜치가 형성된 것임을 특징으로 하는 반도체소자의 표면 평탄화 방법.
- 제 4 항에 있어서, 상기 슬러리 조성물에서 상기 연마입자는 세리아 연마입자이며, 상기 첨가제는 음이온성 첨가제임을 특징으로 하는 반도체소자의 표면 평탄화 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030029678A KR100570122B1 (ko) | 2003-05-12 | 2003-05-12 | 나노토포그라피 효과를 보상할 수 있는 화학기계적 연마용슬러리 조성물 및 이를 이용한 반도체소자의 표면 평탄화방법 |
| CNB2004800126038A CN100411110C (zh) | 2003-05-12 | 2004-05-11 | 能够补偿纳米形貌效应的化学机械抛光用浆液组合物、以及利用其的半导体元件的表面平坦化方法 |
| US10/556,377 US7833908B2 (en) | 2003-05-12 | 2004-05-11 | Slurry composition for chemical-mechanical polishing capable of compensating nanotopography effect and method for planarizing surface of semiconductor device using the same |
| JP2005506057A JPWO2004100243A1 (ja) | 2003-05-12 | 2004-05-11 | ナノトポグラフィ効果を補償し得る化学機械的研磨用スラリー組成物およびこれを利用した半導体素子の表面平坦化方法 |
| PCT/JP2004/006595 WO2004100243A1 (ja) | 2003-05-12 | 2004-05-11 | ナノトポグラフィ効果を補償し得る化学機械的研磨用スラリー組成物およびこれを利用した半導体素子の表面平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030029678A KR100570122B1 (ko) | 2003-05-12 | 2003-05-12 | 나노토포그라피 효과를 보상할 수 있는 화학기계적 연마용슬러리 조성물 및 이를 이용한 반도체소자의 표면 평탄화방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040097403A KR20040097403A (ko) | 2004-11-18 |
| KR100570122B1 true KR100570122B1 (ko) | 2006-04-11 |
Family
ID=36773869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030029678A KR100570122B1 (ko) | 2003-05-12 | 2003-05-12 | 나노토포그라피 효과를 보상할 수 있는 화학기계적 연마용슬러리 조성물 및 이를 이용한 반도체소자의 표면 평탄화방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7833908B2 (ko) |
| JP (1) | JPWO2004100243A1 (ko) |
| KR (1) | KR100570122B1 (ko) |
| CN (1) | CN100411110C (ko) |
| WO (1) | WO2004100243A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI323741B (en) * | 2004-12-16 | 2010-04-21 | K C Tech Co Ltd | Abrasive particles, polishing slurry, and producing method thereof |
| JP4524643B2 (ja) * | 2005-05-18 | 2010-08-18 | 株式会社Ｓｕｍｃｏ | ウェーハ研磨方法 |
| KR100641348B1 (ko) | 2005-06-03 | 2006-11-03 | 주식회사 케이씨텍 | Ｃｍｐ용 슬러리와 이의 제조 방법 및 기판의 연마 방법 |
| US8768665B2 (en) * | 2010-01-08 | 2014-07-01 | Kla-Tencor Technologies Corporation | Site based quantification of substrate topography and its relation to lithography defocus and overlay |
| JP7306234B2 (ja) | 2019-11-19 | 2023-07-11 | 株式会社Sumco | ウェーハの研磨方法及びシリコンウェーハ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990085105A (ko) * | 1998-05-13 | 1999-12-06 | 윤종용 | 금속막 씨엠피용 슬러리 및 이를 이용한 씨엠피방법 |
| KR20000075303A (ko) * | 1999-05-31 | 2000-12-15 | 유현식 | Ｃｍｐ용 금속산화물 미세 분산 슬러리의 제조방법 |
| KR20020029158A (ko) * | 2000-10-12 | 2002-04-18 | 주식회사 동진쎄미켐 | 화학적 기계적 연마 슬러리 조성물 및 이를 이용한반도체소자의 제조방법 |
| JP2002319556A (ja) * | 2001-04-19 | 2002-10-31 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436835B1 (en) * | 1998-02-24 | 2002-08-20 | Showa Denko K.K. | Composition for polishing a semiconductor device and process for manufacturing a semiconductor device using the same |
| US20010013507A1 (en) * | 1999-02-18 | 2001-08-16 | Hosali Sharath D. | Method for CMP of low dielectric constant polymer layers |
| JP3725357B2 (ja) | 1999-02-24 | 2005-12-07 | 日立化成工業株式会社 | 素子分離形成方法 |
| KR100366619B1 (ko) | 1999-05-12 | 2003-01-09 | 삼성전자 주식회사 | 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자 |
| US6964923B1 (en) * | 2000-05-24 | 2005-11-15 | International Business Machines Corporation | Selective polishing with slurries containing polyelectrolytes |
| US6443811B1 (en) * | 2000-06-20 | 2002-09-03 | Infineon Technologies Ag | Ceria slurry solution for improved defect control of silicon dioxide chemical-mechanical polishing |
| US6786964B2 (en) * | 2000-07-17 | 2004-09-07 | Showa Denko Kabushiki Kaisha | Fine particle of aluminum hydroxide for filling resin and resin composition using the same |
| JP2002212545A (ja) * | 2001-01-17 | 2002-07-31 | Hitachi Chem Co Ltd | Ｃｍｐ研磨剤及びその製造方法 |
| JP3440419B2 (ja) * | 2001-02-02 | 2003-08-25 | 株式会社フジミインコーポレーテッド | 研磨用組成物およびそれを用いた研磨方法 |
| JP2002231700A (ja) * | 2001-02-05 | 2002-08-16 | Speedfam Co Ltd | ナノトポグラフィ除去方法 |
| JP2003007660A (ja) * | 2001-06-25 | 2003-01-10 | Hitachi Chem Co Ltd | Ｃｍｐ研磨材および基板の研磨方法 |
| JP2003017445A (ja) * | 2001-06-28 | 2003-01-17 | Hitachi Chem Co Ltd | Ｃｍｐ研磨剤及び基板の研磨方法 |
| JP2003059868A (ja) * | 2001-08-10 | 2003-02-28 | Hitachi Chem Co Ltd | Ｃｍｐ研磨剤及び基板の研磨方法 |
| US6821897B2 (en) * | 2001-12-05 | 2004-11-23 | Cabot Microelectronics Corporation | Method for copper CMP using polymeric complexing agents |
-
2003
- 2003-05-12 KR KR1020030029678A patent/KR100570122B1/ko active IP Right Grant
-
2004
- 2004-05-11 JP JP2005506057A patent/JPWO2004100243A1/ja active Pending
- 2004-05-11 US US10/556,377 patent/US7833908B2/en not_active Expired - Lifetime
- 2004-05-11 WO PCT/JP2004/006595 patent/WO2004100243A1/ja active Application Filing
- 2004-05-11 CN CNB2004800126038A patent/CN100411110C/zh not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990085105A (ko) * | 1998-05-13 | 1999-12-06 | 윤종용 | 금속막 씨엠피용 슬러리 및 이를 이용한 씨엠피방법 |
| KR20000075303A (ko) * | 1999-05-31 | 2000-12-15 | 유현식 | Ｃｍｐ용 금속산화물 미세 분산 슬러리의 제조방법 |
| KR20020029158A (ko) * | 2000-10-12 | 2002-04-18 | 주식회사 동진쎄미켐 | 화학적 기계적 연마 슬러리 조성물 및 이를 이용한반도체소자의 제조방법 |
| JP2002319556A (ja) * | 2001-04-19 | 2002-10-31 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070158309A1 (en) | 2007-07-12 |
| WO2004100243A1 (ja) | 2004-11-18 |
| JPWO2004100243A1 (ja) | 2006-07-13 |
| US7833908B2 (en) | 2010-11-16 |
| CN1784771A (zh) | 2006-06-07 |
| KR20040097403A (ko) | 2004-11-18 |
| CN100411110C (zh) | 2008-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6811470B2 (en) | Methods and compositions for chemical mechanical polishing shallow trench isolation substrates | |
| JP6030703B2 (ja) | 誘電性ＣＭＰスラリーにおけるＣｓＯＨの使用 | |
| KR100759623B1 (ko) | 화학-기계적 이산화 실리콘 연마용 슬러리 | |
| US6540935B2 (en) | Chemical/mechanical polishing slurry, and chemical mechanical polishing process and shallow trench isolation process employing the same | |
| KR101060441B1 (ko) | Ｓｔｉ를 위한 화학/기계 연마 방법 | |
| TWI485235B (zh) | 化學機械研磨組成物及其相關方法 | |
| JP3207178B2 (ja) | 高選択性を有するスラリ及び複合材料基板の化学機械研磨方法 | |
| KR100578596B1 (ko) | 화학기계적 연마용 슬러리 조성물, 이를 이용한반도체소자의 표면 평탄화 방법 및 슬러리 조성물의선택비 제어방법 | |
| US20040142640A1 (en) | Polishing processes for shallow trench isolation substrates | |
| US20190316003A1 (en) | Slurry composition for polishing high stepped region | |
| US8222144B2 (en) | Method for manufacturing semiconductor device, and polishing apparatus | |
| KR100570122B1 (ko) | 나노토포그라피 효과를 보상할 수 있는 화학기계적 연마용슬러리 조성물 및 이를 이용한 반도체소자의 표면 평탄화방법 | |
| KR102679491B1 (ko) | 연마 첨가제 조성물, 연마 슬러리 조성물 및 반도체 소자의 절연막의 연마 방법 | |
| US20070269908A1 (en) | Method for in-line controlling hybrid chemical mechanical polishing process | |
| US7186655B2 (en) | Method for manufacturing semiconductor device | |
| US20060088976A1 (en) | Methods and compositions for chemical mechanical polishing substrates | |
| US20080314872A1 (en) | Chemical-Mechanical Polishing Compositions Containing Aspartame And Methods Of Making And Using The Same | |
| US7109117B2 (en) | Method for chemical mechanical polishing of a shallow trench isolation structure | |
| CN111599677B (zh) | 半导体结构及其形成方法 | |
| JP2001057352A (ja) | 基板の研磨方法 | |
| JP2001057353A (ja) | 基板の研磨方法 | |
| JP3496551B2 (ja) | 基板の研磨法 | |
| JP3496586B2 (ja) | 研磨剤及び基板の研磨方法 | |
| JP2004134751A6 (ja) | 研磨剤及び基板の研磨方法 | |
| JP2004134751A (ja) | 研磨剤及び基板の研磨方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170405 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 13 |