CN102063063B - 半导体制造方法及系统 - Google Patents

半导体制造方法及系统 Download PDF

Info

Publication number
CN102063063B
CN102063063B CN201010284962.6A CN201010284962A CN102063063B CN 102063063 B CN102063063 B CN 102063063B CN 201010284962 A CN201010284962 A CN 201010284962A CN 102063063 B CN102063063 B CN 102063063B
Authority
CN
China
Prior art keywords
product
parameter
process model
making method
initial value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010284962.6A
Other languages
English (en)
Other versions
CN102063063A (zh
Inventor
许志维
郑育真
刘文斌
王舜屏
卢欣荣
王若飞
牟忠一
曾衍迪
林俊贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102063063A publication Critical patent/CN102063063A/zh
Application granted granted Critical
Publication of CN102063063B publication Critical patent/CN102063063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • General Factory Administration (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种半导体制造方法及系统，该方法包括：提供一产品的产品数据，该产品数据包括一敏感产品参数；依据该敏感产品参数搜寻既存产品以从既存产品识别出相关产品；使用该相关产品的对应数据消除一处理模型参数的一初始值；将该处理模型参数的该初始值指派给与一制造程序相关的一处理模型；使用该处理模型调整一处理配方；以及使用该处理配方而对一半导体晶片执行该制造程序。本发明能持续改善半导体先进工艺控制，减少时间及制造成本。

Description

半导体制造方法及系统
技术领域
本发明涉及半导体制造方法及系统，尤其涉及可对新出带(tapout)产品进行先进工艺控制的半导体制造方法及系统。
背景技术
先进工艺控制(advancedprocesscontrol，APC)，是一种用来改善半导体集成电路(integratedcircuit，IC)制造品质及效率的技术，特别是针对小尺寸高密度半导体IC。半导体工艺中，当使用先进工艺控制时，APC模块中参数的初始值可用来启动该APC程序。在现有的方法中，APC模块的参数初始值是用工程师手动提供。工艺工程师会依据经验或最佳的猜测估(bestguessestimate)，而手动指派该初始值。然而，现有的方法受限于数种问题。其中之一即是：猜测评估的结果有很大的机率会远离目标值。举例而言，多晶硅蚀刻模块常只有50％更低的成功率。若第一次试产(pilotrun)失败了，则第二次试产就会增加制造成本。在其他情况中，必须依靠工艺工程师代入更多的信息或耗费更多的时间，始得以调到较佳的APC模块初始值，同样造成时间的损失及制造成本的增加。因此，必须要有一种能持续改善半导体先进工艺控制的处理工具。
发明内容
为克服上述现有技术的缺陷，本发明提供一种半导体制造方法，该半导体制造方法包括：提供一产品的产品数据，该产品数据包括一敏感产品参数；依据该敏感产品参数搜寻既存产品以从既存产品识别出相关产品；使用该相关产品的对应数据消除一处理模型参数的一初始值；将该处理模型参数的该初始值指派给与一制造程序相关的一处理模型；使用该处理模型调整一处理配方；以及使用该处理配方而对一半导体晶片执行该制造程序。
本发明另提供一种半导体制造方法，该半导体制造方法包括：提供与一新产品及一制造程序相关的制造数据；依据从该制造数据取得的一产品参数搜寻半导体厂的既存产品；使用该相关产品的对应数据判断该新产品的一处理模型参数的一初始值；将该处理模型参数的该初始值指派给与一制造程序相关的处理模型；使用该处理模型调整与该制造程序相关的一处理配方；以及使用该处理配方对一半导体晶片执行该制造程序。
本发明更提供一种半导体制造系统，该半导体制造系统包括：一工艺工具，用以对半导体晶片执行一制造程序；一先进工艺控制(advancedprocesscontrol，APC)模块，用以对该制造程序实施一处理模型；一新出带(NTO)模块，耦接至该APC模块，用以依据一敏感产品参数判断该处理模型的一参数的一初始值。
本发明能持续改善半导体先进工艺控制，减少时间及制造成本。
附图说明
图1为半导体处理系统的一实施例示意图；
图2为依照本发明的NTO方法的流程图；
图3a至图3d为依据本发明各实施例该的APC模块与该NTO模块间互动机制的方框示意图；
图4为一集成电路制造系统的示意图。
其中，附图标记说明如下：
102～处理工具；
104～半导体晶片；
106～度量衡工具；
108～噪声；
110～先进工艺控模块；
112～处理模型；
114～比较模块；
116～过滤模块；
118～前授因数与参数；
120～NTO模块；
122～NTO数据库；
202～218～N～实体。
具体实施方式
下文为介绍本发明的最佳实施例。各实施例用以说明本发明的原理，但非用以限制本发明。本发明的保护范围当以随附的权利要求为准。
参照图1，其为半导体处理系统100的一实施例示意图。该半导体处理系统100及实施于该系统100的半导体处理方法将于下文详述。该半导体处理系统100包括一示范的处理工具102，用以对一个或一个以上的半导体晶片104执行半导体制造程序。该处理工具102所执行的半导体制造程序包括：沉积、热氧化、植入、微影曝光(lithographyexposure)、或离子注入。在一实施例中，该处理工具102为一蚀刻工具，用以蚀刻多晶硅以形成半导体晶片上的栅电极。在另一实施例中，该处理工具102为一蚀刻工具，用以在半导体基质上蚀刻出沟槽以形成浅沟槽隔离(shallowtrenchisolation，STI)。在另一实施例中，该蚀刻工具用以蚀刻出一介电层(dielectriclayer)以形成沟槽并进而在镶嵌工艺(damasceneprocess)中形成一内部连结的结构。
在另一实施例中，该处理工具102为一沉积工具，例如化学气相沉积(chemicalvapordeposition，CVD)工具或物理气相沉积(physicalvapordepositon，PVD)工具。举例而言，该CVD沉积工具可在半导体晶片上形成一介电层(dielectriclayer)以作为隔绝之用。在其他实例中，该PVD工具可形成一金属层以作为内部连结之用。在另一实施例中，该处理工具为一离子注入工具，用以执行离子注入程序以形成一个或数个渗杂质区，例如在该半导体基质中的源极/漏极区或量子阱。在另一实施例中，该处理工具为一化学机械平坦化(chemicalmechanicalPlanarization，CMP)工具，其可抛光晶片以使减少晶片上的厚度变化，并提供均匀的表面。在另一实施例中，该处理工具为一微影(lithography)工具，其可利用辐射能而在晶片上曝光出成像层(imaginglayer)，其目的在形成具导线图案(patterned)的成像层而辅助诸如蚀刻、沉积、或离子注入等其他程序。在一实例中，该处理工具可以是具有多程序腔体(chamber)的集束(cluster)工具，用以执行相同或不同的处理程序。举例而言，PVD工具可包括四个处理腔体，其一用以形成氮化钛、其一用以形成钛、而另外两个用以形成铝。
该半导体晶片(或简称晶片)104一般为硅、锗化硅，或其他适合的半导体材料所构成。该半导体晶片由半导体厂所处理，并额外包括IC装置(例如晶体管)、内部连线的结构、或其他特殊部位。举例而言，该半导体晶片可包括硅材质上的各种渗杂质区或其他诸如栅电极或金属导线区域。当该半导体晶片104移至该该处理工具102时，该处理工具102即对该晶片实施一制造程序。之后，全部或部分的半导体晶片104将被送至一个或数个度量衡工具106以量测该半导体晶片104的度量衡数据。在另一实施例中，该度量衡工具106可整合至该处理工具102以进行线上量测或就地量测。在各种实施例中，度量衡数据可包括沉积薄膜的厚度、蚀刻后金属层的蚀刻深度、或离子注入后半导体层的电阻值。
该度量衡工具106可为电子或光学分析工具，例如显微镜、微分析工具、线宽量测工具、粒径分析工具(particledistributiontools)、表面分析工具、应力分析工具、阻值及接触电阻量测工具、迁移率及载流子浓度量测工具(mobilityandcarrierconcentrationmeasurementtools)、结深度量测工具、薄膜厚度量测工具、栅极氧化物完整性(gatesoxideintegrity)测试工具、C-V量测工具、聚焦离子束(focusedionbeam，FIB)工具，或其他测试及量测工具。在此特例中，该度量衡工具106能够在该处理工具102实施制造程序之后量测该晶片104的一个或多个的相关参数。举例而言，当该处理工具102为一蚀刻工具且在晶片上蚀刻沟槽时，则该度量衡工具能够测量该多晶硅厚度及宽度、或沟槽的深度及宽度。在其他实例中，当该处理工具为一沉积工具且用以在晶片上形成一材料薄膜时，则该度量衡工具可用以量测该薄膜厚度。在其他实例中，当该处理工具为一离子注入工具且用以在晶片上形成多个渗杂质区，则该度量衡工具能够量测其渗杂质浓度及阻值。
该半导体晶片104可被该处理工具102批次或个别处理。在处理工具102对半导体晶片104执行制造程序时，多种因素为造成工艺变化，例如：环境参数波动所产生的噪声108或工具设定的偏差等等。
制造程序由先进工艺控制(advancedprocesscontrol，APC)模块(或控制器)110所控制。该APC模块110动态调整该处理模型112以取得处理变动(processingvariation)，并使该处理模型配合既有的处理条件排列。该APC模块对该处理工具102进行工艺控制，并依据处理工具102、度量衡工具106或其他处理工具的前授与回馈来调整该处理模型。在一实施例中，处理模型110提供处理结果的预报，而比较模块114更将处理结果的预报与度量衡工具106的量测结果进行比较，以判断两者间的差值。过滤模块116将该差值预以过滤，进而消除随机噪声并提取出处理模型110的预报与度量衡工具106的量测结果两者之间存在的系统偏差。该系统偏差随即被馈送至该APC模块110以供该处理模型112调整之用。
在一实施例中，该处理模块112为该APC模块110的一元件，可与该APC模块100整合并用该APC模块100实施。在另一实施例中，该处理模型112包括一数学等式，用以模拟该制造程序、预测该处理工具进行制造程序时所处理的晶片的产品参数、或判断对应该制造程序与该处理工具102的处理配方中所使用的处理参数。
若该处理工具102用以在该晶片上沉积出一金属层，一实例中，产品参数为该沉积薄膜的厚度。在实例中，该处理参数可为沉积时间。范例的处理模型为T＝ax+b，其中T是该沉积薄膜的厚度、x为该沉积时间、而a与b则为处理模型参数。上述比较步骤用以判断处理模型110所提供的预告与晶片(由该处理工具102所处理)量测结果(由该度量衡工具所量测)间的差值。该差值在滤除噪声后被回馈至该处理模型以修正该处理模型参数(例如上式中的a与b)。或者，上式T＝ax+b也可表示蚀刻工具实施蚀刻程序的处理模型。在此情况下，T表示蚀刻程序中所移除的薄膜厚度，x为蚀刻时间，而a与b则为关于该蚀刻程序的处理模型参数。在一实例中，该处理模型仅包括一个处理模型参数。其他复杂的处理模型亦可依照处理工具所实施的制造程序的特性来表示。在其他实例中，一处理工具可因应多种目的而实施多个制造程序，各制造程序具有特定的处理配方，并有对应该处理配方的处理模型。举例而言，蚀刻工具具有三个蚀刻程序、对应处理配方、及对应处理模型。举例而言，分别对应三蚀刻程序的三个处理配方R1、R2以及R3。
在另一实施例中，该APC模块110更接收前述程序的前授因数与参数118以判断处理模型的相关处理参数。在一蚀刻程序的实例中，前授因数与参数可包括(但不限于)：导线图案的关键尺寸(criticaldimension，CD)、薄膜厚度以及断面图(patternprofile)。这些前授因数与参数集体对处理时间造成影响。在本实例中，依照前述处理步骤所沉积的薄膜厚度，将可判断蚀刻步骤中将被处理工具102移除的厚度(T)。于是该处理模型112可判断该蚀刻时间x。因此，该APC模块110可修正蚀刻配方中的蚀刻时间。在此实施例中，蚀刻工具102可采用修正的蚀刻配方对一个或数个晶片进行处理。当某产品为半导体厂的新产品时，其将欠缺相关的历史制造数据。在一实例中，设计的电路布局或出带(layout或tapeout)必须被送至光掩模厂(maskshop)以制造该产品设计电路的光掩模组。该新产品被称为新出带(NTO)产品。对于一NTO产品，处理模型参数(例如a与b)必须一开始即指派给该处理模型，以使工艺可受该APC模块110的控制。在既有的方法中，处理模型参数的初始值系由工程师手动提供。工艺工程师可依照经验或最佳猜测评估而指定该初始值。然而，由于评估的结果有很大的机率会远离目标值。举例而言，多晶硅蚀刻模块仅有约莫50％的成功率。在此情况下，若第一次试产(pilotrun)未能一定程度达到正确的处理模型参数，则第二次试产就会增加制造成本。在其他情况下，若愿意花时间的话，工艺工程师可借由分析并过滤制造信息以取得较佳的处理模型参数初始值。然而，此方式不但耗费时间，且延长了制造周期。再者，制造成本也相应增加。相似的情况也会发生在许久(例如一个月)未生产的产品上。公知的处理模型是过时的。处理工具的相关处理条件(设定)导致处理模型上出现明显差异，进而使得先前的处理模型参数与该处理工具102的现有处理条件(设计)无关。因此，久未生产(long-time-no-run)的产品将面临相似于NTO产品的状况。处理模型参数的初始值必须以高精度及高成本效率订定。
发明提供一NTO模块120及NTO方法，以针对新产品或久未生产的产品(在此通称为NTO产品)指定处理模型参数的初始值。该NTO模块还包括一NTO数据库122，或是耦接至散布于该半导体厂的各个数据库。该NTO模块120提供一种实施NTO方法的机制，以有效判定处理模型参数的初始值。图2，依照本发明，为NTO模块120所实施的NTO方法150的流程图，而本文将参照该图详述本NTO方法。当一NTO产品移至该处理工具102时，本发明的NTO模块120将启动并实施本发明的NTO方法150。
本文以蚀刻程序作为实施例来描述本发明的NTO方法150。在此例中，该处理工具102为一蚀刻工具。该NTO方法150开始于步骤152，步骤152将该NTO产品的各种产品数据提供给该NTO模块120。在一实施例中，若该NTO产品的客户为一现有的客户，则该产品数据包括客户码(例如：客户ID或客户特殊需求)。在另一实施例中，该产品数据包括处理工具102对该半导体晶片104所实施的制造程序中所采用处理配方的配方名称。在另一实施例中，若该产品为一新产品时，该产品数据包括零件ID(或产品ID)。在另一实施例中，该产品数据包括在进行制造程序前，金属层的导线图案密度。该导线图案密度为该蚀刻程序中的一相关参数，因为该蚀刻率受到该导线图案密度的负载效应所影响。在另一实施例中，该产品数据包括显示后检视(after-develop-inspection，ADI)标的，例如：ADI关键尺寸(CD)或蚀刻后检视(after-etching-inspection，AEI)标的，例如AEICD。
在另一实施例中，若该产品为一既存产品时，则该产品数据包括有效时间。该有效时间定义了既存产品从最后一次制造日期起的时间间隔。如果时间间隔长于有效时间，则该产品先前的日期已过时，故该日期无效具不得再被使用。在另一实施例中，该产品数据包括用于后续步骤的一导线图案密度规格S-pd。在此特定实例中，该参数S-pd可定为3％。因此，该参数S-pd可定订此产品与其他既存产品间最大导线图案密度差，以供后续步骤使用。假如该制造程序为一蚀刻程序，该导线图案密度规格S-pd作为蚀刻工艺中屏蔽该既存产品的参数。相似地，若该制造程序为一CMP程序、一微影程序，或一沉积程序，则该导线图案密度规格S-pd亦可作为相同用途。其他参数亦可依据制造程序的特性取代该S-pd。在其他实施例中，该产品数据可为该上述参数的集合或子集合。某些参数因应产品群组(productpool)的量(该产品形式的数量)及其他因素而作调整。举例而言，该有效时间可依据制造程序及处理工具的稳定性调长或调短。该导线图案密度规格S-pd则可依据对导线图案密度或对产品形式数量的蚀刻敏感度(sensitivity)调高或调低。
本发明的NTO方法150进入步骤154以进行一搜寻程序，目的在识别出最接近该NTO产品的一既存产品。此搜寻程序的对象可为制造数据库156中的既存产品。该制造数据库156可包括多个子数据库，其分散于该半导体厂中且可透过内部网络或网际网络而与NTO模块120耦接及互动。
对既存产品执行该搜寻程序可使用该既存产品的各种产品参数。该既存产品的产品参数关联于其制造程序(在某实例中，其为蚀刻程序)。后文将解释搜寻程序中如何使用该产品参数。
在该搜寻程序中，将对制造数据库的既存产品采用一个或数个搜寻规则，以找出一个或数个相关产品。该相关产品将在后续流程中被用来决定该处理模型参数的初始值。该搜寻规则因应所提供的产品参数而订定。在一实施例中，对半导体制造程序的产品参数敏感度将被选择作为该搜寻程序之用。在其他蚀刻程序的程序中，因为蚀刻程序受负载效应的影响而对导线图案密度敏感，故该导线图案密度亦可用于该目的。举例而言，若既存产品导线图案密度接近该NTO产品的导线图案密度且差值小于参数S-pd时，既存产品具有作为相关产品的条件。举例而言，若某既存产品的导线图案密度与该NTO产品的该导线图案密度差异低于3％，则此既存产品将被视为一相关产品，以供下述步骤中处理模型参数的初始值之用。其他参数，诸如配方名称等也可一并使用。举例而言，假如既存产品的配方(依该配方名称作识别)与该NTO产品的配方相同，且其导线图案密度接近该NTO产品该导线图案密度而差值低于参数S-pd时，则该既存产品具有作为相关产品的条件。在一实施例中，该搜寻程序实施于该既存产品上，用以识别出一具有相等或最接近导线图案密度及相同处理配方的相关产品。
在其他实施例中，导线图案密度、处理配方及客户码的组合亦可用于此搜寻程序之中。这些数据可由制造数据库取得。举例而言，该导线图案密度可由光掩模数据库的对应蚀刻光掩模取得。通常，处理工具102有多种处理配方。举例而言，处理工具102可对多晶硅蚀刻使用三种蚀刻配方。各个蚀刻配方与APC模块110所使用的处理模型有关。因此，该处理配方(或配方名称)也是搜寻程序可利用的相关参数。
该搜寻程序必须透过一迭代程序实施。该搜寻程序将反复迭代直到辨识出相关产品为止。该搜寻程序在每次迭代时，该敏感度参数都会被改变，进而扩展了搜寻量。该搜寻程序可以从寻找具有相同配方、并且其导线图案密度与该NTO产品的差异小于(例如小于1％)其初始导线图案密度差异的既存产品开始。因此，该第一搜寻作业用以搜寻既存产品中具有相同配方且导线图案密度相差少于1％者。
在上述搜寻程序完成后，本方法150进入步骤158，检验上述搜寻程序是否找到至少一个既存产品满足上述条件(例如：相同的配方，以及导线图案密度差异小于1％)。若有一个或数个既存产品被找到，则该方法150进入步骤160。
在步骤160，若上述搜寻程序辨识出一个相关产品，则该识别出的相关产品的该处理模型参数值即被指定为该NTO产品的处理模型参数的初始值。若识别出一个以上的既存产品，则必须执行一平均程序以判断该NTO产品处理模型的初始值。举例而言，处理模型参数的该初始值“a”等于在所有被识别出的相关产品的处理模型参数“a”的平均。更进一步，该NTO的处理模型参数的初始值“a”等于(a1+a2，+...+an)/n，其中n为被识别出的既存产品的数目，而“a1”、“a2”、…、以及“an”为所述多个相关产品的处理模型参数“a”的对应值。在另一实施例中，该平均程序会将权重因数列入计算。举例而言，该权重因数考虑包括：闲置时间(从最后出产日期开始的时间间隔)、导线图案密度、或上述的组合。若一相关产品具有一较短的闲置时间，则其有较高的权重因数。若一相关产品具有比NTO产品更为稀疏的导线图案密度，则其亦有较高的权重因数。NTO产品的处理模型参数的初始值在经判断后提供给该APC模块110。
回到步骤158，若没有相关产品被成功识别出，则实施新一轮的搜寻程序并将搜寻程序扩及到更多的既存产品。在一实施例中，将定义导线图案密度增量，并将该导线图案密度增量运用于选代的搜寻程序之中。举例而言，导线图案密度增量定为1％。若无相关产品被识别出，则该方法150进入步骤162，其以该导线图案密度增量(例如1％)增加导线图案密度的差值。新的导线图案密度差值为初始导线图案密度差值与导线图案密度增量的总合。举例而言，新的导线图案密度差值为2％。新的导线图案密度差值并须再进一步确认，当其超出导线图案密度规格S-pd(最大范围)时。若必须再被确认，则该方法进入步骤164并暂停该搜寻程序。在此情况下，工艺工程师可介入此步骤，例如：改变搜寻规则。若新的导线图案密度差值仍在该导线图案密度规格S-pd的范围之内，则该方法150回到步骤154，使用新的导线图案密度差值对所述多个既存产品执行一行的搜寻程序。在此例中，该新的导线图案密度差值为2％。更详细地说，新的搜寻程序用以识别出既存产品中具有相同配方且与NTO产品的导线图案密度差值小于2％者。
在步骤154中，该搜寻程序亦可一并执行其他规则。举例而言，其可另外考虑闲置时间。若既存产品的闲置时间较有效时间长，则此产品将会被筛检出。在其他实例中，搜寻程序会开始对具有相同客户码的产品进行搜寻。若对所有既存产品进行搜寻程序时皆能有结果时，则搜寻程序进一步对其他具有不同客户码的既存产品进行搜寻。对其他既存产品的该搜寻程序同样也可从搜寻初始导线图案密度差值(例如1％)开始。对其他具有不同客户码的既存产品进行的搜寻程序包括相同于搜寻具有相同客户码的既存产品的迭代程序(步骤154、158、160、162及164)。举例而言，若对其他具有导线图案密度差值低于1％的既存产品进行搜寻皆未有结果时，则本方法150进入步骤162以增加该导线图案密度差值(加上该导线图案密度增量)。举例而言，增加的导线图案密度差值为2％。该方法150回到步骤154以对其他导线图案密度差值少于2％的进行新一轮的搜寻。若一个或数个具有不同客户码的既存产品被辨识出，则本方法进入步骤16以判断处理模型参数的初始值，其相似于上述步骤160。
经NTO方法150判断所得到的处理模型参数的初始值具有较高的品质，其较为准确且更接近目标值。此外，该方法150具有成本效率，且在一般情况下不须依赖工程师即可自动执行。从本发明的NTO方法及半导体制造系统的各个实施例中可发现其他的优点及好处。在一实例中，本发明将提高多晶硅蚀刻程序的处理模型参数的初始值的成功率50％至80％。在其他实例中，本发明可缩短生产周期(manufacturingcycletime)并减低成本。在其他实例中，图1的半导体制造系统及图2的NTO方法可满足大量生产450mm晶片的需求。本文所揭示的不同实施例可分别提供不同的优点，但并非所有的实施例皆需具备某一特定优点。
仅管本发明的半导体处理系统100、半导体处理方法、NTO模块120、以及NTO方法皆已在各实施例中加以阐述，但在不超出本发明的精神及权利要求的前提下，其皆可被改良或扩展。举例而言，在半导体处理系统100及APC方法中，该APC模块110与该NTO模块120间的互动机制可替代成以图3a至图3d中所述方式实施。图3a至图3d为依据本发明各实施例的该APC模块与该NTO模块间互动机制的方框示意图。在一实施例中，该NTO模块120嵌入并整合于该APC模块110之中，如图3a所述。在此情况下，若某产品不具备有效的处理模型(无处理模型或处理模型无效)，则该APC模块110会通知该NTO模块120请求处理模型参数的初始值。在另一实施例中，该NTO模块120及该APC模块110则如在图3b所述采用平行互动机制。在此情况下，若某产品具备有效的处理模型，则半导体处理方法会以该APC模块110进行程序控制。或者，该半导体处理方法将进入该NTO模块120以进行处理模型参数的初始值。在另一实施例中，该NTO模块120及该APC模块110为如图3c所述的串行互动机制或如图3d所述的其他机制。在图3c，若该APC模块110发现某产品不具备有效的处理模型时，则该APC模块110会触发该NTO模块120以求取处理模型参数的初始值。在图3d，该NTO模块120指派该处理模型参数的初始值，而半导体处理方法以该APC模块110进行程序控制。在处理工具102中的制造程序完整实施后，该半导体晶片104则移往后续制造程序。
导线图案密度可被当作敏感产品参数搜寻既存产品以判断对一蚀刻程序的处理模型参数的初始值。然而，为达到相同目的亦可使用其他敏感产品参数。因此导线图案密度规格可被新的敏感产品参数规格所替换。
图4表示一集成电路制造系统200，其使用图1的半导体处理系统100，该半导体处理系统100亦可散布于集成电路制造系统200之中。该制造系统200包括多个实体202、204、206、208、210、212、214、216…、N，其皆透过一通信网络218彼此连接。该网络218可为一单一网络或相异网络的变化组合，例如内部网络(intranet)及网际网络(Internet)，亦可包括有线或无线通信频道。
在本发明的实施例中，实体202表示光掩模制造厂，用以制造具有预定电路图案的光掩模，实体204表示一使用者，例如监控特定产品的产品工程师，实体206表示一工程师，例如控制工艺及相关配方的工艺工程师，或监控并调整处理工具条件与设定的设备工程师，实体208表示用作IC测试与度量的一量衡工具，实体210表示一导体处理工具，例如图1的处理工具102，实体212表示与处理工具210相关的一先进处理控制(advancedprocessingcontrol，APC)模块，用以提供程序控制，例如图1的APC模块110，实体214表示与处理工具210相关的一NTO模块，用以提供处理模型参数的初始值，例如图1的该NTO模块120，实体216表示一制造数据库，例如图2的数据库156。上述各个实体可彼此互动，并对一NTO产品提供集成电路制造、程序控制、或计算处理模型参数的初始值。
该集成电路制造系统200可使各实体能够彼此互动，以达到制造集成电路(IC)并对该IC进行先进工艺控制的目的。在实施例中，该APC模块212可以不同的方式整合、耦接、或与该NTO模块214互动，如图3a至图3d所述。该APC模块212与该NTO模块214间的互动可提供一机制，以促使一NTO方法有效地依据产品数据判断出处理模型参数的初始值。
本发明的IC制造系统200所提供的功能的一即在于使设计、工程、制造、度量及先进工艺控制等领域的工作能够顺利结合，并彼此互通信息。该IC制造系统200所能提供的其他功能即在于整合各厂间的系统，例如整合该度量衡工具与该处理工具间的系统。此整合作业能够使各厂能协调彼此的活动。举例而言，度量衡工具与处理工具的整合可使制造信息能够更有效率地与工艺或该APC模块相结合，进而使从度量衡工具上取得的晶片数据更能被整合至相关处理工具。
本发明提供半导体处理系统、以及使用该处理系统的方法的各种实施例。然而在其他的实施方式中，本发明不必以此为限。在一实施例中，该NTO方法150的步骤可有不同的排序。
因此，本发明提供一半导体制造方法。该方法包括提供一产品的产品数据，其中该产品数据包括敏感产品参数；依据敏感产品参数搜寻既存产品，以从所述多个既存产品中识别出一相关产品；使用相关产品的对应数据判断该产品的处理模型参数的初始值；指派处理模型参数的初始值至与一制造程序相关的一处理模型；之后，使用该处理模型调整一处理配方；以及使用该处理配方对一半导体晶片执行该制造程序。
本发明的各实施例中，该产品为一新产品或久未生产(long-time-no-run)的产品。该产品数据可为配方名称、客户码、产品识别(产品ID)、有效时间、敏感产品参数明细、显影后检视(afterdevelopinspection，ADI)标的、蚀刻后检视(after蚀刻inspection，AEI))标的，或上述数据的组合。在一实施例中，敏感产品参数是导线图案密度。在另一实施例中，该制造程序是一蚀刻程序。在其他实施例中，该制造程序是蚀刻、沉积、热氧化、离子注入、微影程序、或化学机械平坦化(chemicalmechanicalplanarizing，CMP)。对既存产品的搜寻包括依据一第一范围中的该敏感产品参数对该既存产品执行一第一搜寻作业；依据一第二范围的该敏感产品参数对该既存产品执行一第二搜寻作业。在一实施例中，搜寻该既存产品包括另外依据其他参品参数搜寻该既存产品。举例而言，该其他产品参数是配方名称。在一实施例中，若对该既存产品进行搜寻时有多个相关产品在被识别出，则判断该初始值包括应用一平均程序。
本发明亦提供一半导体制造方法的其他实施例。该方法包括提供与一新产品及一制造程序相关的制造数据；依据从该制造数据取得的一产品参数搜寻半导体厂中的既存产品以从所述多个既存产品中识别出一；使用该相关产品的对应数据判断该新产品的处理模型参数的初始值；将处理模型参数的初始值指派给与一制造程序相关的的一处理模型；使用该处理模型调整与该制造程序相关的处理配方；以及使用该处理配方对一半导体晶片执行该制造程序。
在一实施例中，该产品参数包括对该制造程序的一产品参数敏感度。在另一实施例中，该制造程序包括一蚀刻程序。在另一实施例中，该产品参数包括半导体晶片上一金属层的一导线图案密度，而该制造程序应用于该金属层之上。
本发明亦提供半导体制造系统的实施例。本系统包括一处理工具，用以对半导体晶片执行制造程序；一先进工艺控制(advancedprocesscontrol，APC)模块，用以对该制造程序应用一处理模型；以及一新出带(NTO)模块，耦接该APC模块，并用以依据一敏感性产品判断对该处理模型的一参数的初始值。
在一实施例中，该系统还包括一度量衡工具，用以量测一个或多个半导体晶片。在另一实施例中，该系统还包括一滤波器，用以消除从该度量衡工具得到的一参数与从该处理模型得到的一对应值两者间的比较结果所产生的噪声。在实施例中，该NTO模块可内嵌于该APC模块之中。该NTO模块可与该APC模块整合成一并行或串行模式。在另一实施例中，该处理工具为一蚀刻工具。
本发明虽以优选实施例揭示如上，然而其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的范围为准。

Claims (13)

1.一种半导体制造方法，包括：
提供一产品的产品数据，该产品数据包括一敏感产品参数；
依据该敏感产品参数透过一迭代程序搜寻既存产品以从既存产品识别出相关产品，其中该搜寻动作从寻找具有相同配方的该相关产品，并且该相关产品的导线图案密度与该产品的导线图案密度差异小于一初始导线图案密度差异的既存产品开始；
使用该相关产品的对应数据判断该新产品的一处理模型参数的一初始值；
将该处理模型参数的该初始值指派给与一制造程序相关的一处理模型；
使用该处理模型调整一处理配方；以及
使用该处理配方而对一半导体晶片执行该制造程序；
其中该初始值的判断包括：若对该既存产品进行搜寻时有多个相关产品被识别出，则应用一平均程序；
其中该处理模型参数是根据多个前授因数以及多个参数所决定，该前授因数与该参数包括：导线图案的关键尺寸、薄膜厚度以及断面图；并且
该处理模型参数的该初始值等于在所有被识别出的相关产品的处理模型参数的平均或加权平均。
2.如权利要求1所述的半导体制造方法，其中该产品为一新产品或一久未生产的产品。
3.如权利要求1所述的半导体制造方法，其中该产品数据是从包括一配方名称、一客户码、一产品识别、一有效时间、一敏感产品参数明细、一显影后检视标的、蚀刻后检视标的、及上述组合的群组所选出的一形态。
4.如权利要求1所述的半导体制造方法，其中该敏感产品参数为一导线图案密度。
5.如权利要求1所述的半导体制造方法，其中该制造程序包括一蚀刻程序。
6.如权利要求1所述的半导体制造方法，其中该制造程序为从包括蚀刻、沉积、热氧化、离子注入、微影程序、以及化学机械平坦化的群组所选出的一程序。
7.如权利要求1所述的半导体制造方法，其中对所述多个既存产品进行的搜寻包括：
依据一第一范围的该敏感产品参数对所述多个既存产品执行一第一搜寻作业；以及
依据一第二范围的该敏感产品参数对所述多个既存产品执行一第二搜寻作业。
8.如权利要求1所述的半导体制造方法，其中对所述多个既存产品的搜寻包括另外依据其他产品参数搜寻所述多个既存产品。
9.如权利要求8所述的半导体制造方法，其中该其他产品参数为一配方名称。
10.一种半导体制造方法，包括：
提供与一新产品及一制造程序相关的制造数据；
依据从该制造数据取得的一产品参数透过一迭代程序搜寻半导体厂的既存产品以从既存产品识别出相关产品，其中该搜寻动作从寻找具有相同配方、并且该相关产品的导线图案密度与该产品的导线图案密度差异小于一初始导线图案密度差异的既存产品开始；
使用该相关产品的对应数据判断该新产品的一处理模型参数的一初始值；
将该处理模型参数的该初始值指派给与一制造程序相关的处理模型；
使用该处理模型调整与该制造程序相关的一处理配方；以及
使用该处理配方对一半导体晶片执行该制造程序；
其中该初始值的判断包括：若对该既存产品进行搜寻时有多个相关产品被识别出，则应用一平均程序；
其中该处理模型参数是根据多个前授因数以及多个参数所决定，该前授因数与该参数包括：导线图案的关键尺寸、薄膜厚度以及断面图；并且
该处理模型参数的该初始值等于在所有被识别出的相关产品的处理模型参数的平均或加权平均。
11.如权利要求10所述的半导体制造方法，其中该产品参数包括对该制造程序的一产品参数敏感度。
12.如权利要求10所述的半导体制造方法，其中该制造程序包括一蚀刻程序。
13.如权利要求10所述的半导体制造方法，其中该产品参数包括该半导体晶片的一金属层的一导线图案密度，而该制造程序应用于该金属层。
CN201010284962.6A 2009-11-11 2010-09-16 半导体制造方法及系统 Active CN102063063B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/616,681 2009-11-11
US12/616,681 US8239056B2 (en) 2009-11-11 2009-11-11 Advanced process control for new tapeout product

Publications (2)

Publication Number Publication Date
CN102063063A CN102063063A (zh) 2011-05-18
CN102063063B true CN102063063B (zh) 2016-07-06

Family

ID=43974782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010284962.6A Active CN102063063B (zh) 2009-11-11 2010-09-16 半导体制造方法及系统

Country Status (2)

Country Link
US (1) US8239056B2 (zh)
CN (1) CN102063063B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811379B (zh) * 2012-11-01 2016-12-28 台湾积体电路制造股份有限公司 工具优化调节系统和相关方法
US9519285B2 (en) 2013-01-23 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and associated methods for tuning processing tools
WO2016117103A1 (ja) * 2015-01-23 2016-07-28 株式会社 日立ハイテクノロジーズ 半導体測定装置、或いは半導体検査装置に用いられるレシピ作成装置
US20170199511A1 (en) * 2016-01-12 2017-07-13 Globalfoundries Inc. Signal detection metholodogy for fabrication control
CN107968042B (zh) 2017-11-28 2020-07-17 北京北方华创微电子装备有限公司 一种不同反应腔室之间工艺结果的匹配方法和装置
CN112306004B (zh) * 2019-07-26 2022-02-01 长鑫存储技术有限公司 半导体制程工艺配方管理方法与系统
US20220011757A1 (en) * 2020-06-22 2022-01-13 Changxin Memory Technologies, Inc. Laser Machine Automatic Operating Method and System
US11853042B2 (en) * 2021-02-17 2023-12-26 Applied Materials, Inc. Part, sensor, and metrology data integration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118422A (zh) * 2006-08-02 2008-02-06 力晶半导体股份有限公司 半导体制造的虚拟量测预估与建立预估模型的方法与系统
CN101207004A (zh) * 2006-12-22 2008-06-25 北京北方微电子基地设备工艺研究中心有限责任公司 半导体硅片刻蚀工艺的控制方法
CN101231508A (zh) * 2008-01-17 2008-07-30 中电华清微电子工程中心有限公司 采用时间序列分析预测-校正集成电路制造工艺控制方法
CN101465277A (zh) * 2007-12-19 2009-06-24 和舰科技(苏州)有限公司 晶圆浅沟隔离的蚀刻时间设定的方法和系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6000830A (en) * 1997-04-18 1999-12-14 Tokyo Electron Limited System for applying recipe of semiconductor manufacturing apparatus
US6035293A (en) * 1997-10-20 2000-03-07 Advanced Micro Devices, Inc. Validating process data in manufacturing process management
DE10031481B4 (de) * 1999-06-28 2011-01-27 Hyundai Electronics Industries Co., Ltd., Ichon Halbleiterfabrikautomatisierungssystem und Verfahren zum Zurücksetzen eines Prozessrezepts durch Verwendung einer Protokolldatei
US6748288B2 (en) * 2002-04-30 2004-06-08 Macronix International Co., Ltd. Semiconductor wafer manufacturing execution system with recipe distribution management database
US20060004786A1 (en) * 2004-06-07 2006-01-05 Taiwan Semiconductor Manufacturing Company Ltd. Design mechanism for semiconductor fab-wide data warehouse application
US7133788B2 (en) * 2004-07-27 2006-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Process controller for semiconductor manufacturing
KR100702843B1 (ko) * 2005-08-12 2007-04-03 삼성전자주식회사 로트가변 배치처리가 가능한 반도체 제조설비 및 그로트가변 배치처리방법
JP2007157973A (ja) * 2005-12-05 2007-06-21 Fujitsu Ltd 半導体装置の製造プロセス制御システムおよび半導体装置の製造プロセス制御方法
US8156450B2 (en) * 2006-12-18 2012-04-10 Cadence Design Systems, Inc. Method and system for mask optimization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118422A (zh) * 2006-08-02 2008-02-06 力晶半导体股份有限公司 半导体制造的虚拟量测预估与建立预估模型的方法与系统
CN101207004A (zh) * 2006-12-22 2008-06-25 北京北方微电子基地设备工艺研究中心有限责任公司 半导体硅片刻蚀工艺的控制方法
CN101465277A (zh) * 2007-12-19 2009-06-24 和舰科技(苏州)有限公司 晶圆浅沟隔离的蚀刻时间设定的方法和系统
CN101231508A (zh) * 2008-01-17 2008-07-30 中电华清微电子工程中心有限公司 采用时间序列分析预测-校正集成电路制造工艺控制方法

Also Published As

Publication number Publication date
US20110112678A1 (en) 2011-05-12
CN102063063A (zh) 2011-05-18
US8239056B2 (en) 2012-08-07

Similar Documents

Publication Publication Date Title
CN102063063B (zh) 半导体制造方法及系统
KR100734534B1 (ko) 반도체 공정을 위한 자동화된 공정 모니터링 및 분석 시스템
KR100727049B1 (ko) 마이크로전자 디바이스들의 제조시 최적의 공정 목표들을결정하는 방법
US6859746B1 (en) Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same
KR102435144B1 (ko) 반도체 제조 공정을 평가하는 방법 및 장치
US6960416B2 (en) Method and apparatus for controlling etch processes during fabrication of semiconductor devices
TW201740235A (zh) 藉由使用抽樣計畫製造半導體裝置的方法
US12044981B2 (en) Method and apparatus for optimization of lithographic process
US9513565B2 (en) Using wafer geometry to improve scanner correction effectiveness for overlay control
CN102201324B (zh) 半导体制造方法与系统
CN110546576B (zh) 优化针对产品单元制造的工艺序列
Chien et al. A novel approach to hedge and compensate the critical dimension variation of the developed-and-etched circuit patterns for yield enhancement in semiconductor manufacturing
TWI381468B (zh) 線上微影及蝕刻系統
US6376261B1 (en) Method for varying nitride strip makeup process based on field oxide loss and defect count
KR100571370B1 (ko) 프로세싱 툴에서 1이상의 판형 물체의 프로세싱파라미터들을 조정하는 방법
US6698009B1 (en) Method and apparatus for modeling of batch dynamics based upon integrated metrology
US20090299512A1 (en) Semiconductor manufacturing system and method
JP2011054859A (ja) 半導体装置用パターン検査装置および検査システム
KR20010058692A (ko) 반도체 웨이퍼의 오버레이 파라미터 보정 방법
JP7329386B2 (ja) リソグラフィ処理される半導体デバイスのためのプロセス制御方法
US7200459B1 (en) Method for determining optimal photolithography overlay targets based on process performance and yield in microelectronic fabrication
CN113314430B (zh) Cmp工艺中的监测方法以及监测系统
US6865438B1 (en) Method of using time interval in IC foundry to control feed back system
TW202105063A (zh) 用於經光刻加工的半導體裝置的工藝控制方法
KR20210018694A (ko) 리소그래피로 처리된 반도체 장치에 대한 프로세스 제어 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant