JP2011054859A - 半導体装置用パターン検査装置および検査システム - Google Patents

Abstract

【課題】パターン寸法やパターン形状ばらつきの低減や下層との重ね合わせやダブルパターニング法を用いた半導体デバイス製造時の重ね合わせ精度向上。
【解決手段】本発明では、パターン形状のばらつきの定量化および適正化を達成するために、以下の手段を用いた。半導体集積回路の一部が形成されたシリコン基板上で、電子を発生させる電子源と電磁レンズあるいは静電レンズからなる電子光学系により試料上で上記電子を走査して得られる信号により構成したＳＥＭ画像を取得して、複数の画像を平均化あるいは設計データから自動生成によって参照画像をもとめ、比較して、パターンの形状ばらつきや重ねあわせ精度を統計的に算出する。これらの算出をもとに、製造条件にフィードバックあるいはフィードフォワードをかけるＡＰＣを実施する。
【選択図】 図１

Description

本発明は、半導体集積回路製造プロセスにおいて、パターンを検査する方法，パターン検査装置およびこれらを用いて製造する半導体集積回路製造方法に属する。

通常、半導体集積回路ＬＳＩのMetal Oxide Semiconductor（ＭＯＳ）製造プロセスは、主にアイソレーション形成工程，ゲート電極形成，コンタクトホール形成工程，配線形成工程等からなる。そのうち、例えば、ゲート電極形成工程では、酸化炉体を用いて単結晶シリコン基板上に数ｎｍ程度の薄膜のゲート絶縁膜を形成して、ＰＶＤ，ＣＶＤ装置を用いて多結晶シリコンやタングステン，チタンナイトライド（ＴｉＮ）などの導電性薄膜を堆積、さらにいわゆるＣＡＰ膜と呼ばれるシリコン酸化膜や窒化膜を堆積する。この絶縁膜上に反射防止膜ＡＲＣと呼ばれる有機膜と感光性のあるホトレジスト膜を均一に塗布する。露光機を用いて、所定のマスクパターンが形成されたホトマスクで、ホトレジストを感光・現像・ベークするホトリソグラフィープロセスを行いホトレジストパターンを形成する。引き続き、このホトレジストをマスクにしてＡＲＣ膜，絶縁膜，多結晶シリコンやタングステンやＴｉＮなどをプラズマエッチング装置でエッチングする。最終的に洗浄装置を用いて、エッチング残渣等を除去して高さ１００ｎｍ程度、ゲート寸法幅が数１０ｎｍ程度のゲート電極を数ｎｍ程度の薄膜のゲート絶縁膜上に形成する。

たとえば、非特許文献１にあるように、このゲート電極は、ＭＯＳトランジスタの閾値Threshold Voltage（Ｖｔｈ）などの電気的特性や歩留を左右するためゲートパターン形状と寸法のコントローラあるいは規格管理が必要である。このゲート形状や寸法ばらつきは、ロット間，ウェハ間，ウェハ面内，ショット内、さらにローカルな領域内にわたり、ホトリソグラフィープロセス，エッチングプロセスの条件に加えて、種々のプロセス変動や露光機やプラズマエッチング装置などの製造装置変動に起因していることが知られている。

ゲート電極寸法の微細化に伴い寸法規格はますます厳しくなるため、常に一定条件で処理すると、上記変動によりばらつきが拡大し容易に規格外になる。近年これに対応するため、なんらかの出来栄え結果、例えばゲート電極の寸法をモニタして、露光条件やエッチング条件をウェハ・ロット毎にフィードバックあるいはフィードフォワード（ＦＢ／ＦＢ）するAdvanced Process Control（ＡＰＣ）と呼ばれる手法がおこなわれている。

さらに、形成された下地パターン（例えばアイソレーションパターン）に合わせてゲートパターンやコンタクトホールパターンを精度よく重ね合わせる必要があり、複数層のパターン間のＸ，Ｙ方向および回転方向の重ね合わせ精度が問題になる。この重ね合わせ精度が悪いと半導体集積回路の動作不良や特性劣化や歩留低下を引き起こす。現状は、ショット外周部の露光装置専用の合わせマークパターンを使ってあわせを実施しているが、今後、精度の向上のためにはショット内でのパターンやクリティカルなパターンを使ったモニタと重ね合わせが必要となる。また近年ダブルパターニング法とよばれるような、１層のパターンを２回に分けて形成する方法も多用されつつある。このときにも上記と同様に一回目で形成するパターンと２回目で形成されるパターンの合わせが重要であり、これをモニタする必要がある。

Reduction of Vth Variation by Work Function Optimization for 45-nm Node SRAM Cell, G. Tsutsui, et al, 2008 SYMPOSIUM ON VLSI TECHNOLOGY

半導体集積回路の製造工程のひとつであるホトリソグラフィープロセスにおける、露光装置の運用では、ドーズ量やフォーカスなど露光条件設定後、これを一定条件で処理する。しかし、ホトレジスト膜厚のウェハ内，ロット間変動やプロセスばらつきや露光装置や他の製造装置の特性変動，経時変化によってゲート電極寸法やパターン形状や下層との重ね合わせ精度にバラつきが生じて、寸法やパターン形状が規格外になり歩留低下，特性劣化などが生じる。半導体集積回路の歩留向上，生産性向上および信頼性向上のため、パターン寸法やパターン形状ばらつきの低減や下層との重ね合わせやダブルパターニング法での重ね合わせ精度向上が課題である。

本発明では、上記目的であるパターン形状のばらつきの定量化および適正化を達成するために、以下の手段を用いた。半導体集積回路の一部が形成されたシリコン基板上で、電子を発生させる電子源と電磁レンズあるいは静電レンズからなる電子光学系により試料上で上記電子を走査して得られる信号により構成したＳＥＭ画像を取得して、複数の画像を平均化あるいは設計データから自動生成によって参照画像をもとめ、比較してパターンの形状ばらつきや重ねあわせ精度を統計的にローカルパターン内，ショット内，ウェハ内分布を定量的に算出する。

これらの算出データをもとに、それぞれのばらつきの少ない分布となるような製造条件を自動または手動で作成する。この製造条件のフィードバックあるいはフィードフォワードをかけるＡＰＣを実施して、パターンばらつきの少ない半導体集積回路を製造する。

半導体集積回路の製造プロセス、特にフロントエンドプロセスにおいて、特性不良のひとつは、ゲート電極の形状不良や下層や上層とのパターンの合わせずれである。これら形状ばらつきは、閾値ばらつきを生じさせて、半導体の特性ばらつきや歩留を低下させることが知られている。本発明によれば、これらを工程の途中において効率的にパターン検査し、ばらつき等を定量化してモニタして、工程内部でのＡＰＣが可能になり、半導体集積回路の信頼性や歩留を向上できる。また、半導体集積回路の開発段階においては、種々のプロセス条件が適正かどうかのチェックを工程内で容易にできて、半導体集積回路の開発効率を向上できる。

ＡＰＣシステムにおけるパターンばらつき計測可能なパターン検査装置の全体構成図。 パターン検査装置を核としたＡＰＣシステムと製造方法の全体図。 参照画像より差画像を抽出する方法の説明図。 パターンばらつきを定量化する方法の説明図。 平均化による参照画像生成する方法の説明図。 設計データによる参照画像生成する方法の説明図。 ＯＰＣデータフィードバックへの適用例。 露光条件適正化フィードバックへの適用例。 露光条件とばらつきの相関を示す説明図。 パターン検査のフローを示すフローチャート。 差画像分布のウェハ面内分布計測結果の一例。 差画像分布のショット面内分布計測結果の一例。 差画像分布のローカル分布計測結果の一例。 縦横特性評価方法の説明図。 ホトリソグラフィープロセスのＱＣフローを示すフローチャート。 ホトリソグラフィー条件適正化フローを示すフローチャート。 パターン検査装置を核としたホトリソグラフィープロセスＡＰＣフローを示すフローチャート。

図１は、ＡＰＣシステム対応可能なパターンばらつき計測可能なパターン検査装置１.４１である。パターン検査装置１.４１のカラム１.２内に電子等の電荷を発生させる電子源１.１と電子等の電荷の軌道を制御するための電磁レンズ１.５あるいは静電レンズからなる電子光学系により構成されている。電子源コントローラ１.１３で制御される電子銃制御部で軌道・エネルギ・電流量等を制御された電子線１.３はエネルギフィルタ１.４を通過して試料１.６上で走査される。試料（ウェハ）１.６から得られる２次電子等の電荷を、検出器制御部１.１４で制御された検出器１.１２で検出する。パターン検査装置１.４１のカラム１.２の真空度をモニタするために真空計コントローラ１.１５で制御される真空計１.１２が設置されている。シリコンウェハ等の試料１.６は、ウェハステージ１.８上に搭載され、静電チャックコントローラ１.１７で吸着・除電を制御された静電チャック１.７により固定されている。ウェハステージ１.８上は、駆動制御部によって制御されるステージコントローラ１.１６で駆動されるＸ軸移動ステージ１.９およびＹ軸移動ステージ１.１０に搭載されており、ＸＹの水平方向や垂直方向に可動可能である。

パターン検査装置１.４１は、内部に取得した画像データ等を格納するデータベース１.２３および解析する画像解析装置を搭載する。ＳＥＭコントローラ１.３１によってパターン検査装置１.４１の動作を制御する。画像等は、装置表示部１.１９に表示可能である。ウェハロード・アンロード，ＳＥＭ像，表示，画像処理，演算処理等の一連の動作はＳＥＭコントローラ１.３１で制御されている。検出器１.１２で得られる検査画像はＳＥＭコントローラ１.３１を介してデータとして装置表示部１.１９に表示され、必要に応じて、画像処理基板１.２０に送られる。ここで平均化処理等の画像の演算処理がなされる。設計データ入力部１.１８から取り込まれた設計データ１.３９と比較が画像比較基板１.２１で、スムージングを含む引き算や割り算などの演算を行い新たなデータとして出力基板１.２２により出力され、表示装置１.３０に表示可能である。あるいは、領域指定，パターン情報，材料などをパターン生成部１.２４から参照画像を生成して画像比較解析基板１.２５で検査画像との差分を演算する方法もある。これらの結果は必要に応じてロット情報とともにデータベース１.２３に格納される。

ＡＰＣデータ生成基板１.２６でデータに応じたＡＰＣデータが生成されて、工場のネットワーク１.２８に連結されたＡＰＣコントローラ１.２９を介してＡＰＣサーバ１.２７に格納される。同様に工場のネットワーク１.２８に連結されたファブコントローラ１.３２によって、他の製造装置１.３３例えば露光装置に連動しており、ＡＰＣサーバ１.２７に格納されていたレシピを、製造装置１.３３に送付して露光条件を変化させたレシピが自動生成される。

図２は、パターン検査装置１.４１を核としたＡＰＣシステムと製造方法の一例をホトリソグラフィープロセスについて示したものである。一般的なホトリソグラフィープロセスでは、レジスト塗布装置１.３５，露光装置１.３６，現像装置１.３７，パターンの寸法検査を行う測長装置１.３８，レジストスリミングなどのエッチング前処理装置１.４０等の装置で順次処理して次の工程に流す。ここで、それぞれの装置のパラメータや固有の特性ばらつきがパターンばらつきに影響する。本発明ではパターン検査装置１.４１を用いて、参照画像１.４３と検査画像１.４２と比較して差画像１.４４をとり、ホトレジストパターンのばらつきを定量化して、ばらつき分布１.４５を出力する。また、設計データ１.３９を設計ＤＢ１.３４および設計データ入力部１.１８からパターン検査装置１.４１に入力して参照画像１.４３を作成して、検査画像１.４２と比較して差画像１.４４をとり、ばらつき分布１.４５を出力する。定量化したばらつき分布１.４５を用いて、ネットワーク１.２８に連結されたＡＰＣサーバ１.２７およびＡＰＣコントローラ１.２９を介して、それぞれの製造装置（例えば露光装置１.３６）の製造条件（例えば、露光量，フォーカス）にＦＦ／ＦＢをかけるものである。

図３は、検査画像１.４２と参照画像１.４３より差画像１.４４を抽出する方法である。対象ウェハのショットサイズや配置等のショット情報検査エリア情報等を入力して、パターン検査装置１.４１を用いて試料１.６のパターン検査を実行する。下記の方法で得た参照画像１.４３と検査画像１.４２を取り込み画像処理基板１.２０で差画像１.４４を計算する。ここでは差画像１.４４の求め方を検査画像１.４２と参照画像１.４３の単純な引算による方法を示したが、他に検査画像１.４２を参照画像１.４３で割算する方法も可能である。

図４に差画像１.４４の定量化の一例を示す。画像をある間隔の平面メッシュ状に分割して大きさＦ（Ｘ）と個数Ｘをもとめる。横軸に大きさＦ（Ｘ）、縦軸Ｘに度数をとりヒストグラフや累積度数分布を作成する。これによってばらつきイメージを明確化できる。例えばヒストグラムにおいて分布が正規分布に近ければ、一般的な製造ばらつきの重ね合わせ結果とわかる。一方ピークが２本現れるような分布を示すとなんらかの特定の不良要因（パターン依存や場所依存など）が内在していることになる。また、このばらつきを数値化するとすれば、ヒストグラムを積分化することによって得られる。すなわちΣＦ（Ｘ）・Ｘ＝∫Ｆ（Ｘ）ｄＸとなり、この数値の大小でばらつきの大小，プロセスの出来栄えの指標となる。ほかにヒストグラムを正規分布曲線にフィッティング，累積分布の傾きからσを求めることも可能である。

図５に参照画像１.４３の生成例を示す。任意の同等パターンの検査画像１.４２を複数枚、パターン検査装置１.４１で取り込みこれらを画像処理基板１.２０で平均して参照画像１.４３とする。また、対象製品・工程の設計データを利用する場合には、設計データ入力部１.１８から設計データあるいはマスクデータを読み取り、自動または手動で参照画像１.４３を生成する。これらの参照画像１.４３から検査画像１.４２を比較して差画像１.４４を生成できる。

図６は、設計データ１.３９から参照画像１.４３生成する方法である。パターン検査装置１.４１において、倍率，ショット内座標と領域等のパラメータを指定して、設計データ１.３９を設計データ入力部１.１８から入力して、画像処理基板１.２０で理想的な参照画像１.４３を生成する。

図７は、パターン検査装置１.４１を用いたホトマスク作成時の光学近接効果補正（ＯＰＣ）のフィードバック適用例である。任意の設計データをもとに石英基板等にホトマスクを作成する。このマスクを用いて、図２に代表されるようなプロセスで、露光，感光，現像してシリコン基板上にホトトレジストパターンを得る。パターン検査装置１.４１で検査して１.４２を得る。ここでの参照画像１.４３は図６で示した設計データから作成した参照画像１.４３である。差画像１.４４を得てＯＰＣの適正化を行う。たとえばＯＰＣ補正前の検査結果から特異的なピークをもつばらつき分布１.４５を得る。このピークの座標は、（ｘ１，ｙ１）〜（ｘｎ，ｙｎ）である。これを補正するためにマスクデータの対応する座標のパターンを修正する。本発明を使うことによってホトマスクの作り直し回数が低減でき、生産性が大幅に改善できる。

図８は、露光条件適正化フィードバックへの適用例である。図２のホトレジストパターン形成工程において、シリコン基板上にレジスト塗布，露光，現像を行い、レジストパターンを形成する。パターン検査装置１.４１を用いて、検査画像１.４２と参照画像１.４３を比較して差画像１.４４をとる。この差画像１.４４からばらつき分布１.４５をだし、プロセス条件をかえながら、パターン検査装置１.４１を用いて、検査画像１.４２と参照画像１.４３を比較して再び差画像１.４４をとり、ばらつき分布１.４５を算出する。このばらつき分布１.４５が目標規格内となるまで繰り返すことによって露光条件を適正化できる。

図９は、露光条件とばらつきの相関を示したものである。縦軸にはフォーカス量、横軸は露光量をとってそれぞれのマトリックスで分布を算出したものである。それぞれ条件を４水準ずつ設定して、一枚のシリコン基板内でショット毎に露光条件を変えて、露光，現像してホトレジストパターンを形成して、パターン検査装置１.４１を用いて、ばらつき分布１.４５を算出した。最良なものは、ばらつき分布１.５６であり正規分布に近い、次に良好なのは分布１.５７、最悪なものは分布１.５８となり非常にばらつきが大きい。適正な露光条件として１.５６を与える露光条件ｅ３，フォーカス条件ｆ₃となり、これらの条件で露光すれば、プロセスが多少変動しても、安定したパターン形成が可能となり、歩留が向上する。

図１０は、パターン検査フロー例である。パターン検査装置１.４１にウェハをロードして、検査対象となる領域の原点，サイズ，座標，倍率等を指定する。検査領域のＳＥＭ画像（検査画像）１.４２を複数枚撮影して検査画像として取り込む。設計データ使用しない場合には、例えば図５に示されるような方法で検査画像１.４２を平均化して参照画像１.４３を作成する。検査画像１.４２の一枚と参照画像１.４３を選択する。差画像１.４４のノイズを低減するために必要に応じて閾値を設定してから定量化を行い、図４のばらつき分布１.４５やばらつきを出力する。さらに別座標に移動してこれを繰り返す。終了後ウェハをパターン検査装置１.４１からアンロードする。一方設計データ使用時には、図６に示すように、設計データ１.３９をロードして参照画像１.４３を生成して、検査画像１.４２と比較して差画像１.４４を生成し同様にばらつき分布１.４５やばらつきを出力する。

図１１は、差画像分布のウェハ１.４６面内分布計測例である。近年の製造装置はほとんどがウェハ一枚ずつ処理する枚葉処理装置であるためウェハ内の均一性が歩留に大きく影響する。したがって歩留を向上するためにはウェハ１.４６内でのばらつきをモニタしてプロセス条件を見直してばらつきを低減する必要がある。このためパターン検査装置１.４１を用いてウェハ１.４６内でのばらつきを算出する。あるショット１.４７を指定して、検査画像１.４２参照画像１.４３から差画像１.４４を求めて、分布１.４５を算出する。別ショット１.４７１に移動して同様に分布１.４５を算出して、表示・出力する。上記の繰り返しによってウェハ内分布をモニタすることが可能となる。このモニタ結果をもとにウェハ面内均一性を向上するようにプロセス条件を見直すことによって歩留が向上できる。

図１２は、差画像分布のショット１.４７面内分布計測例である。歩留まりを向上するためにショット１.４７内でのバラつきを低減する必要がある。複数サブショット１.４８が１ショット１.４７内に収められていることがおおく、露光時のショット１.４７のゆがみ（例えば、水平，垂直方向のずれや回転方向のずれである。）によりサブショット１.４８がずれる可能性がある。このためパターン検査装置１.４１を用いてショット１.４７内でのばらつきを算出する。あるサブショット１.４８を指定して、同様に検査画像１.４２参照画像１.４３から差画像１.４４を求めて、ばらつき分布１.４５を算出する。別サブショット１.４８に移動して同様にばらつき分布１.４５を算出して、表示出力することによりショット１.４７内でのばらつきをモニタできる。このモニタ結果から露光時のショットのゆがみを補正することによってゆがみの少ないサブショット１.４８が形成できて、結果として歩留が向上できる。

図１３は、差画像分布のローカルエリア１.４９内のばらつき分布計測例である。サブショット１.４８内に、特にロジック製品では、パターン密度，パターンサイズやパターンピッチを異にする多様な繰り返しパターンや孤立パターンが存在して、露光特性によりばらつきが拡大して歩留に影響する。歩留を向上するためにサブショット１.４８内でのローカルばらつきを低減する必要がある。また、半導体集積回路のキーとなるパターンが存在し、このパターンが半導体回路の動作スピードなどの特性を決める場合がある。このときには他のパターンに比べてばらつきを優先的に低減しなければならない。このためパターン検査装置１.４１を用いてサブショット１.４８内でのローカルばらつきを算出する。あるローカルエリア１.４９を指定して、同様に検査画像１.４２、参照画像１.４３から差画像１.４４を求めて、分布１.４５を算出する。別ローカルエリアに移動して同様にばらつき分布１.４５を算出して、表示出力することによりサブショット１.４８内でのローカルエリア内でのばらつき分布１.４５を算出できる。このローカルエリア内のモニタ結果をもとにエリア内均一性を向上するようにプロセス条件を見直すことによって、特性が安定して歩留が向上する。

図１４は、露光機の縦横露光特性の評価方法である。設計データ１.５０およびマスクデータ１.５１から、回転合同の縦パターン１.５２および横パターン１.５３をシリコン基板上に塗布したレジストを露光・現像してホトレジストパターンを形成する。このとき露光機のビームの走査方向に起因する縦横特性よりパターン差が生じることが知られている。たとえば、パターン検査装置１.４１を用いてパターン１.５２および１.５３に対する複数の検査画像を取り込み、一方の画像、例えば横パターン１.５３の検査画像のみを、９０度回転させて回転画像１.５４を得、参照画像１.５２と回転画像１.５４の差画像１.５５を算出する。この方法で露光装置の縦横露光特性を定量的に評価できる。この縦横間ばらつきのモニタ結果をもとに、縦横間の均一性を向上するように露光プロセス条件を見直すことによって、歩留が向上する。

図１５は、ホトリソグラフィープロセスＱＣフローである。ホトリソグラフィープロセスに異常がないかどうか工程内で定期的に実施するＱＣ方法を示すものである。シリコン基板にホトレジストを塗布して、ホトマスクを用いて露光，現像，寸法測定後，パターン検査装置１.４１を用いて検査画像１.４２，参照画像１.４３から差画像１.４４を求めてパターンのばらつき分布１.４５を算出する。このばらつき分布１.４５やばらつき値に規格を設けておき、規格を外れるときには装置の着工を停止する。

図１６は、ホトリソグラフィー条件適正化フローである。適正なプロセス条件を決めるためのフローである。あらかじめ露光装置での露光条件（Ｅ１〜Ｅｎ），現像装置での現像条件（Ｄ１〜Ｄｎ）を準備しておく。露光装置にホトマスクをロードして、塗布装置を用いてシリコン基板にホトレジストを塗布後、露光条件Ｅ１，現像条件Ｄ１で処理して寸法検査して、パターン検査装置１.４１を用いて検査画像１.４２，参照画像１.４３から差画像１.４４を求めてばらつきを出力して適正かどうかの判定をおこない、ＮＧの場合には露光条件Ｅ２，現像条件Ｄ２に変更し、同様にパターン検査装置１.４１を用いて検査画像１.４２，参照画像１.４３から差画像１.４４からばらつき分布１.４５を出力する。

図１７は、パターン検査装置１.４１を核としたホトリソグラフィープロセスＡＰＣフローである。ロットよりウェハ１枚先行させて、シリコン基板上にホトレジストを塗布して、露光，現像，寸法測定後，パターン検査装置１.４１を用いて検査画像１.４２，参照画像１.４３から差画像１.４４を求めてばらつき分布１.４５やばらつきを算出する。これらは、データとしてＡＰＣコントローラ１.２９に送られ必要に応じてＡＰＣレシピを選択したり書き換えたりする。ばらつきＡＰＣ制御実行の場合はＡＰＣコントローラ１.２９からＡＰＣレシピをダウンロードして露光条件，現像条件などを再設定して次のウェハのプロセス処理を行う。次のウェハもパターン検査装置１.４１を用いて検査画像１.４２参照画像１.４３から差画像１.４４を求めてばらつき分布１.４５やばらつきを算出する。これらもＡＰＣコントローラ１.２９およびＡＰＣサーバ１.２７へ転送され蓄積されＡＰＣレシピを書き換えることも可能である。

１.１ 電子源
１.２ カラム
１.３ 電子線
１.４ エネルギフィルタ
１.５ 電磁レンズ
１.６，１.４６ ウェハ
１.７ 静電チャック
１.８ ウェハステージ
１.９ Ｘ軸移動ステージ
１.１０ Ｙ軸移動ステージ
１.１１ 真空計
１.１２ 検出器
１.１３ 電子源コントローラ
１.１４ 検出器制御部
１.１５ 真空計コントローラ
１.１６ ステージコントローラ
１.１７ 静電チャックコントローラ
１.１８ 設計データ入力部
１.１９ 装置表示部
１.２０ 画像処理基板
１.２１ 画像比較基板
１.２２ 出力基板
１.２３ データベース
１.２４ パターン生成部
１.２５ 画像比較解析基板
１.２６ ＡＰＣデータ出力基板
１.２７ ＡＰＣサーバ
１.２８ ネットワーク
１.２９ ＡＰＣコントローラ
１.３０ 表示装置
１.３１ ＳＥＭコントローラ
１.３２ ファブコントローラ
１.３３ 製造装置
１.３４ 設計データベース
１.３５ レジスト塗布装置
１.３６ 露光装置
１.３７ 現像装置
１.３８ 測長装置
１.３９，１.５０ 設計データ
１.４０ エッチング前処理装置
１.４１ パターン検査装置
１.４２ 検査画像
１.４３ 参照画像
１.４４，１.５５ 差画像
１.４５ ばらつき分布
１.４７ ショット
１.４８ サブショット
１.４９ ローカルエリア
１.５１ マスクデータ
１.５２ 縦パターン
１.５３ 横パターン
１.５４ 回転画像
１.５６ 最良のばらつき分布
１.５７ ２番目に良好なばらつき分布
１.５８ 最悪のばらつき分布

Claims (10)

1. 半導体集積回路製造装置で処理される半導体ウェハを検査して、当該検査の結果に基づき前記製造装置の動作条件を調整する半導体集積回路の製造方法において、
   ＳＥＭ式外観検査装置の出力結果を用いて前記半導体ウェハ上に形成されるパターン形状のばらつきを統計的に算出し、
   当該ばらつきが最小化されるように前記動作条件を制御する半導体集積回路の製造方法。
2. 請求項１に記載の半導体集積回路の製造方法において、
   前記製造装置が、ホトリソグラフィー装置であり、
   前記動作条件として、ホトリソグラフィープロセスでの露光条件，塗布条件，現像条件，ベーク条件のいずれかを制御することを特徴とする半導体集積回路の製造方法。
3. 請求項１に記載の半導体集積回路の製造方法において、
   前記半導体ウェハ上に形成されたチップ内または任意の局所エリア内におけるパターン形状のばらつきを定量化し、
   当該定量化された結果をもとに、ばらつきが最小化する様にホトリソグラフィープロセスでの露光条件を調整する半導体集積回路の製造方法。
4. 請求項１に記載の半導体集積回路の製造方法において、
   前記半導体ウェハは、複数の層が積層された半導体ウェハであって、
   前記パターン形状のばらつきを前記複数の層から取得することを特徴とする半導体集積回路の製造方法。
5. 請求項１に記載の半導体集積回路の製造方法において、
   複数の重ね合わせパターンについて、複数層の画像パターンを任意角度回転して比較して、それらの差画像を作成してずれ量・回転量を定量化することを特徴とする半導体集積回路の製造方法。
6. 請求項５に記載の半導体集積回路の製造方法において、
   ホトリソグラフィープロセスにおける露光機のずれ量・回転量等の露光特性等を評価判定することを特徴とする半導体集積回路の製造方法。
7. 請求項１に記載の半導体集積回路の製造方法において、
   回転相似の複数のパターンについて、複数の画像パターンを任意角度回転して比較して、それらの差画像を作成することを特徴とする半導体集積回路の製造方法。
8. 請求項１に記載の半導体集積回路の製造方法において、
   ホトリソグラフィープロセスにおけるダブルパターニング法の第１層と第２層のパターン合わせを適正化することを特徴とする半導体集積回路の製造方法。
9. 請求項１に記載の半導体集積回路の製造方法において、
   ホトリソグラフィープロセスにおける反射防止膜Anti Reflect Coat（ＡＲＣ）等多層膜プロセスでのパターン評価を行うことを特徴とする半導体集積回路の製造方法。
10. 請求項１に記載の半導体集積回路の製造方法において、
    半導体集積回路製造における電気的特性向上および歩留向上のためのエッチング，洗浄，イオン打込み，ＣＭＰ，成膜，熱処理プロセス等の条件を最適化することを特徴とする半導体集積回路の製造方法。

Images