CN107785316A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN107785316A
CN107785316A CN201610755917.1A CN201610755917A CN107785316A CN 107785316 A CN107785316 A CN 107785316A CN 201610755917 A CN201610755917 A CN 201610755917A CN 107785316 A CN107785316 A CN 107785316A
Authority
CN
China
Prior art keywords
fin
isolation structure
protective layer
forming
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610755917.1A
Other languages
English (en)
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610755917.1A priority Critical patent/CN107785316A/zh
Publication of CN107785316A publication Critical patent/CN107785316A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种半导体结构的形成方法，包括：形成衬底，所述衬底上具有多个第一鳍部和多个第二鳍部；形成位于第一隔离结构和第二隔离结构；形成保护层，形成所述保护层的步骤中，工艺温度低于780摄氏度；回刻所述第二隔离结构，露出所述第一鳍部和所述第二鳍部的部分侧壁表面。本发明技术方案在形成位于所述第一隔离结构上保护层的步骤中，工艺温度低于780摄氏度。形成所述保护层的工艺温度较低，能够有效降低所述保护层形成工艺对所述半导体结构的影响，减少半导体结构受损的可能，有利于提高所形成半导体结构的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
随着半导体器件尺寸的不断缩小，相邻鳍部之间的距离随之减小，形成位于相邻鳍部之间隔离层的工艺难度增大，从而影响了所形成鳍式场效应晶体管的性能。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，以改善鳍式场效应晶体管的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
形成衬底，形成衬底，所述衬底上具有多个第一鳍部和多个第二鳍部，所述第二鳍部位于所述第一鳍部的延伸方向上，且沿垂直延伸方向，所述多个第一鳍部相互平行，所述多个第二鳍部相互平行；形成位于所述第一鳍部和所述第二鳍部之间的第一隔离结构，以及位于所述相邻第一鳍部之间和相邻所述第二鳍部之间的第二隔离结构；形成位于所述第一隔离结构上的保护层，形成所述保护层的步骤中，工艺温度低于780摄氏度；回刻所述第二隔离结构，露出所述第一鳍部和所述第二鳍部的部分侧壁表面。
可选的，形成所述保护层的步骤包括：通过化学气相沉积或原子层沉积的方式形成所述保护层。
可选的，形成所述保护层的步骤中，工艺温度在300摄氏度到450摄氏度范围内。
可选的，形成所述保护层的步骤中，形成所述保护层的材料与所述第二隔离结构的材料不同；回刻所述第二隔离结构的过程中，对所述第二隔离结构的刻蚀速率大于对所述保护层的刻蚀速率。
可选的，形成所述保护层的步骤中，垂直衬底表面方向上，所述保护层的尺寸在到范围内。
可选的，形成所述第二隔离结构的步骤中，所述第二隔离结构的材料为氧化硅；形成所述保护层的步骤中，所述保护层的材料为氮化硅。
可选的，形成所述保护层的步骤包括：形成具有开口的掩膜层，所述掩膜层覆盖所述第一鳍部、所述第二鳍部以及所述第二隔离结构的顶部表面，所述开口位于所述第一隔离结构上；在所述开口内形成保护层；去除所述掩膜层。
可选的，形成所述掩膜层的步骤中，所述掩膜层的材料包括非晶硅。
可选的，形成所述掩膜层的步骤包括：形成掩膜材料层，所述掩膜材料层覆盖所述第一鳍部、所述第二鳍部以及所述第一隔离结构和所述第二隔离结构的顶部表面；在所述掩膜材料层内形成开口，所述开口位于所述第一隔离结构上方。
可选的，形成掩膜材料层的步骤中，垂直衬底表面的方向上，所述掩膜层的尺寸在到范围内。
可选的，形成所述掩膜材料层步骤中，工艺温度在300摄氏度到500摄氏度范围内。
可选的，在所述开口内形成保护层的步骤中，垂直衬底表面的方向上，所述开口的尺寸在到范围内。
可选的，在所述开口内形成保护层的步骤包括：形成保护材料层，所述保护材料层填充所述开口并覆盖所述掩膜层的表面；对所述保护材料层进行平坦化处理直至露出所述掩膜层，形成位于所述开口内的所述保护层。
可选的，回刻所述第二隔离结构之后，所述形成方法还包括：去除所述保护层。
可选的，去除所述保护层的步骤包括：通过湿法刻蚀的方式去除所述保护层。
可选的，形成所述第一隔离结构和所述第二隔离结构之后，形成所述掩膜层之前，所述形成方法还包括：形成缓冲层，所述缓冲层覆盖所述第一鳍部、所述第二鳍部以及所述第一隔离结构和所述第二隔离结构的顶部表面；形成掩膜层的步骤中，所述开口底部露出覆盖所述第一隔离结构的所述缓冲层；去除所述掩膜层的步骤包括：去除所述掩膜层，露出覆盖所述第二隔离结构的所述缓冲层；回刻所述第二隔离结构的步骤包括：回刻所述第二隔离结构的过程中，去除所述第一鳍部和所述第二鳍部顶部的缓冲层，露出所述第一鳍部和所述第二鳍部的顶部表面。
可选的，形成所述缓冲层的步骤中，所述缓冲层的材料为氧化硅。
可选的，形成所述缓冲层的步骤中，工艺温度在300摄氏度到500摄氏度范围内。
可选的，形成所述第一隔离结构和所述第二隔离结构之后，形成掩膜层之前，所述形成方法还包括：对所述第一鳍部和所述第二鳍部进行离子注入，在所述第一鳍部和所述第二鳍部内形成阱区。
可选的，形成所述第一隔离结构和所述第二隔离结构的步骤中，所述第一隔离结构和所述第二隔离结构材料相同。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案在形成位于所述第一隔离结构上保护层的步骤中，工艺温度低于780摄氏度。形成所述保护层的工艺温度较低，能够有效降低所述保护层形成工艺对所述半导体结构的影响，减少半导体结构受损的可能，有利于提高所形成半导体结构的性能。
本发明可选方案中，采用不同材料形成所述保护层和所述第二隔离结构，并且在回刻所述第二隔离结构的过程中，对所述第二隔离结构的刻蚀速率大于对所述保护层的刻蚀速率。所以本发明技术方案能够减小所形成保护层在垂直衬底表面方向上的尺寸，能够减小形成所述保护层过程中掩膜层内开口在垂直衬底表面方向上的尺寸，有利于减小所述开口的深宽比，有利于避免使用高深宽比工艺，避免高深宽比工艺中加热工艺对半导体结构的影响，有利于提高所形成半导体结构的性能。
附图说明
图1至图7是一种半导体结构形成方法各个步骤对应剖面结构示意图。
图8至图17是本发明半导体结构形成方法一实施例各个步骤所对应的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术中的鳍式场效应晶体管存在性能问题。现结合鳍式场效应晶体管的形成过程分析其性能问题的原因：
随着半导体器件尺寸的缩小，晶体管的尺寸的缩小，相邻鳍式场效应晶体管之间的距离也随之缩小。相邻鳍式场效应晶体管的应力层容易出现相连(merge)的现象，从而引起相邻鳍式场效应晶体管源区和漏区之间的桥接。为了防止相邻鳍式场效应晶体管源区和漏区之间的桥接，现有技术引入了单扩散隔断(Single diffusion break，SDB)结构。
参考图1至图7，示出了一种半导体结构形成方法各个步骤对应剖面结构示意图。
参考图1和图2，其中图2是图1中沿AA方向的剖面结构示意图。
如图1和图2所示，形成衬底10，所述衬底10上具有多个相互平行的第一鳍部11a和多个相互平行的第二鳍部11b，所述第二鳍部11b位于所述第一鳍部11a的延伸方向上；所述第一鳍部11a和所述第二鳍部11b之间具有第一隔离结构12a，相邻所述第一鳍部11a和相邻所述第二鳍部12b之间具有第二隔离结构12b，所述第一隔离结构12a和所述第二隔离结构12b的顶部表面与所述第一鳍部11a和所述第二鳍部11b顶部表面齐平。
参考图3，对所述第一鳍部11a和所述第二鳍部11b进行离子注入，在所述第一鳍部11a和所述第二鳍部11b内形成阱区11c。
参考图4，形成具有开口14的停止层13，所述停止层13覆盖所述第一鳍部11a、所述第二鳍部11b以及所述第二隔离结构12b的顶部表面，所述开口14底部露出所述第一隔离结构11a。
参考图5，在所述开口14内形成牺牲层15，所述牺牲层15的顶部表面与所述停止层13顶部表面齐平。
参考图6，去除所述停止层13(如图5所示)，露出所述第二隔离结构12b。
参考图7，回刻所述第二隔离结构12b，露出所述第一鳍部11a和所述第二鳍部11b的部分侧壁表面；回刻所述第二隔离结构12b的过程中，减薄所述牺牲层15。
结合参考图4至图7，由于所述牺牲层15在回刻所述第二隔离结构12b的过程中减薄，因此为了保证所述第一隔离结构12a在回刻所述第二隔离结构12b的过程中不受损伤，所述牺牲层15需要具有相当的厚度。在垂直衬底10表面方向上，所述牺牲层15的尺寸在以上。
在垂直衬底10表面方向上，所述牺牲层15的尺寸与所述开口14的尺寸相关。也就是说，所述开口14在垂直衬底10表面方向上的尺寸较大，因此所述开口14具有较大的深宽比。
为了实现所述牺牲层15对所述开口14的充分填充，所述牺牲层15往往通过高深宽比工艺(High Aspect Ratio Process,HARP)形成。高深宽比工艺过程中需要进行退火处理20，退火温度在1000℃到1050℃范围内，而且退火时间在15分钟到30分钟范围内。长时间、高温度的退火处理20，会使形成阱区11c中的掺杂离子发生扩散，从而影响了阱区11c的电隔离性能，引起所形成鳍式场效应晶体管性能退化。
为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：
形成衬底，所述衬底上具有多个相互平行的第一鳍部和多个相互平行的第二鳍部，所述第二鳍部位于所述第一鳍部的延伸方向上；形成位于所述第一鳍部和所述第二鳍部之间的第一隔离结构，以及位于所述相邻第一鳍部之间和相邻所述第二鳍部之间的第二隔离结构；形成位于所述第一隔离结构上的保护层，形成所述保护层的步骤中，工艺温度低于780摄氏度；回刻所述第二隔离结构，露出所述第一鳍部和所述第二鳍部的部分侧壁表面。
本发明技术方案在形成位于所述第一隔离结构上保护层的步骤中，工艺温度低于780摄氏度。形成所述保护层的工艺温度较低，能够有效降低所述保护层形成工艺对所述半导体结构的影响，减少半导体结构受损的可能，有利于提高所形成半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图8至图17，示出了本发明半导体结构形成方法一实施例各个步骤所对应的剖面结构示意图。
参考图8和图9，其中图9是图8中沿BB线的剖面结构示意图。
形成衬底100，所述衬底100上具有多个相互平行的第一鳍部111和多个相互平行的第二鳍部112，所述第二鳍部112位于所述第一鳍部111的延伸方向上。
所述衬底100用于提供半导体工艺的操作平台，所述第一鳍部111和所述第二鳍部112用于构成鳍式场效应晶体管。
形成所述衬底100以及所述第一鳍部111和所述第二鳍部112的步骤包括：提供基底；在所述基底表面形成鳍部图形层；以所述鳍部图形层为掩膜，刻蚀所述基底，形成所述衬底100以及所述第一鳍部111和所述第二鳍部112。
所述基底用于提供工艺操作平台，还用于刻蚀形成所述第一鳍部111和所述第二鳍部112。本实施例中，所述基底的材料为单晶硅。所以所述衬底100和所述初始鳍部111的材料也为单晶硅。
在本发明其他实施例中，所述基底的材料还可以选自多晶硅、非晶硅或者锗、镓砷或硅锗化合物等其他半导体材料。此外，所述基底还可以选择具有外延层或外延层上硅结构。具体的，所述基底可以包括衬底以及位于所述衬底表明的半导体层。所述半导体层可以采用选择性外延沉积工艺形成于所述衬底表面。所述衬底可以为硅衬底、锗硅衬底、碳硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III－V族化合物衬底，例如氮化镓衬底或砷化镓衬底等；所述半导体层的材料可以为硅、锗、锗硅或碳硅等。所述衬底和所述半导体层的材料选择不受限制，能够选取适宜于工艺需求或易于集成的衬底以及适宜于形成鳍部的材料。而且所述半导体层的厚度能够通过外延工艺的控制，从而精确控制所形成初始鳍部的高度。
所述鳍部图形层用于定义所述第一鳍部111和所述第二鳍部112的尺寸和位置。形成所述鳍部图形层的步骤包括：在所述基底表面形成鳍部图形材料层；在所述鳍部图形材料层表面形成图形层；以所述图形层为掩膜，刻蚀所述鳍部图形材料层至露出所述基底表面，以形成所述鳍部图形层。具体的，所述鳍部图形层的材料为氮化硅。
本实施例中，所述图形层为图形化的光刻胶层，可以通过涂布工艺和光刻工艺形成。在本发明其他实施例中，所述第一图形还可以为多重图形化掩膜工艺所形成的掩膜，以缩小所形成第一鳍部和第二鳍部的特征尺寸，以及第一鳍部和第二鳍部之间的距离，进而提高所形成半导体结构的集成度。具体的，所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-alignedTriple Patterned)工艺、或自对准四重图形化(Self-aligned Double DoublePatterned，SaDDP)工艺。
需要说明的是，本实施例中，通过一次刻蚀，形成所述衬底100和所述第一鳍部111和所述第二鳍部112的做法仅为一示例。本发明其他实施例中，也可以通过对所述基底进行第一刻蚀形成衬底和初始鳍部；再对所述初始鳍部进行第二刻蚀，形成第一鳍部和第二鳍部。
继续参考图9，形成位于所述第一鳍部111和所述第二鳍部112之间的第一隔离结构121，以及位于所述相邻第一鳍部111之间和相邻所述第二鳍部112之间的第二隔离结构122。
需要说明的是，为了对所述衬底100以及所述第一鳍部111和所述第二鳍部112表面损伤或凹凸不平进行修复，以改善所形成半导体结构的性能，本实施例中，在形成所述衬底100以及所述第一鳍部111和所述第二鳍部112之后，所述形成方法还包括：在所述衬底100以及所述第一鳍部111和所述第二鳍部112的表面形成内衬氧化层(Liner Oxide)(图中未示出)。此外，所述内衬氧化层还可以圆滑所述衬底10以及所述第一鳍部111和所述第二鳍部112表面的尖角，并充当后续膜层与所述衬底100以及所述第一鳍部111和所述第二鳍部112之间的缓冲层，以减小晶格失配。
所述第一隔离结构121用于实现所述第一鳍部111和所述第二鳍部112之间的电隔离；所述第二隔离结构122用于实现相邻所述第一鳍部111之间以及相邻所述第二鳍部112之间的电隔离。所述第一隔离结构121和所述第二隔离结构122的材料可以选自氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电系数小于2.5)。
本实施例中，所述第一隔离结构121和所述第二隔离结构122的材料相同，同为氧化硅。
本实施例中，所述第一隔离结构121和所述第二隔离结构122可以同时形成。具体的，所述第一隔离结构121和所述第二隔离结构122的步骤包括：形成隔离材料层，所述隔离材料层填充于所述第一鳍部111和所述第二鳍部112之间，还填充于所述第一鳍部111和所述第二鳍部112与所述衬底100上其他半导体结构之间，且所述隔离材料层的顶部表面高于所述第一鳍部111和所述第二鳍部112的顶部表面；对所述隔离材料层进行平坦化处理直至露出所述第一鳍部111和所述第二鳍部112的顶部表面。
随着半导体结构密度的提高，所述第一鳍部111和所述第二鳍部112之间的距离以及所述第一鳍部111和所述第二鳍部112与其他半导体结构之间的距离相应缩小，使得所述第一鳍部111和所述第二鳍部112之间沟槽的深宽比增大，所述第一鳍部111和所述第二鳍部112与其他半导体结构之间沟槽的深宽比增大。为了使所述隔离材料层能实现充分填充，所述隔离材料层可以采用流体化学气相沉积(Flowable Chemical Vapor Deposition,FCVD)方式形成。
对所述隔离材料层进行平坦化处理的步骤中，可以采用化学机械研磨的工艺进行所述平坦化处理。需要说明的是，本实施例中，所述平坦化处理还去所述第一鳍部111和所述第二鳍部112上的鳍部图形层，以露出所述第一鳍部111和所述第二鳍部112的顶部表面。
需要说明的是，如图10所示，形成所述第一鳍部111和所述第二鳍部112之后，所述形成方法还包括：对所述第一鳍部111和所述第二鳍部112进行离子注入，在所述第一鳍部111和所述第二鳍部112内形成阱区113。
所述离子注入用于定义所形成半导体结构中的有源区，降低所形成鳍式场效应晶体管的导通电阻。
具体的，当所形成的半导体结构为P型晶体管时，向所述第一鳍部111和所述第二鳍部112注入P型离子，例如硼离子，所述阱区113为P型阱区；当所形成半导体结构为N型晶体管时，向所述第一鳍部111和所述第二鳍部112注入N型离子，例如磷离子，所述阱区113为N型阱区。
参考图11至图15，形成位于所述第一隔离结构121上的保护层140，形成所述保护层140的步骤中，工艺温度低于780摄氏度。
所述保护层140用于后续工艺过程中保护所述第一隔离结构121，避免所述第一隔离结构121受到损伤。
具体的，所形成的半导体结构为鳍式场效应晶体管，所以后续需对所述第二隔离结构122进行刻蚀，以露出所述第一鳍部111和所述第二鳍部112的侧壁。所述保护层140用于在回刻所述第二隔离结构122的过程中保护所述第一隔离结构121。
形成所述保护层140的步骤中，工艺温度低于780摄氏度。较低的工艺温度能够有效降低形成保护层140的半导体工艺对半导体结构的影响，避免所述衬底100上已形成半导体结构受损。
本实施例中，较低温度的保护层140形成工艺，能够有效避免阱区113内的掺杂离子发生扩散而引起的注入剂量流失或者阱区113电隔离性能降低等问题，减少半导体工艺对半导体结构的影响，提高所形成半导体结构的性能。
具体的，形成所述保护层140的步骤包括，通过化学气相沉积或原子层沉积的方式形成所述保护层140。而且形成所述保护层140的步骤中，工艺温度在300摄氏度到450摄氏度范围内。
此外，需要说明的是，本实施例中，形成所述保护层140的步骤中，形成所述保护层140的材料与所述第二隔离结构122的材料不同；回刻所述第二隔离结构122的过程中，对所述第二隔离结构122的刻蚀速率大于对所述保护层140的刻蚀速率。也就是说，形成所述保护层140的步骤中，采用回刻所述第二隔离结构140的过程刻蚀速率更小的材料形成所述保护层140。
回刻所述第二隔离结构122的过程刻蚀速率更小的材料形成所述保护层140的做法，有利于减小垂直衬底100表面方向上所述保护层140的尺寸，有利于减小形成所述保护层140的难度。
具体的，本实施例中，所述第二隔离结构122的材料为氧化硅；所以形成所述保护层140的步骤中，所述保护层140的材料为氮化硅。氮化硅材料的致密度大于氧化硅材料。所以氮化硅材料的保护层140在回刻所述第二隔离结构122的过程刻蚀速率更小，有利于减小所形成保护层140在垂直衬底100方向上的尺寸。
需要说明的是，垂直衬底100表面方向上，所述保护层140的尺寸如果太小，则难以在后续工艺中起到保护所述第二第一隔离结构121的作用；如果所述保护层140的尺寸太大，则会引起材料浪费、增加工艺难度的问题。本实施例中，形成所述保护层140的步骤中，垂直衬底100表面方向上，所述保护层140的尺寸在到范围内。
具体的，形成所述保护层140的步骤包括：
参考图11和图12，形成具有开口133的掩膜层132，所述掩膜层132覆盖所述第一鳍部111、所述第二鳍部112以及所述第二隔离结构122的顶部表面，所述开口133位于所述第一隔离结构121上。
所述掩膜层132用于围成所述开口133，以定义后续所形成保护层的位置和尺寸。此外，所述掩膜层132还在后续化学机械研磨的过程中起指示停止的作用。本实施例中，所述掩膜层132的材料为非晶硅。
垂直衬底100表面方向上，如果所述掩膜层132的尺寸太大，会造成所形成开口133的深度过大，所述开口133的深宽比过大，不利于所述开口133的填充；如果所述掩膜层132的尺寸太小，则所形成开口133的深度过小，在所述开133内形成的保护层140的厚度太小，会影响所述保护层140的保护功能。所以，本实施例中，垂直衬底100表面方向上，所述掩膜层132的尺寸在到范围内。
具体的，形成所述掩膜层132的步骤包括：
如图11所示，形成掩膜材料层132a，所述掩膜材料层132a覆盖所述第一鳍部111、所述第二鳍部112以及所述第一隔离结构121和所述第二隔离结构122的顶部表面。
具体的，所述掩膜材料层132a为非晶硅层，可以通过炉管的方式形成。具体的，形成所述掩膜掩膜材料层132a步骤中，采用低温炉管的方式形成所述掩膜材料层132a。所以形成所述掩膜材料层132a的步骤中，工艺温度在300摄氏度到500摄氏度。
形成所述掩膜材料层132a过程中，较低的工艺温度，能够有效降低形成工艺对半导体结构的影响。本实施例中，较低的工艺温度，能够降低形成工艺使阱区113掺杂离子扩散的可能，提高阱区113性质，有利于提高所形成半导体结构的性能。
需要说明的是，本实施例中，在形成所述第一隔离结构121和所述第二隔离结构122之后，形成所述掩膜层132之前，所述形成方法还包括：形成缓冲层131，所述缓冲层131覆盖所述第一鳍部111、所述第二鳍部112以及所述第一隔离结构121和所述第二隔离结构122的顶部表面。
所述缓冲层131用于改善所述第一鳍部111、所述第二鳍部112以及所述第二隔离结构122与所述掩膜层132之间的晶格失配问题。此外，所述缓冲层131还用于作为后续去除所述掩膜层132的刻蚀停止层。
本实施例中，所述缓冲层131的材料包括氧化硅，可以通过炉管的方式形成。具体的，所述缓冲层131通过低温炉管的方式形成，所以形成所述缓冲层131的步骤中，工艺温度在300摄氏度到500摄氏度范围内。
形成所述缓冲层131过程中，较低的工艺温度，能够有效降低形成工艺对半导体结构的影响。本实施例中，较低的工艺温度，能够降低形成工艺使阱区113掺杂离子扩散的可能，提高阱区113性质，有利于提高所形成半导体结构的性能。
需要说明的是，如果所述缓冲层131的厚度太小，则难以有效实现所述第一鳍部111、所述第二鳍部112以及所述第二隔离结构122与所述掩膜层132之间的缓冲，改善晶格失配问题；如果所述缓冲层131的厚度太大，容易造成材料浪费、提高工艺难度的问题，还会对后续形成保护层的保护功能造成影响。所以，本实施例中，所述缓冲层131的厚度在到范围内。
参考图12，在所述掩膜材料层132a内形成开口133，所述开口133位于所述第一隔离结构121上方。
本实施例中，所述掩膜材料层132a为非晶硅层，所以所述开口133可以通过干法刻蚀的方式去除所述第一隔离结构121上方的部分所述掩膜材料层132a而形成。
需要说明的是，本实施例中，所述第一隔离层121上还形成有缓冲层131，所以形成所述掩膜层132的步骤中，所述开口133的底部露出覆盖所述第一隔离结构121的缓冲层131。
在垂直衬底100表面方向上，所述开口133的尺寸如果太大，所述开口133的深宽比较大，不利于降低填充所述开口133的工艺难度；在垂直衬底表面方向上，所述开口133的尺寸如果太小，则后续在所述开口内形成的保护层尺寸太小，会影响保护层的保护功能。具体的，本实施例中，在所述开口内形成保护层的步骤中，垂直衬底100表面的方向上，所述开口133的尺寸在到范围内。
垂直衬底100表面的方向上，较小的开口133尺寸，有利于减小所述开口133的深宽比，减小填充所述开口133的工艺难度，避免使用高深宽比工艺，有利于避免高深宽比工艺过程中加热工艺对半导体结构的性质造成影响，有利于提高所形成半导体结构的性质。
形成所述掩膜层132后，参考图13和图14，在所述开口133(如图12所示)内形成保护层140。
具体的，在所述开口133内形成所述保护层140的步骤包括：
如图11所示，形成保护材料层140a，所述保护材料层140a填充所述开口133并覆盖所述掩膜层132的表面。
所述保护材料层140a用于形成所述保护层140。所以本实施例中，所述保护材料层140a的材料为氮化硅，可以通过化学气相沉积、物理气相沉积或原子层沉积等膜层沉积工艺形成。
需要说明的是，本实施例中，形成所述保护材料层140a的步骤中，工艺温度在300摄氏度到450摄氏度范围内。较低温度的保护材料层140a形成工艺，能够有效避免阱区113内的掺杂离子发生扩散而引起的注入剂量流失或者阱区113电隔离性能降低等问题，减少半导体工艺对半导体结构的影响，提高所形成半导体结构的性能。
之后，如图14所示，对所述保护材料层140a进行平坦化处理直至露出所述掩膜层132，形成位于所述开口133(如图12所示)内的所述保护层140。
本实施例中，所述保护材料层140a的材料为氮化硅，也就是说，所述保护层140的材料为氮化硅。而且所述第二隔离结构的材料为氧化硅。氮化硅材料的致密度大于所述氧化硅材料的致密度，后续回刻所述第二隔离结构122的工艺对所述保护层140的刻蚀速率小于对所述第二隔离结构122的刻蚀速率。
所以垂直衬底100表面方向上，所述保护层140的尺寸较小，形成所述保护材料层140a，填充所述开口133的工艺难度较小，无需使用高深宽比工艺，避免了在形成所述保护层140的过程中进行高温度、长时间的退火处理，从而避免了退火工艺过程中，阱区113内掺杂离子的扩散，降低了所述退火工艺对所述阱区113电隔离性能的影响，改善了所形成鳍式场效应晶体管的性能。
所述平坦化处理用于去除所述掩膜层132上的保护材料层140a，从而使所形成的保护层140的顶部表面与所述掩膜层132的顶部表面齐平。具体的，所述平坦化处理可以通过化学机械研磨的方式实现。
形成所述保护层140之后，参考图15，去除所述掩膜层132(如图12所示)。
去除所述掩膜层132的步骤用于为后续对所述第二隔离结构122进行回刻提供工艺表面。
具体的，本实施例中，所述第一鳍部111、所述第二鳍部112以及所述第一隔离结构121和所述第二隔离结构122与所述掩膜层132之间还具有缓冲层131。所以去除所述掩膜层132步骤包括：去除所述掩膜层132，露出覆盖所述第二隔离结构122的所述缓冲层131。
本实施例中，所述掩膜层132的材料为非晶硅。因此去除所述掩膜层132的步骤包括：通过干法刻蚀的方式去除所述掩膜层132。
具体的，通过干法刻蚀的方式去除所述掩膜层132的过程中，所采用的工艺参数为：工艺气体流量分别为O2流量在50sccm到300sccm范围内，CH3F流量在100sccm到500sccm；He流量在50sccm到400sccm范围内；工艺温度在20℃到80℃范围内；刻蚀时间在5s到100s范围内。
参考图16，回刻所述第二隔离结构122，露出所述第一鳍部111和所述第二鳍部112的部分侧壁表面。
由于所述保护层140的材料为氮化硅，所述第二隔离结构122的材料为氧化硅，所以回刻所述第二隔离结构122的工艺对所述第二隔离结构122的刻蚀速率大于对所述保护层140的刻蚀速率。
具体的，所述半导体结构为鳍式场效应晶体管，所以回刻所述第二隔离结构122，露出所述第一鳍部111和所述第二鳍部112的部分侧壁表面，从而使后续所形成的栅极结构能够覆盖所述第一鳍部111和所述第二鳍部112侧壁的部分表面。
需要说明的是，后续所形成的栅极结构还覆盖所述第一鳍部111和所述第二鳍部112顶部的部分表面，所以回刻所述第二隔离结构122的过程中，去除所述第一鳍部111和所述第二鳍部112顶部的缓冲层131，露出所述第一鳍部111和所述第二鳍部112的顶部表面。
此外，所述半导体结构包括单扩散隔断结构，后续需在所述第一隔离结构121上形成伪栅结构，以防止所述第一鳍部111和所述第二鳍部112内所形成的源区和漏区出现桥接现象。所以如图17，本实施例中，在回刻所述第二隔离结构122之后，所述形成方法还包括：去除所述保护层140，露出所述第一鳍部111和所述第二鳍部112的顶部表面。
本实施例中，所述保护层140的材料为氮化硅，所以去除所述保护层140的步骤包括，通过湿法刻蚀的方式去除所述保护层140。具体的，所述保护层140可以通过热磷酸刻蚀的方式去除。
此外，本实施例中，所述保护层140与所述第一隔离结构121之间还形成有缓冲层131，所述缓冲层131的材料与所述第一隔离结构121的材料相同，为氧化物。所以去除所述保护层140后，露出所述缓冲层131。
综上，本发明技术方案在形成位于所述第一隔离结构上保护层的步骤中，工艺温度低于780摄氏度。形成所述保护层的工艺温度较低，能够有效降低所述保护层形成工艺对所述半导体结构的影响，减少半导体结构受损的可能，有利于提高所形成半导体结构的性能。此外本发明可选方案中，采用不同材料形成所述保护层和所述第二隔离结构，并且在回刻所述第二隔离结构的过程中，对所述第二隔离结构的刻蚀速率大于对所述保护层的刻蚀速率。所以本发明技术方案能够减小所形成保护层在垂直衬底表面方向上的尺寸，能够减小形成所述保护层过程中掩膜层内开口在垂直衬底表面方向上的尺寸，有利于减小所述开口的深宽比，有利于避免使用高深宽比工艺，避免高深宽比工艺中加热工艺对半导体结构的影响，有利于提高所形成半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
形成衬底，所述衬底上具有多个第一鳍部和多个第二鳍部，所述第二鳍部位于所述第一鳍部的延伸方向上，且沿垂直延伸方向，所述多个第一鳍部相互平行，所述多个第二鳍部相互平行；
形成位于所述第一鳍部和所述第二鳍部之间的第一隔离结构，以及位于所述相邻第一鳍部之间和相邻所述第二鳍部之间的第二隔离结构；
形成位于所述第一隔离结构上的保护层，形成所述保护层的步骤中，工艺温度低于780摄氏度；
回刻所述第二隔离结构，露出所述第一鳍部和所述第二鳍部的部分侧壁表面。
2.如权利要求1所述的形成方法，其特征在于，形成所述保护层的步骤包括：
通过化学气相沉积或原子层沉积的方式形成所述保护层。
3.如权利要求1所述的形成方法，其特征在于，形成所述保护层的步骤中，
工艺温度在300摄氏度到450摄氏度范围内。
4.如权利要求1所述的形成方法，其特征在于，形成所述保护层的步骤中，
形成所述保护层的材料与所述第二隔离结构的材料不同；
回刻所述第二隔离结构的过程中，对所述第二隔离结构的刻蚀速率大于对所述保护层的刻蚀速率。
5.如权利要求4所述的形成方法，其特征在于，形成所述保护层的步骤中，
垂直衬底表面方向上，所述保护层的尺寸在到范围内。
6.如权利要求4所述的形成方法，其特征在于，形成所述第二隔离结构的步骤中，所述第二隔离结构的材料为氧化硅；
形成所述保护层的步骤中，所述保护层的材料为氮化硅。
7.如权利要求1所述的形成方法，其特征在于，形成所述保护层的步骤包括：
形成具有开口的掩膜层，所述掩膜层覆盖所述第一鳍部、所述第二鳍部以及所述第二隔离结构的顶部表面，所述开口位于所述第一隔离结构上；
在所述开口内形成保护层；
去除所述掩膜层。
8.如权利要求7所述的形成方法，其特征在于，形成所述掩膜层的步骤中，
所述掩膜层的材料包括非晶硅。
9.如权利要求7所述的形成方法，其特征在于，形成所述掩膜层的步骤包括：
形成掩膜材料层，所述掩膜材料层覆盖所述第一鳍部、所述第二鳍部以及所述第一隔离结构和所述第二隔离结构的顶部表面；
在所述掩膜材料层内形成开口，所述开口位于所述第一隔离结构上方。
10.如权利要求9所述的形成方法，其特征在于，形成掩膜材料层的步骤中，
垂直衬底表面的方向上，所述掩膜层的尺寸在到范围内。
11.如权利要求9所述的形成方法，其特征在于，形成所述掩膜材料层步骤中，
工艺温度在300摄氏度到500摄氏度范围内。
12.如权利要求7所述的形成方法，其特征在于，在所述开口内形成保护层的步骤中，垂直衬底表面的方向上，所述开口的尺寸在到范围内。
13.如权利要求7所述的形成方法，其特征在于，在所述开口内形成保护层的步骤包括：
形成保护材料层，所述保护材料层填充所述开口并覆盖所述掩膜层的表面；
对所述保护材料层进行平坦化处理直至露出所述掩膜层，形成位于所述开口内的所述保护层。
14.如权利要求1所述的形成方法，其特征在于，回刻所述第二隔离结构之后，
所述形成方法还包括：去除所述保护层。
15.如权利要求14所述的形成方法，其特征在于，去除所述保护层的步骤包括：
通过湿法刻蚀的方式去除所述保护层。
16.如权利要求7所述的形成方法，其特征在于，形成所述第一隔离结构和所述第二隔离结构之后，形成所述掩膜层之前，所述形成方法还包括：形成缓冲层，所述缓冲层覆盖所述第一鳍部、所述第二鳍部以及所述第一隔离结构和所述第二隔离结构的顶部表面；
形成掩膜层的步骤中，所述开口底部露出覆盖所述第一隔离结构的所述缓冲层；
去除所述掩膜层的步骤包括：去除所述掩膜层，露出覆盖所述第二隔离结构的所述缓冲层；
回刻所述第二隔离结构的步骤包括：回刻所述第二隔离结构的过程中，去除所述第一鳍部和所述第二鳍部顶部的缓冲层，露出所述第一鳍部和所述第二鳍部的顶部表面。
17.如权利要求16所述的形成方法，其特征在于，形成所述缓冲层的步骤中，所述缓冲层的材料为氧化硅。
18.如权利要求17所述的形成方法，其特征在于，形成所述缓冲层的步骤中，工艺温度在300摄氏度到500摄氏度范围内。
19.如权利要求1所述的形成方法，其特征在于，形成所述第一隔离结构和所述第二隔离结构之后，形成掩膜层之前，所述形成方法还包括：对所述第一鳍部和所述第二鳍部进行离子注入，在所述第一鳍部和所述第二鳍部内形成阱区。
20.如权利要求1所述的形成方法，其特征在于，形成所述第一隔离结构和所述第二隔离结构的步骤中，所述第一隔离结构和所述第二隔离结构材料相同。
CN201610755917.1A 2016-08-29 2016-08-29 半导体结构的形成方法 Pending CN107785316A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610755917.1A CN107785316A (zh) 2016-08-29 2016-08-29 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610755917.1A CN107785316A (zh) 2016-08-29 2016-08-29 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN107785316A true CN107785316A (zh) 2018-03-09

Family

ID=61449909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610755917.1A Pending CN107785316A (zh) 2016-08-29 2016-08-29 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN107785316A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591364A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577278A (zh) * 2008-05-06 2009-11-11 台湾积体电路制造股份有限公司 半导体结构及其形成方法
US20150162247A1 (en) * 2013-12-11 2015-06-11 Samsung Electronics Co., Ltd. Semiconductor device, electronic device including the same and manufacturing methods thereof
US9123773B1 (en) * 2014-08-15 2015-09-01 Globalfoundries Inc. T-shaped single diffusion barrier with single mask approach process flow
CN105097523A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US20160079125A1 (en) * 2014-09-11 2016-03-17 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US9368496B1 (en) * 2015-01-30 2016-06-14 Globalfoundries Inc. Method for uniform recess depth and fill in single diffusion break for fin-type process and resulting devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577278A (zh) * 2008-05-06 2009-11-11 台湾积体电路制造股份有限公司 半导体结构及其形成方法
US20150162247A1 (en) * 2013-12-11 2015-06-11 Samsung Electronics Co., Ltd. Semiconductor device, electronic device including the same and manufacturing methods thereof
CN105097523A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US9123773B1 (en) * 2014-08-15 2015-09-01 Globalfoundries Inc. T-shaped single diffusion barrier with single mask approach process flow
US20160079125A1 (en) * 2014-09-11 2016-03-17 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US9368496B1 (en) * 2015-01-30 2016-06-14 Globalfoundries Inc. Method for uniform recess depth and fill in single diffusion break for fin-type process and resulting devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591364A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107591364B (zh) * 2016-07-07 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US10937894B2 (en) Structure of a fin field effect transistor (FinFET)
US10037924B2 (en) Fin-FET device and fabrication method thereof
KR101372603B1 (ko) 핀 전계 효과 트랜지스터의 게이트 스택
CN103137624A (zh) 高栅极密度器件和方法
CN104051266A (zh) 用于鳍式场效应晶体管的鳍形状及其形成方法
CN108511523B (zh) 半导体结构及其形成方法
CN107045980B (zh) 晶体管的形成方法
TWI685108B (zh) 半導體裝置及其製造方法
CN107230727A (zh) 制作半导体元件的方法
CN105551958B (zh) 晶体管的形成方法
TW201916122A (zh) 半導體元件的製造方法
CN106033742A (zh) 半导体结构的形成方法
CN110797262A (zh) 半导体器件及其形成方法
CN106449404B (zh) 半导体结构及其形成方法
CN107768308A (zh) 半导体结构及其形成方法
US7704838B2 (en) Method for forming an independent bottom gate connection for buried interconnection including bottom gate of a planar double gate MOSFET
CN105261566A (zh) 半导体结构的形成方法
CN107492521A (zh) 半导体结构及形成方法
CN107045981B (zh) 半导体结构的形成方法
CN106571298B (zh) 半导体结构的形成方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN107785316A (zh) 半导体结构的形成方法
CN108122762B (zh) 半导体结构及其形成方法
CN106328503A (zh) 半导体结构的形成方法
CN110571193A (zh) 单扩散隔断结构的制造方法和半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180309

RJ01 Rejection of invention patent application after publication