CN114373677A - 半导体结构的制备工艺及半导体结构 - Google Patents

半导体结构的制备工艺及半导体结构 Download PDF

Info

Publication number
CN114373677A
CN114373677A CN202011097098.9A CN202011097098A CN114373677A CN 114373677 A CN114373677 A CN 114373677A CN 202011097098 A CN202011097098 A CN 202011097098A CN 114373677 A CN114373677 A CN 114373677A
Authority
CN
China
Prior art keywords
material layer
silicon
semiconductor structure
nitride
nitrogen source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011097098.9A
Other languages
English (en)
Inventor
许俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011097098.9A priority Critical patent/CN114373677A/zh
Priority to PCT/CN2021/107135 priority patent/WO2022077986A1/zh
Priority to US17/487,779 priority patent/US20220115227A1/en
Publication of CN114373677A publication Critical patent/CN114373677A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提出一种半导体结构的制备工艺及半导体结构，制备工艺包含以下步骤：通入第一硅源，在半导体结构的基底表面沉积形成第一含硅材料层；通入第一氮源，并采用化学气相沉积工艺，在第一含硅材料层表面沉积形成第一氮化材料层；通入第二硅源，在第一氮化材料层表面沉积形成第二含硅材料层；通入第二氮源，并采用等离子体沉积工艺，在第二含硅材料层表面沉积形成第二氮化材料层。本发明采用化学气相沉积与等离子体沉积交替沉积氮化物，在沉积氮化物之前先在导电层表面覆盖含硅材料层，能够进一步避免导电层在之后的沉积氮化物的制程中被氮化。本发明能够避免导电层被氮化，以此制得的半导体结构的薄膜阻值均匀性优良，具有较高的产品良率。

Description

半导体结构的制备工艺及半导体结构
技术领域
本发明涉及半导体结构技术领域，尤其涉及一种半导体结构的制备工艺及半导体结构。
背景技术
目前，在采用例如沉积炉管的沉积设备实现半导体结构的氮化层沉积的现有工艺中，由于炉管的机台特性，其底部的氮源(例如氨气，NH3)浓度较高。并且，由于现有工艺中通常采用等离子体沉积工艺实现氮化层(例如氮化硅，SiN)的沉积，在上述沉积过程中，等离子体使得氨气的活性进一步提高，使得半导体产品，特别是位于炉管底部位置的半导体产品的基底的导电层(例如钨，W)的表面更容易被氮化，从而使得半导体产品的阻值增高，产生薄膜阻值均匀性不良。
发明内容
本发明的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种能够在制程中避免导电层被氮化的半导体结构的制备工艺。
本发明的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种薄膜阻值均匀性优良的半导体结构。
为实现上述目的，本发明采用如下技术方案：
根据本发明的一个方面，提供一种半导体结构的制备工艺；其中，所述半导体结构的制备工艺包含以下步骤：
通入第一硅源，在半导体结构的基底表面沉积形成第一含硅材料层；
通入第一氮源，并采用化学气相沉积工艺，在所述第一含硅材料层表面沉积形成第一氮化材料层；
通入第二硅源，在所述第一氮化材料层表面沉积形成第二含硅材料层；
通入第二氮源，并采用等离子体沉积工艺，在所述第二含硅材料层表面沉积形成第二氮化材料层。
根据本发明的其中一个实施方式，在形成所述第一含硅材料层的步骤中，是经由多个循环周期通入所述第一硅源。
根据本发明的其中一个实施方式，在形成所述第一含硅材料层的步骤中，通入所述第一硅源的循环周期的数量为3个～7个。
根据本发明的其中一个实施方式，所述第一硅源包含二氯硅烷、三氯硅烷、硅烷的其中之一或者其中至少两个的组合物；和/或，所述第二硅源包含二氯硅烷、三氯硅烷、硅烷的其中之一或者其中至少两个的组合物。
根据本发明的其中一个实施方式，所述第一氮源与所述第二氮源相同，所述第二氮源的流量大于所述第一氮源的流量。
根据本发明的其中一个实施方式，所述第一氮源的通入流量为10slm～30slm；和/或，所述第二氮源的通入流量为20slm～50slm。
根据本发明的其中一个实施方式，所述第一氮源包含氨气，所述第二氮源包含氨气。
根据本发明的其中一个实施方式，所述第一氮化材料层的厚度为3nm～15nm。
根据本发明的其中一个实施方式，所述第二氮化材料层的厚度为30nm～40nm。
根据本发明的另一个方面，提供一种半导体结构；其中，所述半导体结构包含基底，所述基底表面设置有金属材料层，所述金属材料层表面依次设置有第一氮化材料层和第二氮化材料层，所述第一氮化材料层通过化学气相沉积工艺沉积形成，所述第二氮化材料层通过等离子体沉积工艺形成。
由上述技术方案可知，本发明提出的半导体结构的制备工艺及半导体结构的优点和积极效果在于：
本发明提出的半导体结构的制备工艺，采用先以化学气相沉积工艺在导电层表面沉积氮化物，再以等离子体沉积工艺沉积氮化物的工艺设计，由于氮源在化学气相沉积过程不会受到等离子体影响而使活性提高，因此能够避免裸露的导电层被氮化。并且，本发明通过在沉积氮化物之前，先在半导体结构的基底的导电层表面覆盖含硅材料层的工艺设计，能够利用覆盖在导电层表面的含硅材料层，使得裸露的导电层能够进一步避免在之后的沉积氮化物的制程中被氮化。因此，本发明提出的半导体结构的制备工艺能够避免导电层被氮化，通过该制备工艺制备的半导体结构的薄膜阻值均匀性优良，具有较高的产品良率。
附图说明
通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标、特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是根据一示例性实施方式示出的一种半导体结构的制备工艺的一步骤中的半导体结构示意图；
图2是根据一示例性实施方式示出的一种半导体结构的制备工艺的另一步骤中的半导体结构示意图；
图3是根据一示例性实施方式示出的一种半导体结构的制备工艺的另一步骤中的半导体结构示意图；
图4是根据一示例性实施方式示出的一种半导体结构的制备工艺的另一步骤中的半导体结构示意图。
附图标记说明如下：
100.基底；
110.衬底；
120.导电层；
130.第一含硅材料层；
141.第一氮化材料层；
142.第二氮化材料层；
210.第一硅源；
220.第一氮源。
具体实施方式
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
在对本发明的不同示例性实施方式的下面描述中，参照附图进行，所述附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中所述的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
参阅图1至图4，其分别代表性地示出了本发明提出的半导体结构的制备工艺的几个步骤中的半导体结构示意图。在该示例性实施方式中，本发明提出的半导体结构的制备工艺，是以利用沉积炉管在半导体结构表面沉积氮化物为例进行说明的。本领域技术人员容易理解的是，为将本发明的相关设计应用于其他类型的工艺中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本发明提出的半导体结构的制备工艺的原理的范围内。
如图1至图4所示，在本实施方式中，本发明提出的半导体结构的制备工艺包含以下步骤：
通入第一硅源210，在半导体结构的基底100表面沉积形成第一含硅材料层130；
通入第一氮源，并采用化学气相沉积工艺，在第一含硅材料层130表面沉积形成第一氮化材料层141；
通入第二硅源，在第一氮化材料层141表面沉积形成第二含硅材料层；
通入第二氮源，并采用等离子体沉积工艺，在第二含硅材料层表面沉积形成第二氮化材料层142。
承上所述，本发明提出的半导体结构的制备工艺，先以化学气相沉积工艺在导电层120表面沉积氮化物，再以等离子体沉积工艺沉积氮化物的工艺设计，由于氮源在化学气相沉积过程不会受到等离子体影响而使活性提高，因此能够避免裸露的导电层120被氮化。并且，本发明在沉积氮化物之前，先在半导体结构的基底100的导电层120表面沉积形成第一含硅材料层130，进一步避免导电层120在之后的沉积氮化物的制程中被氮化。
需说明的是，以上述第一氮源和第二氮源均为氨气(NH3)为例，通过实验验证，这类氮源的在化学气相沉积(例如热化学气相沉积)过程中，其特性表现为低阻态且不会随炉管产生底部产品均匀性不良的现象。据此，本发明在开始沉积氮化物时未开启等离子体而采用化学气相沉积工艺，并在氮化物的后续沉积过程中开启等离子体而采用等离子体沉积工艺，从而能够有效地防止裸露的导电层120被氮化。并且，由于导电层120在未沉积氮化物之前是部分裸露于衬底110，本发明在沉积氮化物之前，先通入二氯硅烷的第一硅源210，而在导电层120表面覆盖第一含硅材料层，据此能够预先阻止后续氮化物沉积工艺中的氮源与导电层120接触，进而避免导电层120被氧化。
如图1所示，其代表性地示出了在上述“形成第一含硅材料层130”的步骤中，半导体结构的示例性结构。具体而言，在该步骤下的半导体结构的基底100包含衬底110(例如硅衬底110，Si)以及导电层120(例如钨，W)，导电层120位于衬底110中，且导电层120部分裸露于衬底110的孔洞中。在此基础上，通入的第一硅源210附着在裸露的导电层120的表面，形成覆盖于导电层120表面的第一含硅材料层130。
可选地，在本实施方式中，对于“形成第一含硅材料层130”的步骤而言，第一硅源210可以通过化学气相沉积法等工艺，沉积在导电层120的表面。
可选地，在本实施方式中，对于“形成第一含硅材料层130”的步骤而言，第一硅源210的通入可以为多个循环周期。在其他实施方式中，第一硅源210的通入亦可为一个循环周期，并不以本实施方式为限。
进一步地，基于第一硅源210的通入为多个循环周期的工艺设计，对于“形成第一含硅材料层130”的步骤而言，在本实施方式中，第一硅源210的通入循环周期的数量可以为3个～7个，例如3个、5个、6个、7个等。在其他实施方式中，当第一硅源210的通入为多个循环周期时，第一硅源210的通入循环周期的数量亦可少于3个，或可大于7个，例如2个、8个等，并不以本实施方式为限。
可选地，在本实施方式中，对于“形成第一含硅材料层130”的步骤而言，第一硅源210可以包含二氯硅烷(dichlorosilane，简称DCS，化学式SiH2Cl2)。在其他实施方式中，亦可采用其他含硅化合物作为第一硅源210，例如三氯硅烷(HCl3Si)、硅烷(SiH4)，亦可为上述含硅化合物的至少两种的组合物，并不以本实施方式为限。
如图2和图3所示，其代表性地示出了在上述“形成第一氮化材料层141”的步骤中，通入第一氮源220时和形成第一氮化材料层141时的半导体结构的示例性结构。具体而言，在该步骤下的半导体结构包含衬底110、导电层120、第一含硅材料层130(图中未示出)和第一氮化材料层141。在此基础上，通入的第一氮源通过化学气相沉积工艺沉积在裸露的导电层120(覆盖有第一含硅材料层130)的表面，形成覆盖于导电层120表面的氮化材料层，为区别于下述的通过等离子体沉积工艺沉积的氮化材料层，定义本步骤中沉积的氮化材料层为第一氮化材料层141。其中，在上述沉积过程中，由于裸露的导电层120表面预先覆盖有第一含硅材料层130，因此能够进一步避免裸露的导电层120由于氮化物的沉积而产生氮化反应。
可选地，在本实施方式中，对于“形成第一氮化材料层141”的步骤而言，第一氮源的通入流量可以为10slm～30slm，例如10slm、15slm、25slm、30slm等。在其他实施方式中，第一氮源的通入流量亦可小于10slm，或可大于30slm，例如8slm、31slm等，并不以本实施方式为限。通过上述设计，相比于现有工艺中氮源的流量通常为45slm左右的工艺方案，本发明通过减少例如氨气的氮源的用量，能够进一步防止导电层120被氧化。
进一步地，基于第一氮源的通入流量为10slm～30slm的工艺设计，在本实施方式中，第一氮源的通入流量可以为24slm。
可选地，在本实施方式中，对于“形成第一氮化材料层141”的步骤而言，第一氮源可以包含氨气(NH3)。在其他实施方式中，亦可采用其他含氮元素的化合物，例如含氮气体等，替代氨气作为第一氮源，并不以本实施方式为限。
可选地，在本实施方式中，对于“形成第一氮化材料层141”的步骤而言，第一氮化材料层141的沉积厚度可以为3nm～15nm，例如3nm、11nm、14nm、15nm等。在其他实施方式中，第一氮化材料层141的沉积厚度亦可大于15nm，例如16nm等，并不以本实施方式为限。
进一步地，如图3所示，在本实施方式中，对于“形成第一氮化材料层141”的步骤而言，对于第一氮化材料层141的位于基底100的沟槽内的部分而言，其沉积厚度可以为3nm～10nm。
在本实施方式中，对于“形成第二含硅材料层”的步骤而言，第二硅源可以通过化学气相沉积法等工艺，沉积在第一氮化材料层141的表面。
可选地，在本实施方式中，对于“形成第二含硅材料层”的步骤而言，第二硅源可以包含二氯硅烷。在其他实施方式中，亦可采用其他含硅化合物作为第二硅源，例如三氯硅烷、硅烷，亦可为上述含硅化合物的至少两种的组合物，并不以本实施方式为限。
如图4所示，其代表性地示出了在上述“形成第二氮化材料层142”的步骤中，半导体结构的示例性结构。具体而言，在该步骤下的半导体结构包含衬底110、导电层120、第一含硅材料层130、第一氮化材料层141和第二含硅材料层(图中未示出)。在此基础上，通入的第二氮源通过等离子体沉积工艺沉积在裸露的导电层120(依次沉积有第一含硅材料层130、第一氮化材料层141和第二含硅材料层)的表面，形成覆盖于导电层120表面的氮化材料层，为区别于上述的通过化学气相沉积工艺沉积的氮化材料层，定义本步骤中沉积的氮化材料层为第二氮化材料层142。
可选地，在本实施方式中，对于“形成第二氮化材料层142”的步骤而言，第二氮源的通入流量可以为20slm～50slm，例如20slm、25slm、40slm、50slm等。在其他实施方式中，第二氮源的通入流量亦可小于20slm，或可大于50slm，例如18slm、31slm等，并不以本实施方式为限。
可选地，在本实施方式中，第二氮源的通入流量可以大于第一氮源220的通入流量。
可选地，在本实施方式中，第一氮源220与第二氮源可以相同。
可选地，在本实施方式中，对于“形成第二氮化材料层142”的步骤而言，第二氮源可以包含氨气(NH3)。在其他实施方式中，亦可采用其他含氮元素的化合物，例如含氮气体等，替代氨气作为第二氮源，并不以本实施方式为限。
可选地，在本实施方式中，对于“形成第二氮化材料层142”的步骤而言，第二氮化材料层142的沉积厚度可以为30nm～40nm，例如30nm、34nm、38nm、40nm等。在其他实施方式中，第二氮化材料层142的沉积厚度亦可小于30nm，或可大于40nm，例如28nm、42nm等，并不以本实施方式为限。
在此应注意，附图中示出而且在本说明书中描述的半导体结构的制备工艺仅仅是能够采用本发明原理的许多种制备工艺中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的制备工艺的任何细节或任何步骤。
基于上述对本发明提出的半导体结构的制备工艺的一示例性实施方式的详细说明，以下将结合图4，对本发明提出的半导体结构的一示例性实施方式进行说明。
如图4所示，在本实施方式中，本发明提出的半导体结构包含基底100。具体而言，基底100表面设置有金属材料层，金属材料层表面依次设置有第一氮化材料层141和第二氮化材料层142。其中，第一氮化材料层141通过化学气相沉积工艺沉积形成，第二氮化材料层142通过等离子体沉积工艺形成。
在此应注意，附图中示出而且在本说明书中描述的半导体结构仅仅是能够采用本发明原理的许多种半导体结构中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的任何细节。
综上所述，本发明提出的半导体结构的制备工艺，采用先以化学气相沉积工艺在导电层表面沉积氮化物，再以等离子体沉积工艺沉积氮化物的工艺设计，由于氮源在化学气相沉积过程不会受到等离子体影响而使活性提高，因此能够避免裸露的导电层被氮化。并且，本发明通过在沉积氮化物之前，先在半导体结构的基底的导电层表面覆盖含硅材料层的工艺设计，能够利用覆盖在导电层表面的含硅材料层，使得裸露的导电层能够进一步避免在之后的沉积氮化物的制程中被氮化。因此，本发明提出的半导体结构的制备工艺能够避免导电层被氮化，通过该制备工艺制备的半导体结构的薄膜阻值均匀性优良，具有较高的产品良率。
以上详细地描述和/或图示了本发明提出的半导体结构的制备工艺及半导体结构的示例性实施方式。但本发明的实施方式不限于这里所描述的特定实施方式，相反，每个实施方式的组成部分和/或步骤可与这里所描述的其它组成部分和/或步骤独立和分开使用。一个实施方式的每个组成部分和/或每个步骤也可与其它实施方式的其它组成部分和/或步骤结合使用。在介绍这里所描述和/或图示的要素/组成部分/等时，用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。此外，权利要求书及说明书中的术语“第一”和“第二”等仅作为标记使用，不是对其对象的数字限制。
虽然已根据不同的特定实施例对本发明提出的半导体结构的制备工艺及半导体结构进行了描述，但本领域技术人员将会认识到可在权利要求的精神和范围内对本发明的实施进行改动。

Claims (10)

1.一种半导体结构的制备工艺，其特征在于，包含以下步骤：
通入第一硅源，在半导体结构的基底表面沉积形成第一含硅材料层；
通入第一氮源，并采用化学气相沉积工艺，在所述第一含硅材料层表面沉积形成第一氮化材料层；
通入第二硅源，在所述第一氮化材料层表面沉积形成第二含硅材料层；
通入第二氮源，并采用等离子体沉积工艺，在所述第二含硅材料层表面沉积形成第二氮化材料层。
2.根据权利要求1所述的半导体结构的制备工艺，其特征在于，在形成所述第一含硅材料层的步骤中，是经由多个循环周期通入所述第一硅源。
3.根据权利要求2所述的半导体结构的制备工艺，其特征在于，在形成所述第一含硅材料层的步骤中，通入所述第一硅源的循环周期的数量为3个～7个。
4.根据权利要求1所述的半导体结构的制备工艺，其特征在于，所述第一硅源包含二氯硅烷、三氯硅烷、硅烷的其中之一或者其中至少两个的组合物；和/或，所述第二硅源包含二氯硅烷、三氯硅烷、硅烷的其中之一或者其中至少两个的组合物。
5.根据权利要求1所述的半导体结构的制备工艺，其特征在于，所述第一氮源与所述第二氮源相同，所述第二氮源的流量大于所述第一氮源的流量。
6.根据权利要求5所述的半导体结构的制备工艺，其特征在于，所述第一氮源的通入流量为10slm～30slm；和/或，所述第二氮源的通入流量为20slm～50slm。
7.根据权利要求5所述的半导体结构的制备工艺，其特征在于，所述第一氮源包含氨气，所述第二氮源包含氨气。
8.根据权利要求1所述的半导体结构的制备工艺，其特征在于，所述第一氮化材料层的厚度为3nm～15nm。
9.根据权利要求1所述的半导体结构的制备工艺，其特征在于，所述第二氮化材料层的厚度为30nm～40nm。
10.一种半导体结构，其特征在于，所述半导体结构包含基底，所述基底表面设置有金属材料层，所述金属材料层表面依次设置有第一氮化材料层和第二氮化材料层，所述第一氮化材料层通过化学气相沉积工艺沉积形成，所述第二氮化材料层通过等离子体沉积工艺形成。
CN202011097098.9A 2020-10-14 2020-10-14 半导体结构的制备工艺及半导体结构 Pending CN114373677A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011097098.9A CN114373677A (zh) 2020-10-14 2020-10-14 半导体结构的制备工艺及半导体结构
PCT/CN2021/107135 WO2022077986A1 (zh) 2020-10-14 2021-07-19 半导体结构的制备工艺及半导体结构
US17/487,779 US20220115227A1 (en) 2020-10-14 2021-09-28 Semiconductor structure preparation process and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011097098.9A CN114373677A (zh) 2020-10-14 2020-10-14 半导体结构的制备工艺及半导体结构

Publications (1)

Publication Number Publication Date
CN114373677A true CN114373677A (zh) 2022-04-19

Family

ID=81138057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011097098.9A Pending CN114373677A (zh) 2020-10-14 2020-10-14 半导体结构的制备工艺及半导体结构

Country Status (2)

Country Link
CN (1) CN114373677A (zh)
WO (1) WO2022077986A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134973A (ja) * 1995-11-07 1997-05-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW411591B (en) * 1999-03-05 2000-11-11 Mosel Vitelic Inc Method of manufacturing silicon oxide/silicon nitride composite alternate structure in integrated circuits
CN101393862B (zh) * 2007-09-20 2011-03-23 中芯国际集成电路制造(上海)有限公司 栅极侧壁层的制造方法及半导体器件的制造方法
CN106356415B (zh) * 2016-12-02 2018-06-29 武汉新芯集成电路制造有限公司 背面金属格栅的制作方法
CN110998790A (zh) * 2017-08-04 2020-04-10 朗姆研究公司 在水平表面上的选择性沉积SiN

Also Published As

Publication number Publication date
WO2022077986A1 (zh) 2022-04-21

Similar Documents

Publication Publication Date Title
US11447864B2 (en) Layer forming method and apparatus
US20210313182A1 (en) Layer forming method
CN109423617B (zh) 通过循环沉积过程在衬底的电介质表面上沉积钼金属膜的方法和相关联的半导体器件结构
US9984868B2 (en) PEALD of films comprising silicon nitride
US20030215570A1 (en) Deposition of silicon nitride
US7208427B2 (en) Precursor compositions and processes for MOCVD of barrier materials in semiconductor manufacturing
US11152205B2 (en) Silicon chalcogenate precursors comprising a chemical formula of si(XR1)nR24-n and methods of forming the silicon chalcogenate precursors
KR20200004426A (ko) 티타늄, 규소 및 질소를 함유하는 다중-영역 확산 장벽
KR100519376B1 (ko) 반도체 소자의 확산 방지막 형성 방법
JP2023528465A (ja) 誘電体選択性改善のためのフッ素を含有しないタングステンの原子層堆積
CN114373677A (zh) 半导体结构的制备工艺及半导体结构
US20230395369A1 (en) Smooth titanium nitride layers and methods of forming the same
US20220115227A1 (en) Semiconductor structure preparation process and semiconductor structure
KR20050002525A (ko) 반도체 소자의 확산방지막 제조방법
US20220216060A1 (en) Conformal and smooth titanium nitride layers and methods of forming the same
TWI700732B (zh) 包括一種原子層沉積順序之方法
US20230279545A1 (en) Process for preparing silicon-rich silicon nitride films
US20220356563A1 (en) Deposition process for molybdenum or tungsten materials
US20230215725A1 (en) Conformal and smooth titanium nitride layers and methods of forming the same
TW202307250A (zh) 以氮化鈦矽為主之保形薄膜及其形成方法
WO2022204663A1 (en) Conformal and smooth titanium nitride layers and methods of forming the same
KR20040059939A (ko) 텅스텐 박막 형성방법
CN117378032A (zh) 保形的氮化钛硅基薄膜及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination