CN110517957A - 一种场氧化层及其形成方法 - Google Patents

一种场氧化层及其形成方法 Download PDF

Info

Publication number
CN110517957A
CN110517957A CN201910853757.8A CN201910853757A CN110517957A CN 110517957 A CN110517957 A CN 110517957A CN 201910853757 A CN201910853757 A CN 201910853757A CN 110517957 A CN110517957 A CN 110517957A
Authority
CN
China
Prior art keywords
layer
hard mask
oxide
forming method
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910853757.8A
Other languages
English (en)
Other versions
CN110517957B (zh
Inventor
刘长振
令海阳
刘宪周
吴亚贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910853757.8A priority Critical patent/CN110517957B/zh
Publication of CN110517957A publication Critical patent/CN110517957A/zh
Application granted granted Critical
Publication of CN110517957B publication Critical patent/CN110517957B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供的一种场氧化层及其形成方法，场氧化层的形成方法包括以下步骤：提供一半导体衬底；在半导体衬底上形成氧化层；在氧化层上硬掩模层和图形化的光刻胶层；以图形化的光刻胶层为掩模，刻蚀硬掩模层，以形成图形化的硬掩模层，并清除光刻胶层；以及以图形化的硬掩模层为掩模，刻蚀氧化层，以形成场氧化层。本发明通过以图形化的所述硬掩模层为掩模，刻蚀所述氧化层，使得所述氧化层与所述半导体衬底之间的夹角α符合要求场氧化层与半导体衬底之间的夹角，即，所述夹角α在40°～60°之间，该夹角使得后续在场氧化层上形成的场板没有出现多晶硅残留的问题，同时还提高了击穿电压，从而提高了半导体器件的电气性能。

Description

一种场氧化层及其形成方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种场氧化层及其形成方法。
背景技术
为了提高器件的静态关断状态及导通状态下的击穿电压，同时降低导通电阻，在LDMOS(Lateral Diffused Medal-Oxide-Semiconductor，横向双扩散金属氧化物半导体)晶体管中普遍采用RESURF(Reduce Surface Field，降低表面电场)的结构，以降低表面电场进而提高击穿电压。在RESURF结构中，在制造横向扩散金属氧化物晶体管(LDMOS)时，需要在半导体衬底上形成场氧化层(Field Oxide，FOX，简称场氧)，所述场氧化层用于隔离半导体器件。
具体请参考图1A～1D，其为现有的场氧化层形成方法的各步骤相应结构的剖面示意图。
如图1A所示，首先，提供半导体衬底10。
如图1B所示，然后，在所述半导体衬底10上形成氧化层11。
如图1C所示，随后，在所述氧化层11上形成图形化的光刻胶层12。
如图1D所示，接着，以所述图形化的光刻胶层12为掩膜，湿法刻蚀所述氧化层11，以形成场氧化层11a，所述场氧化层11a与半导体衬底10具有夹角α。所述场氧化层11a与半导体衬底10的夹角α对于后续的离子注入工艺有重大的影响，所述夹角α太小，LDMOS晶体管的电气特性例如击穿电压存在偏低的问题，所述夹角α太大，在形成场板时会出现多晶硅残留的问题。
目前，为了得到符合要求的场氧化层11a与半导体衬底10之间的夹角，业界尝试了多种方法，例如，改变湿法刻蚀的工艺参数(刻蚀时间或刻蚀温度)，或利用UV固化的方式来处理图案化的光刻胶层，然而，上述方法的效果并不理想。
因此，提供一种可得到符合要求的场氧化层与半导体衬底之间夹角的场氧化层形成方法，是十分必要的。
发明内容
本发明提供一种场氧化层及其形成方法，可得到符合要求场氧化层与半导体衬底之间的夹角，提高半导体器件的电气性能，同时可以降低氧化层结构的形状对后续形成场板的工艺的影响。
为了解决上述技术问题，本发明提供了一种场氧化层的形成方法，所述形成方法包括以下步骤：
提供一半导体衬底；
在所述半导体衬底上形成氧化层；
在所述氧化层上硬掩模层和图形化的光刻胶层；
以图形化的所述光刻胶层为掩模，刻蚀所述硬掩模层，以形成图形化的硬掩模层，并清除所述光刻胶层；以及
以图形化的所述硬掩模层为掩模，刻蚀所述氧化层，以形成场氧化层，并清除所述硬掩模层。
可选的，在所述氧化层上硬掩模层和图形化的光刻胶层包括以下步骤：
利用低压化学气相沉积的方式在所述氧化层上形成硬掩模层；
通过涂覆、曝光、显影工艺图形化处理所述光刻胶层，以形成图形化的光刻胶层，其中，图形化的光刻胶层在后续形成的场氧化层上方以外的位置上形成开口。
进一步的，所述硬掩模层的厚度为
更进一步的，以图形化的所述光刻胶层为掩模，通过干法刻蚀工艺刻蚀所述硬掩模层，以形成图形化的硬掩模层。
更进一步的，以图形化的所述硬掩模层为掩模，刻蚀所述氧化层，以形成场氧化层，并清除所述硬掩模层包括以下步骤：
以图形化的所述硬掩模层为掩模，通过干法刻蚀工艺刻蚀部分厚度的所述氧化层；
以图形化的所述硬掩模层为掩模，通过湿法刻蚀工艺刻蚀剩余部分厚度的所述氧化层，以形成场氧化层；以及
清除所述硬掩模层。
更进一步的，所述氧化层的厚度为
更进一步的，利用低压化学气相沉积的方式在半导体衬底上形成所述氧化层。
更进一步的，在所述半导体衬底上还形成有垫底氧化层，所述垫底氧化层位于所述半导体衬底与所述氧化层之间。
更进一步的，所述垫底氧化层的材料包括二氧化硅，其厚度为
另一方面，本发明还提供了一种场氧化层，由上述形成方法制备而成。
与现有技术相比存在以下有益效果：
本发明提供的一种场氧化层及其形成方法，所述场氧化层的形成方法包括以下步骤：提供一半导体衬底；在所述半导体衬底上形成氧化层；在所述氧化层上硬掩模层和图形化的光刻胶层；以图形化的所述光刻胶层为掩模，刻蚀所述硬掩模层，以形成图形化的硬掩模层，并清除所述光刻胶层；以及以图形化的所述硬掩模层为掩模，刻蚀所述氧化层，以形成场氧化层。本发明通过以图形化的所述硬掩模层为掩模，刻蚀所述氧化层，使得所述氧化层与所述半导体衬底之间的夹角α符合要求场氧化层与半导体衬底之间的夹角，即，所述夹角α在40°～60°之间，该夹角使得后续在场氧化层上形成的场板没有出现多晶硅残留的问题，同时还提高了击穿电压，从而提高了半导体器件的电气性能。
附图说明
图1A～1D为现有场氧化层形成方法的各步骤相应结构的剖面示意图；
图2为本发明实施例所提供的场氧化层形成方法的流程图；
图3A～3E为本发明实施例所提供的场氧化层形成方法的各步骤相应结构的剖面示意图。
附图标记说明：
图1A-1D中：
10-半导体衬底；11-氧化层；12-图形化的光刻胶层；11a-场氧化层；α-夹角；
图3A～3E中：
100-半导体衬底；
200-氧化层；200’-场氧化层；
300-硬掩模层；
400-光刻胶层。
具体实施方式
本发明的核心思想在于，提供了一种场氧化层及其形成方法，所述场氧化层的形成方法包括以下步骤：提供一半导体衬底；在所述半导体衬底上形成氧化层；在所述氧化层上硬掩模层和图形化的光刻胶层；以图形化的所述光刻胶层为掩模，刻蚀所述硬掩模层，以形成图形化的硬掩模层，并清除所述光刻胶层；以及以图形化的所述硬掩模层为掩模，刻蚀所述氧化层，以形成场氧化层。本发明通过以图形化的所述硬掩模层为掩模，刻蚀所述氧化层，使得所述氧化层与所述半导体衬底之间的夹角α符合要求场氧化层与半导体衬底之间的夹角，即，所述夹角α在40°～60°之间，该夹角使得后续在场氧化层上形成的场板没有出现多晶硅残留的问题，同时还提高了击穿电压，从而提高了半导体器件的电气性能。
以下将对本发明的一种场氧化层及其形成方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例所提供的一种场氧化层的形成方法，图2为本实施例所提供的场氧化层形成方法的流程图。如图2所示，所述形成方法包括以下步骤：
步骤S10：提供一半导体衬底；
步骤S20：在所述半导体衬底上形成氧化层；
步骤S30：在所述氧化层上硬掩模层和图形化的光刻胶层；
步骤S40：以图形化的所述光刻胶层为掩模，刻蚀所述硬掩模层，以形成图形化的硬掩模层，并清除所述光刻胶层；以及
步骤S50：以图形化的所述硬掩模层为掩模，刻蚀所述氧化层，以形成场氧化层，并清除所述硬掩模层。
下面结合图2以及图3A～3E对本实施例所公开的一种场氧化层的形成方法进行更详细的介绍。
如图3A所示，首先执行步骤S10，提供一半导体衬底100。所述半导体衬底100可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述半导体衬底100例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。此外，所述半导体衬底100上可以被定义有源区。为了简化，此处仅以一空白来表示所述半导体衬底100。在所述半导体衬底100中形成有第一阱区(图中未示出)和第二阱区(图中未示出)，所述第一阱区和第二阱区水平的形成在所述半导体衬底100的表面以下。其中第一阱区具有第一掺杂类型(N型或P型)，第二阱区具有第二掺杂类型(P型或N型)。作为示例，当第一掺杂类型为N型时，第二掺杂类型为P型；反之，当第一掺杂类型为P型时，第二掺杂类型为N型。第一阱区和第二阱区相邻设置。
如图3B所示，接着执行步骤S20，在所述半导体衬底100上形成氧化层200。在本实施例中，可利用低压化学气相沉积(LPCVD)的方式在半导体衬底100上形成氧化层200。可以理解的是，在本发明的其它实施例中，也可利用常压化学气相沉积或炉管热氧化的方式形成氧化层200。
在所述半导体衬底100上例如是还形成有垫底氧化层(图中未示出)，所述垫底氧化层位于所述半导体衬底100与所述氧化层200之间。所述垫底氧化层的材料例如是二氧化硅，其厚度例如是
其中，所述氧化层200的厚度例如是当然，本发明的氧化层200的厚度并不局限于此，也可根据实际的器件需要，相应调整氧化层200的厚度。
如图3C所示，接着执行步骤S30，在所述氧化层200上硬掩模层300和图形化的光刻胶层400。
本步骤具体包括：首先，可利用低压化学气相沉积(LPCVD)的方式在所述氧化层200上形成硬掩模层300，所述硬掩模层300的材料例如是氮氧化硅(SiON)，所述硬掩模层300的厚度例如是接着，通过涂覆、曝光、显影等工艺图形化处理所述光刻胶层400，以形成图形化的光刻胶层400。图形化的所述光刻胶层400在后续形成的场氧化层上方以外的位置上形成开口。
如图3D所示，接着执行步骤S40，以图形化的所述光刻胶层400为掩模，刻蚀所述硬掩模层300，以形成图形化的硬掩模层300，并清除所述光刻胶层400。本步骤具体包括以下步骤：以图形化的所述光刻胶层400为掩模，通过干法刻蚀工艺刻蚀所述硬掩模层300，以形成图形化的硬掩模层300。此时，图形化的硬掩模层300在在后续形成的场氧化层上方以外的位置上形成开口。
如图3E所示，接着执行步骤S50，以图形化的所述硬掩模层300为掩模，刻蚀所述氧化层200，以形成场氧化层200’，并清除所述硬掩模层300。
本步骤具体包括以下步骤：
首先，以图形化的所述硬掩模层300为掩模，通过干法刻蚀工艺刻蚀部分厚度的所述氧化层200，经过干法刻蚀工艺的刻蚀，使得所述氧化层200已刻蚀部分与所述半导体衬底100之间的夹角α为直角或近似于直角。
接着，以图形化的所述硬掩模层300为掩模，通过湿法刻蚀工艺刻蚀剩余部分厚度的所述氧化层200，以形成场氧化层200’。由于湿法刻蚀工艺的刻蚀，使得所述氧化层200与所述半导体衬底100之间的夹角α符合要求场氧化层与半导体衬底之间的夹角，即，所述夹角α在40°～60°之间，该夹角使得后续在场氧化层上形成的场板没有出现多晶硅残留的问题，同时还提高了击穿电压，从而提高了半导体器件的电气性能。
接着，清除所述硬掩模层300，以得到场氧化层200’。
本实施例还提供了一种场氧化层200’，由上述形成方法制备而成。
综上可知，本发明提供的一种场氧化层及其形成方法，所述场氧化层的形成方法包括以下步骤：提供一半导体衬底；在所述半导体衬底上形成氧化层；在所述氧化层上硬掩模层和图形化的光刻胶层；以图形化的所述光刻胶层为掩模，刻蚀所述硬掩模层，以形成图形化的硬掩模层，并清除所述光刻胶层；以及以图形化的所述硬掩模层为掩模，刻蚀所述氧化层，以形成场氧化层。本发明通过以图形化的所述硬掩模层为掩模，刻蚀所述氧化层，使得所述氧化层与所述半导体衬底之间的夹角α符合要求场氧化层与半导体衬底之间的夹角，即，所述夹角α在40°～60°之间，该夹角使得后续在场氧化层上形成的场板没有出现多晶硅残留的问题，同时还提高了击穿电压，从而提高了半导体器件的电气性能。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种场氧化层的形成方法，其特征在于，包括以下步骤：
提供一半导体衬底；
在所述半导体衬底上形成氧化层；
在所述氧化层上硬掩模层和图形化的光刻胶层；
以图形化的所述光刻胶层为掩模，刻蚀所述硬掩模层，以形成图形化的硬掩模层，并清除所述光刻胶层；以及
以图形化的所述硬掩模层为掩模，刻蚀所述氧化层，以形成场氧化层，并清除所述硬掩模层。
2.如权利要求1所述的形成方法，其特征在于，在所述氧化层上硬掩模层和图形化的光刻胶层包括以下步骤：
利用低压化学气相沉积的方式在所述氧化层上形成硬掩模层；
通过涂覆、曝光、显影工艺图形化处理所述光刻胶层，以形成图形化的光刻胶层，其中，图形化的光刻胶层在后续形成的场氧化层上方以外的位置上形成开口。
3.如权利要求2所述的形成方法，其特征在于，所述硬掩模层的厚度为
4.如权利要求3所述的形成方法，其特征在于，以图形化的所述光刻胶层为掩模，通过干法刻蚀工艺刻蚀所述硬掩模层，以形成图形化的硬掩模层。
5.如权利要求4所述的形成方法，其特征在于，以图形化的所述硬掩模层为掩模，刻蚀所述氧化层，以形成场氧化层，并清除所述硬掩模层包括以下步骤：
以图形化的所述硬掩模层为掩模，通过干法刻蚀工艺刻蚀部分厚度的所述氧化层；
以图形化的所述硬掩模层为掩模，通过湿法刻蚀工艺刻蚀剩余部分厚度的所述氧化层，以形成场氧化层；以及
清除所述硬掩模层。
6.如权利要求5所述的形成方法，其特征在于，所述氧化层的厚度为
7.如权利要求6所述的形成方法，其特征在于，利用低压化学气相沉积的方式在半导体衬底上形成所述氧化层。
8.如权利要求7所述的形成方法，其特征在于，在所述半导体衬底上还形成有垫底氧化层，所述垫底氧化层位于所述半导体衬底与所述氧化层之间。
9.如权利要求8所述的形成方法，其特征在于，所述垫底氧化层的材料包括二氧化硅，其厚度为
10.一种场氧化层，其特征在于，由权利要求1-9所述的形成方法制备而成。
CN201910853757.8A 2019-09-10 2019-09-10 一种场氧化层及其形成方法 Active CN110517957B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910853757.8A CN110517957B (zh) 2019-09-10 2019-09-10 一种场氧化层及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910853757.8A CN110517957B (zh) 2019-09-10 2019-09-10 一种场氧化层及其形成方法

Publications (2)

Publication Number Publication Date
CN110517957A true CN110517957A (zh) 2019-11-29
CN110517957B CN110517957B (zh) 2021-07-16

Family

ID=68630501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910853757.8A Active CN110517957B (zh) 2019-09-10 2019-09-10 一种场氧化层及其形成方法

Country Status (1)

Country Link
CN (1) CN110517957B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403279A (zh) * 2020-04-29 2020-07-10 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN111584361A (zh) * 2020-05-26 2020-08-25 上海华虹宏力半导体制造有限公司 一种半导体器件的形成方法
CN111620297A (zh) * 2020-05-27 2020-09-04 瑞声声学科技(深圳)有限公司 一种深腔刻蚀方法
CN114551224A (zh) * 2022-04-28 2022-05-27 广州粤芯半导体技术有限公司 半导体器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1336573A (zh) * 2000-08-02 2002-02-20 联华电子股份有限公司 光刻蚀刻制作工艺
CN101969027A (zh) * 2010-08-11 2011-02-09 上海宏力半导体制造有限公司 场氧化层形成方法
CN102087989A (zh) * 2009-12-02 2011-06-08 无锡华润上华半导体有限公司 浅沟槽隔离结构的制造方法
CN103824769A (zh) * 2012-11-19 2014-05-28 上海华虹宏力半导体制造有限公司 一种有效控制功率器件终端场氧化层角度的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1336573A (zh) * 2000-08-02 2002-02-20 联华电子股份有限公司 光刻蚀刻制作工艺
CN102087989A (zh) * 2009-12-02 2011-06-08 无锡华润上华半导体有限公司 浅沟槽隔离结构的制造方法
CN101969027A (zh) * 2010-08-11 2011-02-09 上海宏力半导体制造有限公司 场氧化层形成方法
CN103824769A (zh) * 2012-11-19 2014-05-28 上海华虹宏力半导体制造有限公司 一种有效控制功率器件终端场氧化层角度的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403279A (zh) * 2020-04-29 2020-07-10 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN111403279B (zh) * 2020-04-29 2023-03-28 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN111584361A (zh) * 2020-05-26 2020-08-25 上海华虹宏力半导体制造有限公司 一种半导体器件的形成方法
CN111620297A (zh) * 2020-05-27 2020-09-04 瑞声声学科技(深圳)有限公司 一种深腔刻蚀方法
CN111620297B (zh) * 2020-05-27 2023-02-28 瑞声声学科技(深圳)有限公司 一种深腔刻蚀方法
CN114551224A (zh) * 2022-04-28 2022-05-27 广州粤芯半导体技术有限公司 半导体器件的制备方法
CN114551224B (zh) * 2022-04-28 2022-08-02 广州粤芯半导体技术有限公司 半导体器件的制备方法

Also Published As

Publication number Publication date
CN110517957B (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
CN110517957A (zh) 一种场氧化层及其形成方法
CN105742169B (zh) Ldmos装置中的锥形栅极氧化物
US7309636B2 (en) High-voltage metal-oxide-semiconductor device and method of manufacturing the same
CN110137260A (zh) Ldmos晶体管的场氧化层隔离结构及其制备方法
CN104037225B (zh) 具有延伸的栅极介电层的金属氧化物半导体场效应晶体管
JPH06326308A (ja) 最小規模化トランジスタの製造方法
CN108962753A (zh) 半导体结构及其形成方法
EP3255654A1 (en) Semiconductor device and fabrication method thereof
US20090001460A1 (en) Process for manufacturing a multi-drain electronic power device integrated in semiconductor substrate and corresponding device
EP3255678A1 (en) Semiconductor device and fabrication method thereof
CN105914178B (zh) 浅沟槽隔离结构的制作方法
JPH02219253A (ja) 半導体集積回路装置の製造方法
CN101969027A (zh) 场氧化层形成方法
CN111403279A (zh) 半导体器件的形成方法
CN110429034A (zh) 形成高压阱区的方法
US20140273388A1 (en) Method of manufacturing the trench of u-shape
US20240234520A9 (en) Laterally diffused metal oxide semiconductor device and preparation method therefor
CN108878527A (zh) U形金属氧化物半导体组件及其制造方法
US8552478B2 (en) Corner transistor and method of fabricating the same
US6214674B1 (en) Method of fabricating high voltage device suitable for low voltage device
US20220149185A1 (en) Method for making ldmos device
KR100242524B1 (ko) 반도체장치의 소자격리방법
US10403546B2 (en) Method to form hybrid SiGe fin
EP1804285B1 (en) Method for manufacturing a transistor with self-aligned channel
WO2016141784A1 (zh) 场效应晶体管的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant