CN102087989A - 浅沟槽隔离结构的制造方法 - Google Patents

浅沟槽隔离结构的制造方法 Download PDF

Info

Publication number
CN102087989A
CN102087989A CN2009102243859A CN200910224385A CN102087989A CN 102087989 A CN102087989 A CN 102087989A CN 2009102243859 A CN2009102243859 A CN 2009102243859A CN 200910224385 A CN200910224385 A CN 200910224385A CN 102087989 A CN102087989 A CN 102087989A
Authority
CN
China
Prior art keywords
isolation structure
groove isolation
etching
plough groove
fleet plough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009102243859A
Other languages
English (en)
Inventor
许宗能
蒋昆坤
任华
任小兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Wuxi CSMC Semiconductor Co Ltd
Original Assignee
CSMC Technologies Corp
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp, Wuxi CSMC Semiconductor Co Ltd filed Critical CSMC Technologies Corp
Priority to CN2009102243859A priority Critical patent/CN102087989A/zh
Publication of CN102087989A publication Critical patent/CN102087989A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

一种浅沟槽隔离结构的制造方法,包括:形成开口暴露出衬底的硬掩模后,将所述衬底置于氧氛围中进行氧化处理;在所述氧化处理后,通过干法蚀刻在所述开口处的衬底中形成浅沟槽。所述浅沟槽隔离结构的制造方法能够形成较为圆滑的浅沟槽顶部倒角,且可降低出现工艺缺陷的几率。

Description

浅沟槽隔离结构的制造方法
技术领域
本发明涉及半导体制造技术领域,特别涉及浅沟槽隔离结构的制造方法。
背景技术
目前,使用浅沟槽隔离技术进行器件隔离已成为了一种常规技术。图1~图4为一种常见的浅沟槽隔离结构的部分制造过程示意图。参照图1所示,首先,在硅衬底10上依次形成场氧化层11、氮化层12。参照图2所示,接着,在氮化层12上形成光阻层,并经光刻形成光阻图形13,所述光阻图形13用于定于浅沟槽的形状。参照图3所示,此后,以光阻图形13为掩模,依次蚀刻氮化层12及场氧化层11以形成硬掩模,所述硬掩模具有暴露出硅衬底10的开口,并且为了保证暴露出硅衬底10。具体地说,蚀刻氮化层12的过程包括主蚀刻及主蚀刻后的过蚀刻,所述过蚀刻会去除场氧化层11,并且在所述过蚀刻后,硅衬底10于所述开口处的区域14也会被蚀刻掉一部分厚度。参照图4所示,基于所形成的硬掩模,蚀刻硅衬底10,在硅衬底10中形成浅沟槽15。此后,在所述浅沟槽15中填充例如氧化硅等介电材料就可形成浅沟槽隔离结构。
然而,从图4中可以发现,在蚀刻硅衬底10形成浅沟槽15后,在浅沟槽15的顶部会产生尖锐倒角(sharp corner)16。后续形成栅氧化层后,栅氧化层于该处对应位置处的厚度也会偏薄,如此将导致后续的栅氧化层可靠性测试时,该处容易发生击穿。显然,这种情况将影响器件性能。因此,如何使浅沟槽顶部倒角变得圆滑,以避免后续栅氧化层厚度过薄,也是业界较为关注的一个问题。
现有技术对于使浅沟槽顶部倒角变得圆滑的问题提出了多种解决方案。在例如美国专利6287974B1公开的方法中,其通过控制干法蚀刻氮化层及场氧化层时的蚀刻气体及反应条件,使得蚀刻时产生的聚合物(polymer)堆积在浅沟槽顶部区域,从而使得浅沟槽顶部区域的倒角较为圆滑。然而,浅沟槽内部的所述聚合物的残留就成为其不得不面对的问题,若不能有效清除所述聚合物就将导致出现工艺缺陷的几率大大增加。
现有技术的另一种改善浅沟槽顶部倒角的方法是:蚀刻硅衬底形成浅沟槽后,加入一步氮化层的湿法蚀刻步骤,腐蚀掉部分氮化层以暴露出更多的衬底。则在此之后于浅沟槽中填充介电材料后,所述倒角部位的隔离结构就不会过薄。然而,由于湿法蚀刻是各向同性的蚀刻,其会增加浅沟槽尺寸一致性的不稳定性,并且也增加了工艺步骤。
而在例如美国专利6033969中公开的又一种方法中,其在蚀刻硅衬底形成浅沟槽后,进行两步热氧化步骤,先通过第一步热氧化,在浅沟槽内填充氧化层并漫过所述浅沟槽,然后将所填充的氧化层去除,此时浅沟槽顶部区域的倒角部位自然就变得圆滑,在通过第二步热氧化,在所述浅沟槽内填充氧化层以形成隔离结构。然而,所述两步热氧化步骤生长氧化层的时间相当长,并且也增加了工艺步骤。
而现有技术的再一种方法,同样是在形成浅沟槽后进行处理,其通过氯气(Cl2)或含氟、碳的气体(CxFx)蚀刻暴露出的硅衬底,试图通过控制蚀刻过程来获得较为圆滑的倒角。然而,氯气对硅的蚀刻速率很快致使蚀刻过程非常不易控制,而CxFx则会在蚀刻过程中产生大量的聚合物,可能导致出现工艺缺陷的几率大大增加。
因此,改善浅沟槽顶部尖锐倒角的方法仍在不断研究中。
发明内容
本发明解决现有技术形成的浅沟槽的顶部存在尖锐倒角,导致随后形成的栅氧化层在此处的厚度偏薄,容易发生击穿的问题。
为解决上述问题,本发明提供一种浅沟槽隔离结构的制造方法,包括:
形成开口暴露出衬底的硬掩模后,将所述衬底置于氧氛围中进行氧化处理;
在所述氧化处理后,通过干法蚀刻在所述开口处的衬底中形成浅沟槽。
与现有技术相比,上述浅沟槽隔离结构的制造方法具有以下优点:氧化处理后,硬掩模与衬底的接合处会形成薄层氧化层。在氧化处理后形成浅沟槽的干法蚀刻过程中,所述被薄层氧化层覆盖的区域被蚀刻的很少,从而最终形成的浅沟槽,其顶部的形状也会依从薄层氧化层覆盖的形状,因此具有较为圆滑的倒角。
另外,由于氧还表现出一定的聚合物清除特性,所述氧化处理过程还可以减少形成硬掩模开口时残留于衬底表面的聚合物。因此,在使得浅沟槽顶部倒角较为圆滑的同时,还可降低出现工艺缺陷的几率。
附图说明
图1至图4是现有技术一种常见的浅沟槽隔离结构的部分制造过程示意图;
图5是本发明浅沟槽隔离结构的制造方法的一种实施方式流程图;
图6至图10是本发明沟槽隔离结构的制造方法的一种实施例示意图;
图11是上述沟槽隔离结构的制造方法的实施例形成浅沟槽后的电镜图。
具体实施方式
现有技术为改善浅沟槽顶部倒角的问题,多半是在已形成浅沟槽之后进行后续工艺的修正。并且,其基于的原理多半也是通过再一次地腐蚀对尖锐倒角进行圆滑处理。除了工艺步骤增加之外,所述腐蚀过程的控制也不太容易,从而可能会影响后续工艺的质量。
而一些在形成硬掩模时通过蚀刻控制来直接获得较为圆滑倒角的方法,除了同样的蚀刻过程较难控制的难点之外,其在蚀刻后残留的聚合物也可能成为引发工艺缺陷的潜在因素。
并且,通过分析浅沟槽隔离结构的制造过程,例如结合参考图3和图4可以发现,浅沟槽顶部尖锐倒角16其实是由于过蚀刻氮化层11而导致的。由于过蚀刻氮化层11时,氧化层11被去除后,衬底10也被腐蚀了一部分厚度,该被腐蚀部分与硬掩模的接合处就可能在后续形成浅沟槽的过程中产生尖锐倒角。
基于此,本发明提供一种浅沟槽隔离结构的制造方法,从形成尖锐倒角的成因入手,于形成硬掩模后,形成浅沟槽之前,对具有硬掩模的衬底进行处理。
参照图5所示,本发明浅沟槽隔离结构的制造方法的一种实施方式包括:
步骤s1,形成开口暴露出衬底的硬掩模后,将所述衬底置于氧氛围中进行氧化处理;
步骤s2,在所述氧化处理后,通过干法蚀刻在所述开口处的衬底中形成浅沟槽。
结合前述分析,上述浅沟槽隔离结构的制造方法的实施方式中,通过氧化处理,在硬掩模与衬底的接合处形成薄层氧化层。该薄层氧化层在氧化处理后形成浅沟槽的干法蚀刻过程中被蚀刻得很少,从而最终形成的浅沟槽,其顶部的形状也会依从薄层氧化层覆盖的形状。因此,该薄层氧化层相当于作为硬掩模与衬底接合处的保护层,使得形成的浅沟槽顶部具有较为圆滑的倒角。
另外,由于氧还表现出一定的聚合物清除特性,所述氧化处理过程还可以减少形成硬掩模开口时残留于衬底表面的聚合物。因此,在使得浅沟槽顶部倒角较为圆滑的同时,还可降低出现工艺缺陷的几率。
此外,由于氧基本腐蚀不了硅,因而所述氧化处理的过程也不会伤及所暴露出的衬底。并且,氧也基本腐蚀不了所述硬掩模,因而所述氧化处理也更有利于控制浅沟槽的尺寸。
以下结合附图对本发明浅沟槽隔离结构的制造方法进一步举例说明。
参照图6所示,提供硅衬底100,并首先在硅衬底100上形成场氧化层101。所述场氧化层101可以通过炉管热氧化的方法在硅衬底100上生长氧化硅获得。
在形成场氧化层101后,在场氧化层101上形成氮化硅层102。所述氮化硅层102可以通过化学气相沉积或炉管热生长的方法在所述场氧化层101上形成。
所述场氧化层101及氮化硅层102用于作为后续形成硬掩模的硬掩模层。
参照图7所示,在氮化硅层102上形成光阻层,并进而形成光阻图形103。所述光阻图形103与待形成的浅沟槽的形状对应。
参照图8所示,以光阻图形103为掩模,依次蚀刻氮化硅层102、场氧化层101,形成硬掩模,所述硬掩模具有暴露出硅衬底100的开口104。
所述蚀刻氮化硅层102、场氧化层101均可以采用干法蚀刻的方法。其中,为确保暴露出硅衬底100,蚀刻氮化硅层102的过程包括主蚀刻及主蚀刻后的过蚀刻。通过主蚀刻去除大部分厚度的氮化硅层102,接着经由过蚀刻去除场氧化层101。并且,所述过蚀刻后,硅衬底100于所述开口104处的区域也会被蚀刻掉一部分厚度。
参照图9所示,将所述具有硬掩模的硅衬底100置于氧氛围中进行氧化处理。考虑到后续蚀刻硅衬底100时也会采用含氧的混合气体进行干法蚀刻,以后续蚀刻硅的干法蚀刻为等离子体蚀刻为例,所述氧化处理可以将具有硬掩模的硅衬底100置于等离子体蚀刻机台中进行。如此,相当于将氧化处理的工艺和后续蚀刻硅衬底100的工艺整合在一个机台中进行,可以进一步提高制造的效率。
具体地说,让所述衬底处于氧的等离子体氛围中。此时,不开启等离子蚀刻机台的偏置电压,则氧的等离子体会堆积在暴露出的硅衬底100表面,从而与所述暴露的硅衬底100表面整体发生氧化反应,生成了薄层的氧化硅层105。所述氧化硅层105不仅覆盖了所暴露的硅衬底100表面,还覆盖了场氧化层101与硅衬底100的接合处。
并且,在所述氧的等离子体氛围中,前述蚀刻氮化硅层102、场氧化层101时残留在硅衬底100表面的聚合物也会被逐渐清除。由于氧基本腐蚀不了硅,因此可以通过控制氧化处理的时间来获得较好的聚合物清除效果。
此外,氧也基本腐蚀不了所述硬掩模,因而不会对所述硬掩模造成损伤,也更有利于控制浅沟槽的尺寸。
参照图10所示,以所述硬掩模为掩模,通过干法蚀刻在所述开口104处的硅衬底100中形成浅沟槽106。
所述干法蚀刻通常采用氯气和氧气的混合气体作为蚀刻气体。仍以等离子体蚀刻为例,此时开启等离子体蚀刻机台的偏置电压,则所述混合气体的等离子体在所述偏置电压的作用下就会沿图10中箭头方向蚀刻硅衬底100。由于干法蚀刻是各向异性的蚀刻,位于侧壁方向的氧化硅层105被蚀刻得很少。因此,最终形成的浅沟槽106的顶部的形状依从氧化硅层105的覆盖形状,具有较为圆滑的倒角。
后续地,通过在所述沟槽106中填充例如氧化硅等介电材料就可形成浅沟槽隔离结构。所述填充沟槽106的方法可以采用例如高密度离子增强化学气相沉积的方法。
参照图11所示,从形成浅沟槽后的电镜检测可以发现,浅沟槽顶部的倒角200非常圆滑。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种浅沟槽隔离结构的制造方法,其特征在于,包括:
形成开口暴露出衬底的硬掩模后,将所述衬底置于氧氛围中进行氧化处理;
在所述氧化处理后,通过干法蚀刻在所述开口处的衬底中形成浅沟槽。
2.如权利要求1所述的浅沟槽隔离结构的制造方法,其特征在于,所述氧氛围为氧的等离子体氛围。
3.如权利要求1所述的浅沟槽隔离结构的制造方法,其特征在于,所述干法蚀刻采用cl2和O2的混合气体作为蚀刻气体。
4.如权利要求1所述的浅沟槽隔离结构的制造方法,其特征在于,形成开口暴露出衬底的硬掩模包括:
在衬底上依次形成场氧化层及氮化层;
在所述氮化层上形成光阻图形;
以所述光阻图形为掩模,依次蚀刻所述氮化层、场氧化层至暴露出衬底。
5.如权利要求4所述的浅沟槽隔离结构的制造方法,其特征在于,蚀刻所述氮化层、场氧化层采用干法蚀刻的方法。
6.如权利要求5所述的浅沟槽隔离结构的制造方法,其特征在于,蚀刻所述氮化层包括主蚀刻以及主蚀刻后的过蚀刻,所述过蚀刻去除所述场氧化层及部分厚度的衬底。
7.如权利要求4所述的浅沟槽隔离结构的制造方法,其特征在于,所述场氧化层为氧化硅,通过炉管热氧化的方法形成。
8.如权利要求4所述的浅沟槽隔离结构的制造方法,其特征在于,所述氮化层为氮化硅,通过化学气相沉积或炉管热生长的方法形成。
9.如权利要求1所述的浅沟槽隔离结构的制造方法,其特征在于,还包括:在形成浅沟槽后,填充介电材料形成浅沟槽隔离结构。
10.如权利要求9所述的浅沟槽隔离结构的制造方法,其特征在于,所述介电材料为氧化硅,通过高密度离子增强化学气相沉积的方法填充。
CN2009102243859A 2009-12-02 2009-12-02 浅沟槽隔离结构的制造方法 Pending CN102087989A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102243859A CN102087989A (zh) 2009-12-02 2009-12-02 浅沟槽隔离结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102243859A CN102087989A (zh) 2009-12-02 2009-12-02 浅沟槽隔离结构的制造方法

Publications (1)

Publication Number Publication Date
CN102087989A true CN102087989A (zh) 2011-06-08

Family

ID=44099714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102243859A Pending CN102087989A (zh) 2009-12-02 2009-12-02 浅沟槽隔离结构的制造方法

Country Status (1)

Country Link
CN (1) CN102087989A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102361007A (zh) * 2011-11-02 2012-02-22 上海宏力半导体制造有限公司 沟槽刻蚀方法以及半导体器件
CN104752160A (zh) * 2013-12-31 2015-07-01 苏州同冠微电子有限公司 一种利用普通多晶刻蚀设备刻蚀沟槽的方法
CN105990127A (zh) * 2015-02-03 2016-10-05 苏州同冠微电子有限公司 刻蚀半导体沟槽的刻蚀方法
CN108074800A (zh) * 2016-11-16 2018-05-25 株洲中车时代电气股份有限公司 碳化硅半导体基材沟槽栅蚀刻方法
CN109216257A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 Ldmos的隔离结构的制造方法
CN110517957A (zh) * 2019-09-10 2019-11-29 上海华虹宏力半导体制造有限公司 一种场氧化层及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434447A (en) * 1990-05-28 1995-07-18 Kabushiki Kaisha Toshiba Semiconductor device having a trench for device isolation and method of fabricating the same
US5920787A (en) * 1997-01-16 1999-07-06 Vlsi Technology, Inc. Soft edge induced local oxidation of silicon
US6025249A (en) * 1997-09-10 2000-02-15 United Microelectronics Corp. Method for manufacturing shallow trench isolation structure
US20020140026A1 (en) * 2001-03-30 2002-10-03 Eiji Ishikawa Semiconductor device and method for manufacturing semiconductor device
TW200511485A (en) * 2003-09-04 2005-03-16 Nanya Technology Corp Method for rounding top corner of trench and method of forming shallow trench isolation structure
CN1913120A (zh) * 2005-07-26 2007-02-14 尔必达存储器株式会社 半导体装置的制造方法及半导体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434447A (en) * 1990-05-28 1995-07-18 Kabushiki Kaisha Toshiba Semiconductor device having a trench for device isolation and method of fabricating the same
US5920787A (en) * 1997-01-16 1999-07-06 Vlsi Technology, Inc. Soft edge induced local oxidation of silicon
US6025249A (en) * 1997-09-10 2000-02-15 United Microelectronics Corp. Method for manufacturing shallow trench isolation structure
US20020140026A1 (en) * 2001-03-30 2002-10-03 Eiji Ishikawa Semiconductor device and method for manufacturing semiconductor device
TW200511485A (en) * 2003-09-04 2005-03-16 Nanya Technology Corp Method for rounding top corner of trench and method of forming shallow trench isolation structure
CN1913120A (zh) * 2005-07-26 2007-02-14 尔必达存储器株式会社 半导体装置的制造方法及半导体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102361007A (zh) * 2011-11-02 2012-02-22 上海宏力半导体制造有限公司 沟槽刻蚀方法以及半导体器件
CN104752160A (zh) * 2013-12-31 2015-07-01 苏州同冠微电子有限公司 一种利用普通多晶刻蚀设备刻蚀沟槽的方法
CN105990127A (zh) * 2015-02-03 2016-10-05 苏州同冠微电子有限公司 刻蚀半导体沟槽的刻蚀方法
CN108074800A (zh) * 2016-11-16 2018-05-25 株洲中车时代电气股份有限公司 碳化硅半导体基材沟槽栅蚀刻方法
CN108074800B (zh) * 2016-11-16 2020-01-14 株洲中车时代电气股份有限公司 碳化硅半导体基材沟槽栅蚀刻方法
CN109216257A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 Ldmos的隔离结构的制造方法
CN109216257B (zh) * 2017-07-03 2020-12-15 无锡华润上华科技有限公司 Ldmos的隔离结构的制造方法
US11127840B2 (en) 2017-07-03 2021-09-21 Csmc Technologies Fab2 Co., Ltd. Method for manufacturing isolation structure for LDMOS
CN110517957A (zh) * 2019-09-10 2019-11-29 上海华虹宏力半导体制造有限公司 一种场氧化层及其形成方法

Similar Documents

Publication Publication Date Title
CN102087989A (zh) 浅沟槽隔离结构的制造方法
CN109119330B (zh) 一种半导体器件的形成方法
US20140017898A1 (en) Method of patterning a low-k dielectric film
JP2016503243A (ja) 窒化ケイ素誘電体膜をパターニングする方法
US8232171B2 (en) Structure with isotropic silicon recess profile in nanoscale dimensions
US7445984B2 (en) Method for removing nanoclusters from selected regions
CN102446724B (zh) 一种制作栅极的方法
US7432158B1 (en) Method for retaining nanocluster size and electrical characteristics during processing
KR100792405B1 (ko) 벌브형 리세스 패턴의 제조 방법
US7659210B2 (en) Nano-crystal etch process
US7132368B2 (en) Method for repairing plasma damage after spacer formation for integrated circuit devices
JP2008277722A (ja) ビット線コンタクトプラグを形成する方法及びトランジスタ構造
CN101459039B (zh) 等离子体刻蚀的终点监测方法
CN101866876A (zh) 接触孔的制作工艺
CN102087960B (zh) 有源区的形成方法
CN101866845B (zh) 形成沟槽及双镶嵌结构的方法
JP2007073840A (ja) 半導体装置の製造方法
US10204960B2 (en) Method of forming polysilicon gate structure in image sensor device
CN104701242A (zh) 接触孔的刻蚀方法
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
JP2010062212A (ja) 半導体装置の製造方法
US20090146266A1 (en) Memory device and method of fabricating the same
KR100838483B1 (ko) 반도체 소자의 게이트 식각방법
CN102122640B (zh) 形成快闪存储器的方法
US20080124914A1 (en) Method of fabricating flash memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110608