CN101459039B - 等离子体刻蚀的终点监测方法 - Google Patents

等离子体刻蚀的终点监测方法 Download PDF

Info

Publication number
CN101459039B
CN101459039B CN2007100945311A CN200710094531A CN101459039B CN 101459039 B CN101459039 B CN 101459039B CN 2007100945311 A CN2007100945311 A CN 2007100945311A CN 200710094531 A CN200710094531 A CN 200710094531A CN 101459039 B CN101459039 B CN 101459039B
Authority
CN
China
Prior art keywords
etching
rete
etched
plasma etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100945311A
Other languages
English (en)
Other versions
CN101459039A (zh
Inventor
刘乒
张世谋
杜珊珊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2007100945311A priority Critical patent/CN101459039B/zh
Publication of CN101459039A publication Critical patent/CN101459039A/zh
Application granted granted Critical
Publication of CN101459039B publication Critical patent/CN101459039B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

一种等离子体刻蚀的终点监测方法,在进行等离子体刻蚀的反应室内壁形成刻蚀交换层;在反应室内通入刻蚀剂对被刻蚀膜层进行等离子刻蚀,刻蚀交换层中包含所述刻蚀剂中包含的元素;监测反应室内被刻蚀膜层的OES曲线,当所述被刻蚀膜层的OES曲线的斜率为0时,即为刻蚀终点。这种终点判断方法可以准确的控制等离子体刻蚀的刻蚀终点,适合65nm及其以下半导体制作工艺中对于等离子体刻蚀工艺刻蚀终点的精确控制。

Description

等离子体刻蚀的终点监测方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种等离子体刻蚀的终点监测方法。
背景技术
集成电路制造工艺是一种平面制作工艺,其结合光刻、刻蚀、沉积、离子注入等多种工艺,在同一衬底上形成大量各种类型的复杂器件,并将其互相连接以具有完整的电子功能。其中,任何一步工艺出现偏差,都可能会导致电路的性能参数偏离设计值。目前,随着超大规模集成电路的器件特征尺寸不断地等比例缩小,集成度不断地提高,对各步工艺的控制及其工艺结果的精确度提出了更高的要求。
以刻蚀工艺为例,集成电路制造中,常需要利用刻蚀技术形成各种刻蚀图形,如接触孔/通孔图形、沟槽隔离图形或栅极图形等。而等离子体刻蚀(干法刻蚀)是现有刻蚀工艺中最为常用的方法之一,刻蚀的准确度直接关系到刻蚀图形的特征尺寸(CD,Critical Dimension)。因此,等离子体刻蚀中刻蚀终点的控制,成为等离子体刻蚀中的一个关键工艺。
光学发射光谱法(OES)是最常用的终点检测方法之一,是由于它可以很容易集成在刻蚀机上且不影响刻蚀过程的进行,对反应的细微变化可以进行非常灵敏的检测,可以实时的提供刻蚀过程中的许多有用的信息。
OES技术主要是监视等离子体在光谱的UV/VIS(200nm-1100nm)部分发出的辐射。由发射辐射的光谱确定等离子体的成分,特别是反应性刻蚀物质或刻蚀副产品的存在。在刻蚀工艺中,特别是刻蚀终点,由于刻蚀的材料发生转换,导致等离子体的成分发生变化,导致发射光谱的改变。通过不断地监视等离子体发射,OES终点系统能够检测发射光谱的变化并确定何时所刻蚀的膜层被完全清除。
申请号为5658423的美国专利申请文件提供了一种通过OES判断刻蚀终点的方法,申请号为200510002964.0的中国专利申请文件也提供了一种多晶硅栅刻蚀终点的检测方法,为了有效进行多晶硅刻蚀,通过对OES终点检测方法,检测具有高选择比的刻蚀过程,这样既保证了多晶硅的充分刻蚀,又有效保护了栅氧层。
通常情况下,通过OES判断刻蚀终点的光谱曲线如附图1所示,设定横坐标为采样时间,纵坐标为OES采样的强度,所检测的元素成分为所要刻蚀的膜层的成分,随着刻蚀工艺的进行,刻蚀的膜层在反应室的浓度逐渐加大,在附图1上反映为检测到的膜层物质光强度的增大,随着刻蚀工艺的进行,在刻蚀终点,膜层物质被刻蚀完毕,刻蚀的膜层在反应室的浓度减小,反应室内检测到的膜层物质的光强度开始减小,此时,即为刻蚀终点。
但是,在等离子体刻蚀工艺中,由于反应室内的环境并非始终完全一致,例如:每一次等离子体刻蚀之后都会对反应室进行清洗,在反应室的内壁可能会存在清洗物质的残留或者清洗不干净的状况,反应室内壁的这种残留物的存在会导致检测到的OES曲线发生变化,导致刻蚀终点判断不准确,造成膜层的过刻蚀。
发明内容
有鉴于此,本发明解决的技术问题是提供一种等离子体刻蚀的终点监测方法,以采用OES方法对等离子刻蚀的刻蚀终点进行准确的判断,避免产生过刻蚀的现象。
一种等离子体刻蚀的终点监测方法,在进行等离子体刻蚀的反应室内壁形成刻蚀交换层;在反应室内通入刻蚀剂对被刻蚀膜层进行等离子刻蚀,刻蚀交换层中包含所述刻蚀剂中包含的元素;监测反应室内被刻蚀膜层的OES曲线,当所述被刻蚀膜层的OES曲线的斜率为0时,即为刻蚀终点。
其中,反应室内壁刻蚀交换层的元素成分与随后进行等离子体刻蚀时采用的刻蚀剂的元素成分相同。
优选的,所述刻蚀剂中含有的刻蚀离子的质量百分比小于等于刻蚀交换层中含有的刻蚀离子的质量百分比。
更加优选的,反应室内壁所述膜层中含有的刻蚀离子的质量百分比小于等于刻蚀剂中含有的刻蚀离子的质量百分比的4倍。
所述被刻蚀层包含多晶硅层、介质层或金属层中的一种。
所述被刻蚀膜层包含多晶硅层时,所述刻蚀剂中包含SiCl4,所述SiCl4的流量范围为10~300sccm。
所述介质层包含氧化层或者氮化层或者氮氧化层。所述介质层为氧化硅时,所述刻蚀剂中包含C4F8,C4F8的流量范围为10~300sccm。所述介质层为氮化层或氮氧化层时,所述刻蚀剂中包含CH2F2,CH2F2的流量范围为10~300sccm。
与现有技术相比,上述方案具有以下优点:
本发明所述等离子体刻蚀的终点监测方法,首先在进行等离子体刻蚀的反应室内壁形成刻蚀交换层;随后在反应室内通入刻蚀剂对被刻蚀膜层进行等离子刻蚀,刻蚀交换层中包含所述刻蚀剂中包含的元素;监测反应室内被刻蚀膜层的OES曲线,当所述被刻蚀膜层的OES曲线的斜率为0时,即为刻蚀终点。这种终点判断方法可以准确的控制等离子体刻蚀的刻蚀终点,在半导体器件的尺寸越来越小的情况下,满足了制作工艺越来越精细,误差越来越小的工艺要求,适合65nm及其以下半导体制作工艺中对于等离子体刻蚀工艺刻蚀终点的精确控制。
以半导体器件制作中多晶硅栅极两侧间隙壁(spacer)的等离子体刻蚀为例,在刻蚀间隙壁的工艺中,对多晶硅栅极的过刻蚀降低至10nm以下,对半导体衬底的刻蚀尺寸也降低到13埃以下。
不仅如此,本发明在等离子体刻蚀的反应室内壁形成刻蚀交换层,避免了现有技术刻蚀工艺中由于反应室内壁含有杂质产生的刻蚀工艺的不稳定性,提高了形成的半导体器件的尺寸一致性。
附图说明
图1为反应室内壁没有刻蚀交换层时被刻蚀膜层的OES曲线示意图;
图2反应室内壁存在刻蚀交换层时被刻蚀膜层的OES曲线示意图。
具体实施方式
本发明的目的在于提供一种等离子体刻蚀的终点监测方法,本方法通过监控反应室内被刻蚀膜层的OES曲线,对等离子刻蚀的刻蚀终点进行准确的判断,避免产生过刻蚀的现象,其中,所述反应室的内壁在进行等离子体刻蚀之前已经形成有刻蚀交换层,刻蚀交换层中包含所述刻蚀剂中包含的元素,并且,所述刻蚀交换层的主要元素成分与随后要进行等离子体刻蚀的刻蚀剂的主要元素成分相同,而且,所述刻蚀交换层中含有的刻蚀离子的质量百分比大于等于刻蚀剂中含有的刻蚀离子的质量百分比。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
实施例
一种等离子体刻蚀的终点监测方法,在进行等离子体刻蚀的反应室内壁形成刻蚀交换层;在反应室内通入刻蚀剂对被刻蚀膜层进行等离子刻蚀,刻蚀交换层中包含所述刻蚀剂中包含的元素;监测反应室内被刻蚀膜层的OES曲线,当所述被刻蚀膜层的OES曲线的斜率为0时,即为刻蚀终点。
在半导体制造工艺中,实现对刻蚀工艺的严格控制非常重要。以半导体器件的制作过程中多晶硅栅极两侧间隙壁的刻蚀为例,所述间隙壁通常为氮化硅或者氧化硅等绝缘材料,进行等离子体刻蚀时,如果刻蚀工艺不稳定,将会导致形成的半导体器件的尺寸不一致。造成刻蚀工艺不稳定的原因很多,例如:刻蚀反应室每次刻蚀之后,都要对反应室的侧壁进行清洗,以去除上一次刻蚀工艺在反应室侧壁形成的杂质,但是,清洗工艺完成之后,有时候可能会在反应室侧壁存在清洗剂的残留,也可能在反应室内壁存在部分没有清洗干净的侧壁杂质,这些因素会导致每一次在反应室进行刻蚀的晶圆的环境不同,从而刻蚀的工艺稳定性不能很好控制,从而造成形成的半导体器件的性能不稳定。
为了避免由于反应室环境的不稳定造成的刻蚀工艺不稳定,本发明的技术人员尝试在每一次等离子体刻蚀工艺之前,在反应室内壁先形成一刻蚀交换层,以覆盖反应室内壁未清洗干净的杂质以及残留的清洗剂物质,保证每一次进行半导体器件的刻蚀时反应室内的环境都完全相同。为了反应室内壁形成的刻蚀交换层不会引入新的杂质并不会对随后的等离子体刻蚀工艺产生不好的影响,刻蚀交换层中包含所述刻蚀剂中包含的元素,进一步,反应室内壁刻蚀交换层的元素成分与随后进行等离子体刻蚀时采用的刻蚀剂的元素成分相同或者相似,较好的,所述刻蚀交换层中含有的刻蚀离子的质量百分比大于等于刻蚀剂中含有的刻蚀离子的质量百分比,更加优选的技术方案中,所述刻蚀交换层中含有的刻蚀离子的质量百分比大于等于刻蚀剂中含有的刻蚀离子的质量百分比并且所述膜层中含有的刻蚀离子的质量百分比小于等于刻蚀剂中含有的刻蚀离子的质量百分比的4倍。在上述情况下,反应室内壁的刻蚀交换层会对刻蚀工艺的稳定性产生有利的影响。
反应室内壁形成刻蚀交换层的具体工艺为等离子体刻蚀工艺,在反应室内通入刻蚀剂,采用等离子体刻蚀的工艺,即可在反应室内壁形成刻蚀交换层,具体的,与在反应室内通入刻蚀剂对被刻蚀膜层进行等离子刻蚀的工艺相同。
本实施例中,所述被刻蚀膜层包含多晶硅层、介质层或金属层中的一种。
作为本实施例的一种实施方式,所述被刻蚀膜层包含多晶硅层;刻蚀所述被刻蚀膜层的操作可为在形成多晶硅栅层后,刻蚀所述多晶硅栅层以形成多晶硅栅极的操作。
所述被刻蚀膜层包含多晶硅层时,所述刻蚀剂中包含SiCl4,所述SiCl4的流量范围为10~300sccm,如30sccm、90sccm、120sccm、150sccm;反应腔内压力为10~100mT,如50mT、65mT、80mT;等离子体刻蚀的功率为500~2000W,如1000W、1250W、1500W。
作为本实施例的另一种实施方式,所述被刻蚀膜层包含介质层;所述介质层包含氧化层或氮化层或者氮氧化层。
所述介质层包含氧化层时,刻蚀所述被刻蚀膜层的操作可为在形成所述介质层后,刻蚀所述介质层以形成通孔的操作;所述刻蚀剂中包含C4F8,C4F8的流量范围为10~300sccm,如30sccm、90sccm、120sccm、150sccm;反应腔内压力为10~100mT,如50mT、65mT、80mT;等离子体刻蚀的功率为500~2000W,如1000W、1250W、1500W。
所述介质层包含氮化层或氮氧化层时,刻蚀所述被刻蚀膜层的操作可为在形成所述介质层后,刻蚀所述介质层以形成硬掩膜的操作;或者,所述介质层作为刻蚀停止层或阻挡层时,去除所述介质层或阻挡层的操作;所述刻蚀剂中包含CH2F2,CH2F2的流量范围为10~300sccm,如30sccm、90sccm、120sccm、150sccm;所述刻蚀剂中还包含CF4,CF4的流量范围为10~100sccm,如20sccm、30sccm、50sccm;等离子体刻蚀功率为500~2000W,如1000W、1250W、1500W;反应腔压力为10~100mT,如50mT、65mT、80mT。
发明人在等离子体刻蚀的反应室内形成刻蚀交换层之后,发现刻蚀交换层的存在对被刻蚀膜层的OES曲线会产生一定的影响,这种影响会导致按照现有技术进行的刻蚀终点的判断产生偏差,因此,需要研究新的刻蚀终点监测方法。
参考附图1所示,为反应室内壁不含有刻蚀交换层时被刻蚀膜层的OES曲线,需要说明的是,附图1并不是某一个被刻蚀膜层的真正的OES曲线,仅仅是被刻蚀膜层的OES曲线中光强随时间的变化趋势图。在刻蚀剂通入反应室之后,部分刻蚀剂可能吸附在反应室内壁或者在反应室内壁先发生反应,因此,刚开始的时候,反应室内产生的被刻蚀膜层的为0,体现在附图1中就表现为被刻蚀膜层的光强度为0,随着刻蚀剂的不断通入,反应室内产生的被刻蚀膜层的浓度逐渐加大,产生的被刻蚀膜层的光强也逐渐加大,当被刻蚀膜层被完全清除,反应室内被刻蚀膜层的浓度开始减小,因此,被刻蚀膜层的光强开始减小,在刻蚀膜层的光强开始减小的临界点,即为刻蚀的终点。
在反应室内壁形成刻蚀交换层之后,所述刻蚀交换层会对被刻蚀膜层的OES曲线产生一定的影响,本发明的技术人员经过若干试验,得到如附图2所示的被刻蚀膜层的OES曲线,与附图1相同,附图2也不是反应室内壁含有刻蚀交换层时某一个被刻蚀膜层的真正的OES曲线,仅仅是被刻蚀膜层的OES曲线中光强随时间的变化趋势图。
从图2中可以看出,在刻蚀剂通入反应室之后,由于反应室的内壁已经含有刻蚀交换层,而且,所述刻蚀交换层的主要元素成分与随后进行等离子体刻蚀时采用的刻蚀剂的主要元素成分相同或者相似,例如,所述刻蚀交换层中含有的刻蚀离子的质量百分比大于等于刻蚀剂中含有的刻蚀离子的质量百分比,因此,刚开始的时候,反应室内壁不会消耗反应室内通入的刻蚀剂,反应室内被刻蚀膜层的浓度很快增加,并达到最大值,体现在附图2中就表现为被刻蚀膜层的光强度迅速增加并达到最大值,若干次的试验结果表明,此时并不是刻蚀的终点,随着刻蚀剂的不断通入以及刻蚀反应的不断进行,反应室内壁的刻蚀交换层也被消耗,因此,反应室内通入的刻蚀剂开始被反应室内壁消耗,在反应室内壁再次产生刻蚀交换层,导致反应室内被刻蚀膜层的浓度开始减小,刻蚀剂对被刻蚀膜层的刻蚀速率减小,因此,在附图2中可以看到,OES曲线中被刻蚀膜层的光强开始逐渐下降,但是半导体器件上的被刻蚀膜层并没有被完全清除,随着刻蚀反应的继续进行,反应室内通入的刻蚀剂不再被反应室内壁消耗,则刻蚀剂与被刻蚀膜层的反应速率增加,OES曲线中被刻蚀膜层的强度也随之增加,当达到刻蚀终点,被刻蚀膜层被完全清除,反应室内被刻蚀膜层的浓度再次开始减小,体现在附图2中就是被刻蚀膜层的光强再次开始减小,在刻蚀膜层的光强再次开始减小的临界点,即为刻蚀的终点。
在OES设备中,不仅可以即时监测到被刻蚀膜层在反应室内的光强随时间的变化曲线,而且可以即时监测所述曲线的斜率,为了使等离子体刻蚀的终点控制更加精确,本实施例通过监测被刻蚀膜层在反应室内的光强随时间的变化曲线的斜率进行终点控制,当所述被刻蚀膜层在反应室内的光强随时间的变化曲线的斜率为0时,就是附图2中刻蚀膜层的光强再次开始减小的临界点10,即为刻蚀终点。由于所示OES设备可以精确的显示所述曲线的斜率,因此,采用在所述曲线的斜率为0时终止刻蚀工艺的方法,可以较好的控制刻蚀工艺的终点。
这种终点判断方法可以准确的控制等离子体刻蚀的刻蚀终点,在半导体器件的尺寸越来越小的情况下,满足了制作工艺越来越精细,误差越来越小的工艺要求,适合65nm及其以下半导体制作工艺中对于等离子体刻蚀工艺刻蚀终点的精确控制。
以半导体器件制作中多晶硅栅极两侧间隙壁(spacer)的等离子体刻蚀为例,在刻蚀间隙壁的工艺中,对多晶硅栅极的过刻蚀降低至10nm以下,对半导体衬底的过刻蚀尺寸也降低到13埃以下。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种等离子体刻蚀的终点监测方法,其特征在于,包括:
在进行等离子体刻蚀的反应室内壁形成刻蚀交换层;
在反应室内通入刻蚀剂对被刻蚀膜层进行等离子刻蚀,刻蚀交换层中包含所述刻蚀剂中包含的元素;
监测反应室内被刻蚀膜层的OES曲线,当所述被刻蚀膜层的OES曲线的斜率为0时,即为刻蚀终点;
反应室内壁刻蚀交换层的元素成分与随后进行等离子体刻蚀时采用的刻蚀剂的元素成分相同;
所述刻蚀剂中含有的刻蚀离子的质量百分比小于等于刻蚀交换层中含有的刻蚀离子的质量百分比。
2.根据权利要求1所述的等离子体刻蚀的终点监测方法,其特征在于,反应室内壁所述膜层中含有的刻蚀离子的质量百分比小于等于刻蚀剂中含有的刻蚀离子的质量百分比的4倍。
3.根据权利要求1所述的等离子体刻蚀的终点监测方法,其特征在于,形成刻蚀交换层的工艺与对被刻蚀膜层进行等离子刻蚀的工艺相同。
4.根据权利要求1所述的等离子体刻蚀的终点监测方法,其特征在于,所述被刻蚀层包含多晶硅层、介质层或金属层中的一种。
5.根据权利要求4所述的等离子体刻蚀的终点监测方法,其特征在于,所述被刻蚀膜层包含多晶硅层时,所述刻蚀剂中包含SiCl4,所述SiCl4的流量范围为10~300sccm。
6.根据权利要求4所述的等离子体刻蚀的终点监测方法,其特征在于,所述介质层包含氧化层或者氮化层或者氮氧化层。
7.根据权利要求6所述的等离子体刻蚀的终点监测方法,其特征在于,所述介质层为氧化硅时,所述刻蚀剂中包含C4F8,C4F8的流量范围为10~300sccm。
8.根据权利要求6所述的等离子体刻蚀的终点监测方法,其特征在于,所述介质层为氮化层或氮氧化层时,所述刻蚀剂中包含CH2F2,CH2F2的流量范围为10~300sccm。
CN2007100945311A 2007-12-13 2007-12-13 等离子体刻蚀的终点监测方法 Expired - Fee Related CN101459039B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100945311A CN101459039B (zh) 2007-12-13 2007-12-13 等离子体刻蚀的终点监测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100945311A CN101459039B (zh) 2007-12-13 2007-12-13 等离子体刻蚀的终点监测方法

Publications (2)

Publication Number Publication Date
CN101459039A CN101459039A (zh) 2009-06-17
CN101459039B true CN101459039B (zh) 2012-01-25

Family

ID=40769811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100945311A Expired - Fee Related CN101459039B (zh) 2007-12-13 2007-12-13 等离子体刻蚀的终点监测方法

Country Status (1)

Country Link
CN (1) CN101459039B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10267728B2 (en) * 2016-09-28 2019-04-23 Lam Research Corporation Systems and methods for detecting oxygen in-situ in a substrate area of a substrate processing system
CN113643999A (zh) * 2021-08-06 2021-11-12 苏州博研微纳科技有限公司 一种等离子体刻蚀终点检测方法
CN114724915A (zh) * 2022-03-02 2022-07-08 北京航空航天大学 刻蚀终点检测方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156663A (en) * 1995-10-03 2000-12-05 Hitachi, Ltd. Method and apparatus for plasma processing
US6303512B1 (en) * 1997-02-20 2001-10-16 Robert Bosch Gmbh Anisotropic, fluorine-based plasma etching method for silicon
CN1507502A (zh) * 2001-05-04 2004-06-23 拉姆研究公司 处理室残留物的两步式等离子清洗
CN1520609A (zh) * 2001-05-04 2004-08-11 ��ķ�о����޹�˾ 蚀刻用的高压无晶片自动清洗

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156663A (en) * 1995-10-03 2000-12-05 Hitachi, Ltd. Method and apparatus for plasma processing
US6303512B1 (en) * 1997-02-20 2001-10-16 Robert Bosch Gmbh Anisotropic, fluorine-based plasma etching method for silicon
CN1507502A (zh) * 2001-05-04 2004-06-23 拉姆研究公司 处理室残留物的两步式等离子清洗
CN1520609A (zh) * 2001-05-04 2004-08-11 ��ķ�о����޹�˾ 蚀刻用的高压无晶片自动清洗

Also Published As

Publication number Publication date
CN101459039A (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
US6939811B2 (en) Apparatus and method for controlling etch depth
US7737042B2 (en) Pulsed-plasma system for etching semiconductor structures
US20080197110A1 (en) Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates
CN102569195B (zh) 利用均匀氧化物层形成于晶体管中的嵌埋σ形半导体合金
US20130109188A1 (en) Plasma etch processes for boron-doped carbonaceous mask layers
TW201639030A (zh) 電漿處理裝置及電漿處理方法
JP2003518738A (ja) シリコンの金属マスクエッチング方法
US6955964B2 (en) Formation of a double gate structure
CN101740370B (zh) 硅栅极的刻蚀方法及提高硅栅极线宽腔室匹配的方法
KR100747671B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
CN104716033A (zh) 改善刻蚀腔体养护后多晶硅栅极关键尺寸稳定性的方法
CN101459039B (zh) 等离子体刻蚀的终点监测方法
CN110211870B (zh) 晶圆减薄方法
JP2000100799A (ja) 半導体素子の金属配線形成方法及びそのシステム
US7879732B2 (en) Thin film etching method and semiconductor device fabrication using same
US20070048987A1 (en) Manufacturing method of semiconductor device
US6544896B1 (en) Method for enhancing etching of TiSix
CN100561671C (zh) 半导体器件栅极的制造方法
KR20030040008A (ko) 반도체 장치의 제조 방법
US20090023293A1 (en) Implementing state-of-the-art gate transistor, sidewall profile/angle control by tuning gate etch process recipe parameters
CN105742177A (zh) 一种去除虚拟栅极介质层的方法
WO2020215183A1 (en) Methods for etching a material layer for semiconductor applications
CN109300781A (zh) Ono膜层的制造方法
US7268082B2 (en) Highly selective nitride etching employing surface mediated uniform reactive layer films
US20050106868A1 (en) Etching method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120125

Termination date: 20181213