CN109103190B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN109103190B
CN109103190B CN201810971354.9A CN201810971354A CN109103190B CN 109103190 B CN109103190 B CN 109103190B CN 201810971354 A CN201810971354 A CN 201810971354A CN 109103190 B CN109103190 B CN 109103190B
Authority
CN
China
Prior art keywords
channel hole
material layer
substrate
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810971354.9A
Other languages
English (en)
Other versions
CN109103190A (zh
Inventor
吕相林
杨永刚
张静平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201810971354.9A priority Critical patent/CN109103190B/zh
Publication of CN109103190A publication Critical patent/CN109103190A/zh
Application granted granted Critical
Publication of CN109103190B publication Critical patent/CN109103190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Weting (AREA)

Abstract

本发明涉及一种半导体结构的形成方法，包括：提供一衬底，所述衬底表面具有堆叠结构；形成贯穿堆叠结构的沟道孔；在沟道孔的内壁表面形成一材料层，材料层的厚度沿沟道孔底部至沟道孔顶部方向逐渐增大；对材料层进行湿法刻蚀，至少部分去除沟道孔底部的材料层而保留所述沟道孔侧壁表面部分厚度的材料层，湿法刻蚀包括：依次进行的化学液浸泡阶段和冲洗阶段；其中，化学液浸泡阶段包括：将形成有材料层的衬底浸泡于刻蚀溶液中；冲洗阶段包括：将形成有材料层的衬底从刻蚀溶液中取出，浸泡于去离子水中，使沟道孔内的刻蚀溶液浓度自沟道孔底部向顶部方向逐渐降低。所述半导体结构在后续工艺中能够保护沟道孔侧壁不受损伤。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。
在形成3D NAND存储器的过程中，需要在衬底表面形成牺牲层与绝缘层堆叠而成的堆叠结构，然后刻蚀所述堆叠结构形成沟道孔，在所述沟道孔内形成沟道孔结构，作为存储串。形成沟道孔结构的过程中，需要对沟道孔底部的衬底进行等离子体刻蚀，形成凹陷的开口，再在所述开口内形成外延层。在对所述衬底进行刻蚀过程中，容易对沟道孔的侧壁造成损伤，使得沟道孔的特征尺寸受到影响，并且容易在沟道孔底部造成杂质沉积，影响后续形成的外延层质量，从而影响形成的存储器的性能。
发明内容
本发明所要解决的技术问题是，提供一种半导体结构的形成方法，提高存储器的性能。
为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括：提供一衬底，所述衬底表面具有堆叠结构；形成贯穿所述堆叠结构的沟道孔；在所述沟道孔的内壁表面形成一材料层，所述材料层的厚度沿沟道孔底部至沟道孔顶部方向逐渐增大；对所述材料层进行湿法刻蚀，至少部分去除所述沟道孔底部的材料层而保留所述沟道孔侧壁表面部分厚度的材料层，所述湿法刻蚀包括：依次进行的化学液浸泡阶段和冲洗阶段；其中，所述化学液浸泡阶段包括：将形成有材料层的衬底浸泡于刻蚀溶液中；所述冲洗阶段包括：将形成有材料层的衬底从刻蚀溶液中取出，浸泡于去离子水中，使所述沟道孔内的刻蚀溶液浓度自沟道孔底部向顶部方向逐渐降低。
可选的，所述材料层的最大厚度为最小厚度的1.5～2倍。
可选的，采用原子层沉积工艺形成所述材料层，且在形成所述材料层的过程中，衬底进行旋转，将衬底的转速设置为2000转/秒～3500转/秒。
可选的，在形成所述材料层的过程中，将沉积气体自衬底上方喷向所述衬底。
可选的，所述材料层的材料包括氧化硅、氮氧化硅、氮化硅中的至少一种。
可选的，所述化学液浸泡阶段中，将形成有材料层的衬底浸泡于刻蚀溶液中30s～60s。
可选的，所述冲洗阶段包括：将去离子水在平行衬底表面方向进行流动冲洗，然后停止所述流动冲洗，保持所述衬底继续浸泡于所述去离子水中。
可选的，所述流动冲洗过程持续5s～10s；停止流动冲洗后，在去离子水中浸泡持续300s～600s。
可选的，所述湿法刻蚀包括多次循环的所述化学液浸泡阶段和所述冲洗阶段。
可选的，还包括：至少去除部分所述沟道孔底部的材料层之后，刻蚀所述沟道孔底部的衬底；去除所述沟道孔侧壁表面剩余的材料层；在所述沟道孔内形成沟道孔结构。
可选的，所述沟道孔结构包括：位于所述沟道孔底部的衬底表面的外延半导体层；覆盖所述沟道孔侧壁表面的功能侧墙、覆盖所述功能侧墙以及半导体外延层的沟道层、以及位于所述沟道层表面填充满所述沟道孔的沟道介质层。
本发明的半导体结构的形成方法，在沟道孔侧壁表面形成厚度自沟道孔底部向顶部逐渐增大的材料层，并采用包括化学液浸泡阶段和冲洗阶段的湿法刻蚀工艺，使所述沟道孔内的刻蚀溶液浓度自沟道孔底部向顶部方向逐渐降低，从而使得沟道孔底部的材料层被去除之后，所述沟道孔侧壁表面还具有部分厚度的材料层作为侧墙，在后续工艺中保护所述沟道孔的侧壁，避免沟道孔的特征尺寸在后续工艺中受到影响。
附图说明
图1至图7为本发明一具体实施方式的半导体结构的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。
请参考图1至图4，为本发明一具体实施方式的半导体结构的形成过程的结构示意图。
请参考图1，提供一衬底100，所述衬底100表面具有堆叠结构110；形成贯穿所述堆叠结构110的沟道孔130。
所述衬底100可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI或GOI等；根据器件的实际需求，可以选择合适的半导体材料作为所述衬底100，在此不作限定。该具体实施方式中，所述衬底100为单晶硅晶圆。
所述堆叠结构110包括沿垂直衬底100表面方向相互堆叠的绝缘层111和牺牲层112。在一个具体实施方式中，所述绝缘层111的材料为氧化硅，所述牺牲层112的材料为氮化硅；在其他具体实施方式中，所述绝缘层111和牺牲层112的还可以采用其他合适的材料。在另一具体实施方式中，所述堆叠结构110包括交替堆叠的导电层和绝缘层，例如所述导电层可以是控制栅极。
所述堆叠结构110顶部还具有一盖帽层120。该具体实施方式中，所述盖帽层120包括氧化硅层121和氮化硅层122构成的ONO结构层。所述盖帽层120用于保护所述堆叠结构110，也可以作为刻蚀堆叠结构110形成沟道孔130的掩膜层。在其他具体实施方式中，所述堆叠结构110顶部还可以不形成所述盖帽层120。
通过干法刻蚀工艺刻蚀所述盖帽层120和堆叠结构110至衬底100表面，形成沟道孔130。在实际刻蚀工艺中，由于所述沟道孔顶部130首先接触刻蚀气体，刻蚀速率较高，因此形成的所述沟道孔130具有倾斜侧壁。在其他具体实施方式中，也可以通过调整刻蚀工艺参数或者采用高深宽比刻蚀工艺等，形成侧壁垂直的沟道孔130。
由于具有过刻蚀现象，所述沟道孔130底部的衬底100被刻蚀部分深度。在其他具体实施方式中，可以通过控制刻蚀参数等，使得所述衬底100不被过刻蚀，所述沟道孔130的底部正好位于所述衬底100表面。
请参考图2，在所述沟道孔130的内壁表面形成一材料层200，所述材料层200的厚度沿沟道孔130底部至沟道孔130顶部方向逐渐增大。
所述材料层200的材料包括氧化硅、氮氧化硅、氮化硅中的至少一种。可以采用原子层沉积工艺、化学气相沉积工艺等形成所述材料层200，在沉积所述材料层200的过程中，使衬底100进行旋转，使得进入所述沟道孔130内的气体浓度自沟道孔130底部向上逐渐变大，因而形成自沟道孔130底部上相逐渐变厚的材料层。所述衬底100的转速越大，材料层200的最大厚度与最小厚度之差越大。在一个具体实施方式中，所述材料层200的最大厚度为最小厚度的1.5～2倍，使得后续刻蚀材料层200的过程中，沟道孔130底部的材料层200被去除后，沟道孔130侧壁还能够保留部分厚度的材料层200。
该具体实施方式中，所述材料层200的材料为氧化硅，采用原子层沉积工艺形成所述材料层200。在形成所述材料层的过程中，衬底100置于沉积腔室的晶圆基台表面，将沉积气体自衬底100上方喷向所述衬底100，且所述衬底100由晶圆基台带动进行旋转。可以将衬底100的转速设置为2000转/秒～3500转/秒，使得所述沟道孔130顶部与底部的材料层200具有足够的厚度差异。
在该具体实施方式中，所述堆叠结构110顶部的牺牲层112侧壁的材料层200厚度d1为堆叠结构110最底层的牺牲层112侧壁的材料层200厚度dn的1.7倍。
后续对所述材料层200进行湿法刻蚀，至少去除部分所述沟道孔130底部的材料层200，暴露沟道孔130底部的衬底100表面，同时保留所述沟道孔130侧壁表面部分厚度的材料层200，所述湿法刻蚀包括：依次进行的化学液浸泡阶段和冲洗阶段。
请参考图3，执行所述化学液浸泡阶段。
该具体实施方式中，将图2中的形成有材料层200的衬底100整体浸没于盛有刻蚀溶液301的刻蚀槽300内。所述刻蚀溶液301为氢氟酸。根据所述材料层200的材料不同，所述刻蚀溶液301还可以为其他溶液，例如磷酸等。
该具体实施方式中，将所述衬底100垂直于所述刻蚀槽300的槽底浸入，利于刻蚀溶液301进入所述沟道孔130(请参考图2)内，也有利于同时对多个上述结构进行批量处理。
所述化学液浸泡阶段时间较短，避免刻蚀溶液301将所述材料层200过刻蚀。在一个具体实施方式中，将形成有材料层200的衬底100浸泡于刻蚀溶液301中30s～60s，使得所述沟道孔130内进入刻蚀溶液。
请参考图4，执行冲洗阶段：将形成有材料层200的衬底100从刻蚀溶液301中取出，浸泡于去离子水401中，使所述沟道孔130内的刻蚀溶液浓度自沟道孔130底部向顶部方向逐渐降低。
该具体实施方式中，将形成有材料层200的衬底100整体浸没于盛有去离子水401的冲洗槽400内。在将衬底100从刻蚀槽300(请参考图3)中取出时，所述沟道孔130内还有刻蚀溶液301(请参考图3)。
由于所述沟道孔130的孔径尺寸较小，去离子水401进入所述沟道孔130内需要一段时间，去离子水401首先与沟道孔130顶部的材料层200接触，稀释沟道孔130顶部位置处的刻蚀溶液301浓度，然后逐渐进入沟道孔130内，与沟道孔130内部的刻蚀溶液301进行交换，使得沟道孔130内的刻蚀溶液301浓度自沟道孔130底部向顶部方向逐渐降低，从而提高位于沟道孔130底部的材料层200的刻蚀速率。在将底部的材料层200去除之后，在沟道孔130的侧壁表面还覆盖有侧墙201(请参考图5)。
该具体实施方式中，所述冲洗阶段包括：将去离子水401在平行衬底100表面方向进行流动冲洗，然后停止所述流动冲洗，保持所述衬底100继续浸泡于所述去离子水401中。
所述冲洗槽400底部可以设置有喷嘴，可以向各个方向喷水，以使得这个冲洗槽400内的去离子水进行流动。该具体实施方式中，将所述喷嘴垂直冲洗槽400的底部向上喷水，而衬底100垂直所述冲洗槽400底部放置，因此实现去离子水401在平行于衬底100表面方向流动冲洗，更快的带走沟道孔130顶部的刻蚀溶液，使得沟道孔130顶部的刻蚀溶液浓度快速下降。所述流动冲洗过程可以持续一较短时间，例如5s～10s，避免流动冲洗时间过长导致沟道孔130底部的刻蚀溶液401的浓度也被稀释至与沟道孔130顶部的刻蚀溶液浓度接近。在其他具体实施方式，也可以通过其他方式使得去离子水在平行于衬底100表面方向流动，实现流动冲洗。
在流动冲洗之后，停止喷嘴喷水，使冲洗槽400内的去离子水401流动逐渐缓慢至静止，减缓去离子水401与沟道孔130内的刻蚀溶液301的交换速率，使得沟道孔130内的刻蚀溶液浓度至沟道孔130的底部向顶部逐渐减小，从而使得对沟道孔130内壁的材料层200的刻蚀速率自沟道孔130的底部向顶部方向逐渐减小。使得将底部的材料层200去除之后，在沟道孔130的侧壁表面还覆盖有侧墙201(请参考图5)。
该具体实施方式中，停止流动冲洗后，在去离子水中浸泡持续300s～600s，直至去除沟道孔201底部的材料层200。在其他具体实施方式中，也可以根据材料层200的厚度，合理调整浸泡时间。
在其他具体实施方式中，也可以多次循环执行所述化学液浸泡阶段和所述冲洗阶段，直至至少去除部分沟道孔130底部的材料层200，暴露出衬底100的表面。
请参考图5，将衬底100自去离子水中取出后，进行干燥。
由于上述湿法刻蚀阶段，对沟道孔130底部的材料层200刻蚀速率较大，使得沟道孔130底部材料层200被去除后，沟道孔130侧壁表面还具有侧墙201。所述侧墙201能够对沟道孔130的侧壁起到保护作用，从而在后续刻蚀衬底100的过程中，不会对沟道孔130的侧壁造成损伤，也不会对沟道孔130的特征尺寸造成影响。所述侧墙201可以完整覆盖所述沟道130的侧壁，也可以暴露出靠近沟道孔130底面的部分侧壁。
请参考图6，该具体实施方式中，还包括：在去除所述沟道孔130底部的材料层200之后，刻蚀所述沟道孔130底部的衬底100，形成位于衬底100内的凹陷500。
可以采用等离子体刻蚀工艺对沿所述沟道孔130对衬底100进行刻蚀。由于所述沟道孔130侧壁表面具有侧墙201，因此，在刻蚀衬底100的过程中，不会对沟道孔130的侧壁造成损伤，也不会对沟道孔130的特征尺寸造成影响。
请参考图7，去除所述沟道130侧壁表面的侧墙201(请参考图6)；在所述沟道孔130(请参考图6)内形成沟道孔结构。
所述沟道孔结构包括：位于所述沟道孔130底部的衬底表面的外延半导体层601；覆盖所述沟道孔侧壁表面的功能侧墙602、覆盖所述功能侧墙602以及半导体外延层601的沟道层603、以及位于所述沟道层603表面填充满所述沟道孔130的沟道介质层604。一个具体实施方式中，所述功能侧墙602包括氧化硅阻挡层、氮化硅电荷捕获层以及氧化硅隧穿层。
请参考图5，本发明的具体实施方式还提供一种采用上述方法形成的半导体结构，包括：衬底100，所述衬底100表面具有堆叠结构110；贯穿所述堆叠结构110的沟道孔130；位于所述沟道孔130侧壁表面的侧墙201，所述侧墙210的厚度沿沟道孔130底部向上的方向逐渐增大。
所述堆叠结构110包括沿垂直衬底100表面方向相互堆叠的绝缘层111和牺牲层112；在一个具体实施方式中，所述绝缘层111的材料为氧化硅，所述牺牲层112的材料为氮化硅；在其他具体实施方式中，所述绝缘层111和牺牲层112的还可以采用其他合适的材料。在另一具体实施方式中，所述堆叠结构110包括交替堆叠的导电层和绝缘层，例如所述导电层可以是控制栅极。
所述堆叠结构110顶部还具有一盖帽层120。该具体实施方式中，所述盖帽层120包括氧化硅层121和氮化硅层122构成的ONO结构层。在其他具体实施方式中，所述堆叠结构110顶部还可以不形成所述盖帽层120。
所述侧墙201的最大厚度为最小厚度的1.5～2倍。所述侧墙201的材料包括氧化硅、氮氧化硅、氮化硅中的至少一种。所述侧墙201用于在后续刻蚀衬底100的工艺中包括所述沟道孔130的侧壁，避免所述沟道孔130的侧壁被损耗而影响沟道孔130的特征尺寸。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种半导体结构的形成方法，其特征在于，包括：
提供一衬底，所述衬底表面具有堆叠结构；
形成贯穿所述堆叠结构的沟道孔；
在所述沟道孔的内壁表面形成一材料层，所述材料层的厚度沿沟道孔底部至沟道孔顶部方向逐渐增大；
对所述材料层进行湿法刻蚀，至少部分去除所述沟道孔底部的材料层而保留所述沟道孔侧壁表面部分厚度的材料层作为侧墙，所述侧墙对沟道孔的侧壁起到保护作用，所述湿法刻蚀包括：依次进行的化学液浸泡阶段和冲洗阶段；其中，
所述化学液浸泡阶段包括：将形成有材料层的衬底浸泡于刻蚀溶液中；
所述冲洗阶段包括：将形成有材料层的衬底从刻蚀溶液中取出，浸泡于去离子水中，使所述沟道孔内的刻蚀溶液浓度自沟道孔底部向顶部方向逐渐降低。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述材料层的最大厚度为最小厚度的1.5～2倍。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺形成所述材料层，且在形成所述材料层的过程中，衬底进行旋转，将衬底的转速设置为2000转/秒～3500转/秒。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，在形成所述材料层的过程中，将沉积气体自衬底上方喷向所述衬底。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述材料层的材料包括氧化硅、氮氧化硅、氮化硅中的至少一种。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述化学液浸泡阶段中，将形成有材料层的衬底浸泡于刻蚀溶液中30s～60s。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述冲洗阶段包括：将去离子水在平行衬底表面方向进行流动冲洗，然后停止所述流动冲洗，保持所述衬底继续浸泡于所述去离子水中。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述流动冲洗过程持续5s～10s；停止流动冲洗后，在去离子水中浸泡持续300s～600s。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀包括多次循环的所述化学液浸泡阶段和所述冲洗阶段。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：至少去除部分所述沟道孔底部的材料层之后，刻蚀所述沟道孔底部的衬底；去除所述沟道孔侧壁表面剩余的材料层；在所述沟道孔内形成沟道孔结构。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述沟道孔结构包括：位于所述沟道孔底部的衬底表面的外延半导体层；覆盖所述沟道孔侧壁表面的功能侧墙、覆盖所述功能侧墙以及半导体外延层的沟道层、以及位于所述沟道层表面填充满所述沟道孔的沟道介质层。
CN201810971354.9A 2018-08-24 2018-08-24 半导体结构的形成方法 Active CN109103190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810971354.9A CN109103190B (zh) 2018-08-24 2018-08-24 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810971354.9A CN109103190B (zh) 2018-08-24 2018-08-24 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN109103190A CN109103190A (zh) 2018-12-28
CN109103190B true CN109103190B (zh) 2020-12-11

Family

ID=64851244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810971354.9A Active CN109103190B (zh) 2018-08-24 2018-08-24 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN109103190B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883426B (zh) * 2020-08-03 2021-10-08 长江存储科技有限责任公司 一种刻蚀方法以及三维存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1271179A (zh) * 1999-04-16 2000-10-25 国际商业机器公司 高选择颈圈氧化物腐蚀工艺
CN104743501A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种运动传感器的制备方法
CN105047529A (zh) * 2015-05-28 2015-11-11 上海集成电路研发中心有限公司 改善小尺寸高深宽比结构的湿法工艺润湿性的方法
CN107731849A (zh) * 2017-08-25 2018-02-23 长江存储科技有限责任公司 3d nand闪存沟道孔的制备方法及3d nand闪存
CN107731735A (zh) * 2017-11-21 2018-02-23 长江存储科技有限责任公司 一种通过温和湿法刻蚀改善seg生长形态的seg制备工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7517791B2 (en) * 2004-11-30 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1271179A (zh) * 1999-04-16 2000-10-25 国际商业机器公司 高选择颈圈氧化物腐蚀工艺
CN104743501A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种运动传感器的制备方法
CN105047529A (zh) * 2015-05-28 2015-11-11 上海集成电路研发中心有限公司 改善小尺寸高深宽比结构的湿法工艺润湿性的方法
CN107731849A (zh) * 2017-08-25 2018-02-23 长江存储科技有限责任公司 3d nand闪存沟道孔的制备方法及3d nand闪存
CN107731735A (zh) * 2017-11-21 2018-02-23 长江存储科技有限责任公司 一种通过温和湿法刻蚀改善seg生长形态的seg制备工艺

Also Published As

Publication number Publication date
CN109103190A (zh) 2018-12-28

Similar Documents

Publication Publication Date Title
KR100426485B1 (ko) 플래쉬 메모리 셀의 제조 방법
TWI235484B (en) Flash memory cell and method of manufacturing the same
CN106206597B (zh) 避免多晶硅刻蚀残留的方法及分栅快闪存储器制造方法
CN104752363A (zh) 快闪存储器的形成方法
CN108417577A (zh) 3d nand闪存结构的形成方法
CN107180832B (zh) 闪存结构及其形成方法
CN106653758B (zh) 快闪存储器的制作方法
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
CN108962896B (zh) 存储器
CN109103190B (zh) 半导体结构的形成方法
CN107611010A (zh) 一种晶圆清洗方法
US10784117B2 (en) Defect relieving method for floating gate, and semiconductor structure
US7005348B2 (en) Methods for fabricating semiconductor devices
KR100613278B1 (ko) 트랜치 아이솔레이션을 갖는 불휘발성 메모리 소자의 제조방법
US10868022B2 (en) Flash memory device and fabrication method thereof
CN110767658A (zh) 闪存器件的形成方法
US6884680B2 (en) Method for manufacturing non-volatile memory devices
CN109216372B (zh) 半导体结构的形成方法
CN109273454A (zh) 半导体结构及其形成方法
KR101788323B1 (ko) 반도체 장치 및 비휘발성 메모리 소자 제조 방법
CN108598082A (zh) 闪存制备方法
US20050130376A1 (en) Method for manufacturing flash device
CN109148452B (zh) 半导体结构的形成方法
KR100509809B1 (ko) Ｓｏｎｏｓ 구조의 비휘발성 메모리의 제조 방법
KR20100078261A (ko) 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant