CN109148452B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN109148452B
CN109148452B CN201811050932.1A CN201811050932A CN109148452B CN 109148452 B CN109148452 B CN 109148452B CN 201811050932 A CN201811050932 A CN 201811050932A CN 109148452 B CN109148452 B CN 109148452B
Authority
CN
China
Prior art keywords
material layer
channel hole
forming
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811050932.1A
Other languages
English (en)
Other versions
CN109148452A (zh
Inventor
吕相林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811050932.1A priority Critical patent/CN109148452B/zh
Publication of CN109148452A publication Critical patent/CN109148452A/zh
Application granted granted Critical
Publication of CN109148452B publication Critical patent/CN109148452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种半导体结构的形成方法，包括：提供一衬底，所述衬底表面具有堆叠结构；形成贯穿所述堆叠结构的沟道孔；在所述沟道孔的内壁表面形成一材料层；对所述堆叠结构和材料层进行退火处理；对所述材料层进行湿法刻蚀，至少部分去除所述沟道孔底部的材料层。所述半导体结构的形成方法能够避免在沟道孔内形成杂质残留。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。
在形成3D NAND存储器的过程中，需要在衬底表面形成牺牲层与绝缘层堆叠而成的堆叠结构，然后刻蚀所述堆叠结构形成沟道孔，在所述沟道孔内形成沟道孔结构，作为存储串。形成沟道孔结构的过程中，需要对沟道孔底部的衬底进行等离子体刻蚀，形成凹陷的开口，再在所述开口内形成外延层。在对所述衬底进行刻蚀过程中，容易对沟道孔的侧壁造成损伤，使得沟道孔的特征尺寸受到影响，并且容易在沟道孔底部造成杂质沉积，影响后续形成的外延层质量，从而影响形成的存储器的性能。
发明内容
本发明所要解决的技术问题是，提供一种半导体结构的形成方法，提高存储器的性能。
本发明提供一种半导体结构的形成方法，包括：提供一衬底，所述衬底表面具有堆叠结构；形成贯穿所述堆叠结构的沟道孔；在所述沟道孔的内壁表面形成一材料层；对所述堆叠结构和材料层进行退火处理；对所述材料层进行湿法刻蚀，至少部分去除所述沟道孔底部的材料层。
可选的，包括：所述材料层的厚度沿沟道孔底部至沟道孔顶部方向逐渐增大。
可选的，所述材料层的最大厚度为最小厚度的1.5～2倍。
可选的，所述材料层的厚度均匀。
可选的，所述材料层的厚度为8nm～15nm。
可选的，所述退火处理在惰性气氛下进行，退火温度为850摄氏度以上，时间为10小时以上。
可选的，所述材料层的材料包括氧化硅、氮氧化硅、氮化硅以及多晶硅中的至少一种。
可选的，所述材料层能够吸附H原子、H离子、N原子、N离子、O原子以及O离子中的至少一种。
可选的，还包括：至少去除部分所述沟道孔底部的材料层之后，刻蚀所述沟道孔底部的衬底；去除所述沟道孔侧壁表面剩余的材料层；在所述沟道孔底部形成半导体外延层。
可选的，还包括：形成覆盖所述沟道孔侧壁表面的功能侧墙、覆盖所述功能侧墙以及半导体外延层的沟道层、以及位于所述沟道层表面填充满所述沟道孔的沟道介质层。
本发明的半导体结构的形成过程中，在形成沟道孔之后，首先在沟道孔的内壁表面形成一材料层之后，再进行退火处理消除堆叠结构的内应力，在退火处理过程中产生的活性离子或原子能被材料层吸附，避免在沟道孔内形成杂质，从而提高后续在沟道孔底部形成的半导体外延层的沉积质量，提高最终形成的半导体结构的性能。
附图说明
图1至图6为本发明一具体实施方式的半导体结构的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构的形成方法的具体实施方式做详细说明。
请参考图1至图6为本发明一具体实施方式的半导体结构的形成过程的结构示意图。
请参考图1，提供一衬底100，所述衬底100表面具有堆叠结构110；形成贯穿所述堆叠结构110的沟道孔130。
所述衬底100可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI或GOI等；根据器件的实际需求，可以选择合适的半导体材料作为所述衬底100，在此不作限定。该具体实施方式中，所述衬底100为单晶硅晶圆。
所述堆叠结构110包括沿垂直衬底100表面方向相互堆叠的绝缘层111和牺牲层112。在一个具体实施方式中，所述绝缘层111的材料为氧化硅，所述牺牲层112的材料为氮化硅；在其他具体实施方式中，所述绝缘层111和牺牲层112的还可以采用其他合适的材料。在另一具体实施方式中，所述堆叠结构110包括交替堆叠的导电层和绝缘层，例如所述导电层可以是控制栅极。
所述堆叠结构110顶部还具有一盖帽层120。该具体实施方式中，所述盖帽层120包括氧化硅层121和氮化硅层122构成的ONO结构层。所述盖帽层120用于保护所述堆叠结构110，也可以作为刻蚀堆叠结构110形成沟道孔130的掩膜层。在其他具体实施方式中，所述堆叠结构110顶部还可以不形成所述盖帽层120。
通过干法刻蚀工艺刻蚀所述盖帽层120和堆叠结构110至衬底100表面，形成沟道孔130。在实际刻蚀工艺中，由于所述沟道孔顶部130首先接触刻蚀气体，刻蚀速率较高，因此形成的所述沟道孔130具有倾斜侧壁。在其他具体实施方式中，也可以通过调整刻蚀工艺参数或者采用高深宽比刻蚀工艺等，形成侧壁垂直的沟道孔130。
由于具有过刻蚀现象，所述沟道孔130底部的衬底100被刻蚀部分深度。在其他具体实施方式中，可以通过控制刻蚀参数等，使得所述衬底100不被过刻蚀，所述沟道孔130的底部正好位于所述衬底100表面。
请参考图2，在所述沟道孔130的内壁表面形成一材料层200。
所述材料层200的材料包括氧化硅、氮氧化硅、氮化硅以及多晶硅中的至少一种。可以采用原子层沉积工艺、化学气相沉积工艺等形成所述材料层200。
在一个具体实施方式中，可以通过控制沉积工艺形成厚度均匀的材料层200，沟道孔130顶部处的材料层200的厚度与沟道孔130底部的材料层200的厚度一致。
在该具体实施方式中，所述材料层200的厚度沿沟道孔130底部至沟道孔130顶部方向逐渐增大。在沉积所述材料层200的过程中，使衬底100进行旋转，使得进入所述沟道孔130内的气体浓度自沟道孔130底部向上逐渐变大，因而形成自沟道孔130底部上相逐渐变厚的材料层。所述衬底100的转速越大，材料层200的最大厚度与最小厚度之差越大。在一个具体实施方式中，所述材料层200的最大厚度为最小厚度的1.5～2倍，使得后续刻蚀材料层200的过程中，沟道孔130底部的材料层200被去除后，沟道孔130侧壁还能够保留部分厚度的材料层200。
所述材料层200的具体厚度可以根据所述沟道孔130的宽度进行设置，较佳的，所述材料层200的厚度为8nm～15nm。
该具体实施方式中，所述材料层200的材料为氧化硅，采用原子层沉积工艺形成所述材料层200。在形成所述材料层的过程中，衬底100置于沉积腔室的晶圆基台表面，将沉积气体自衬底100上方喷向所述衬底100，且所述衬底100由晶圆基台带动进行旋转。可以将衬底100的转速设置为2000转/秒～3500转/秒，使得所述沟道孔130顶部与底部的材料层200具有足够的厚度差异。在其他具体实施方式中，还可以通过其他方式形成所述厚度沿沟道孔130底部至沟道孔130顶部方向逐渐增大的材料层200。
在形成所述材料层200之后，进行退火处理。通过退火处理消除堆叠结构110内的应力。由于所述堆叠结构110内包括多层交替堆叠的绝缘层111和牺牲层112，由于所述绝缘层111和牺牲层112的材料不同，两者交替堆叠，会产生较大的内应力，通过所述退火处理可以释放所述内应力。
所述退火处理在惰性气氛下进行，所述惰性气氛可以包括氦气、氖气等惰性气体，或者氮气等化学活性较差的保护性气体。所述退火处理的温度为850度以上，时间为10小时以上。
在退火处理过程中，所述堆叠结构110的各个材料层的材料会发生一定程度的物理化学分解，分解为活性原子或离子。例如所述绝缘层111的材料为氧化硅，所述牺牲层112的材料为氮化硅，在退火处理过程中，会产生H/H+、N/N-、O/O2-等活性原子或离子。
在所述沟道孔130的侧壁裸露，未形成材料层200的情况下，这类活性离子或原子容易扩散,向沟道孔130的底部扩散的离子或原子会残留在沟道孔的底部侧壁处，极难清洗,形成杂质污染，进而会影响后续在沟道孔130的底部外延半导体层的生长。
该具体实施方式中，由于退火处理之前，所述沟道孔130的内壁表面形成有材料层200。在退火处理过程中，所述堆叠结构110内产生的活性离子容易被所述材料层200所阻挡，无法扩散至所述沟道孔130内部。且由于所述材料层200中离子的电荷与活性离子之间异性相吸的原理，所述材料层200还能够对活性离子或原子具有吸附作用。所述材料层200能够吸附H原子、H离子、N原子、N离子、O原子以及O离子中的至少一种。
请参考图3，对所述材料层200进行湿法刻蚀，至少部分去除所述沟道孔130底部的材料层200(请参考图2)。
可以通过喷淋或浸泡等方式对所述材料层200进行是湿法刻蚀。该具体实施方式中，所述湿法刻蚀采用的刻蚀溶液为氢氟酸。在其他具体实施方式中，根据所述材料层200的材料不同，所述刻蚀溶液还可以为其他溶液，例如磷酸等。
去除所述沟道孔130底部的部分材料层之后，暴露出沟道孔130底部的衬底100。该具体实施方式中，由于所述沟道孔130底部的材料层200厚度小于沟道孔130顶部处的材料层200的厚度，因此，在处沟道孔130底部的材料层200之后，所述沟道孔130的侧壁表面还残留部分厚度的材料层，作为侧墙201，在后续刻蚀衬底100的过程中保护沟道孔130的侧壁。在其他具体实施方式中，也可以在去除位于沟道孔130底部材料层200的过程中，将沟道孔130侧壁表面的材料层200也一并去除。
请参考图4，该具体实施方式中，还包括：在去除所述沟道孔130底部的材料层200之后，刻蚀所述沟道孔130底部的衬底100，形成位于衬底100内的凹陷500。
可以采用等离子体刻蚀工艺对沿所述沟道孔130对衬底100进行刻蚀。该具体实施方式中，由于所述沟道孔130侧壁表面具有侧墙201，因此，在刻蚀衬底100的过程中，不会对沟道孔130的侧壁造成损伤，也不会对沟道孔130的特征尺寸造成影响。
请参考图5，进行预清洗处理，去除沟道孔130侧壁表面的侧墙201(请参考图4)。
在刻蚀所述材料层200以及衬底100的过程中，会在沟道孔130内形成杂质残留，该具体实施方式中，所述沟道孔130的侧壁表面还具有侧墙201。可以采用湿法清洗工艺去除所述侧墙201以及附着于所述沟道孔130内壁表面的杂质等，暴露出沟道孔130的内壁表面。所述湿法清洗工艺可以采用氢氟酸、SC-1或SC-2等清洗溶液。
之前退火处理过程中被材料层200阻挡和吸附的活性原子和/或离子，在进行湿法清洗的过程中，随侧墙201一并被去除，从而减少所述沟道层130内的杂质。
请参考图6，在所述沟道孔130(请参考图5)底部形成半导体外延层601。
通过选择性外延工艺在所述沟道孔130底部的凹陷500表面外延生长半导体外延层601。由于所述沟道孔130内的杂质较少，能够提高所述外延半导体层601的形成质量，避免所述半导体外延层601内形成空洞等问题，提高外延半导体层601的生长高度。
形成所述半导体外延层601之后，还包括：形成覆盖所述沟道孔侧壁表面的功能侧墙602、形成覆盖所述功能侧墙602以及半导体外延层601的沟道层603、以及形成位于所述沟道层603表面填充满所述沟道孔130的沟道介质层604。一个具体实施方式中，所述功能侧墙602包括氧化硅阻挡层、氮化硅电荷捕获层以及氧化硅隧穿层。
上述半导体结构的形成过程中，在形成沟道孔之后，首先在沟道孔的内壁表面形成一材料层之后，再进行退火处理消除堆叠结构的内应力，在退火处理过程中产生的活性离子或原子能被材料层吸附，避免在沟道孔内形成杂质，从而提高后续在沟道孔底部形成的半导体外延层的沉积质量，提高最终形成的半导体结构的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种半导体结构的形成方法，其特征在于，包括：提供一衬底，所述衬底表面具有堆叠结构；形成贯穿所述堆叠结构的沟道孔；在所述沟道孔的内壁表面形成一材料层；对所述堆叠结构和材料层进行退火处理，退火处理过程中产生的活性离子或原子能被所述材料层吸附；对所述材料层进行湿法刻蚀，至少部分去除所述沟道孔底部的材料层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，包括：所述材料层的厚度沿沟道孔底部至沟道孔顶部方向逐渐增大。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述材料层的最大厚度为最小厚度的1.5～2倍。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述材料层的厚度均匀。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述材料层的厚度为8nm～15nm。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述退火处理在惰性气氛下进行，退火温度为850摄氏度以上，时间为10小时以上。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述材料层的材料包括氧化硅、氮氧化硅、氮化硅以及多晶硅中的至少一种。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述材料层能够吸附H原子、H离子、N原子、N离子、O离子和O原子中的至少一种。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：至少去除部分所述沟道孔底部的材料层之后，刻蚀所述沟道孔底部的衬底；去除所述沟道孔侧壁表面剩余的材料层；在所述沟道孔底部形成半导体外延层。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，还包括：形成覆盖所述沟道孔侧壁表面的功能侧墙、覆盖所述功能侧墙以及半导体外延层的沟道层、以及位于所述沟道层表面填充满所述沟道孔的沟道介质层。
CN201811050932.1A 2018-09-10 2018-09-10 半导体结构的形成方法 Active CN109148452B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811050932.1A CN109148452B (zh) 2018-09-10 2018-09-10 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811050932.1A CN109148452B (zh) 2018-09-10 2018-09-10 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN109148452A CN109148452A (zh) 2019-01-04
CN109148452B true CN109148452B (zh) 2023-08-04

Family

ID=64824093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811050932.1A Active CN109148452B (zh) 2018-09-10 2018-09-10 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN109148452B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339859A (zh) * 2010-07-16 2012-02-01 中国科学院微电子研究所 Mos晶体管及其形成方法
CN103545211A (zh) * 2012-07-13 2014-01-29 中国科学院微电子研究所 半导体器件制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120208347A1 (en) * 2011-02-11 2012-08-16 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101933665B1 (ko) * 2011-05-19 2018-12-31 삼성전자주식회사 3차원 반도체 메모리 장치의 제조 방법
KR20130127791A (ko) * 2012-05-15 2013-11-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치의 제조 방법
KR102098588B1 (ko) * 2013-06-28 2020-04-08 삼성전자주식회사 반도체 소자 및 그의 제조 방법
CN108281478B (zh) * 2017-01-06 2021-08-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107611130A (zh) * 2017-08-23 2018-01-19 长江存储科技有限责任公司 一种3d nand闪存结构中硅外延生长的工艺
CN107611128B (zh) * 2017-08-31 2019-01-04 长江存储科技有限责任公司 一种三维计算机闪存设备及其制作方法及缓冲层制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339859A (zh) * 2010-07-16 2012-02-01 中国科学院微电子研究所 Mos晶体管及其形成方法
CN103545211A (zh) * 2012-07-13 2014-01-29 中国科学院微电子研究所 半导体器件制造方法

Also Published As

Publication number Publication date
CN109148452A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
JP4583910B2 (ja) 半導体装置のトランジスタ及びその製造方法
US8003489B2 (en) Method for forming isolation layer in semiconductor device
CN109411475B (zh) 存储器及其形成方法
TW200408069A (en) Method of manufacturing a flash memory cell
US7947553B2 (en) Method for fabricating semiconductor device with recess gate
US5372950A (en) Method for forming isolation regions in a semiconductor memory device
CN108962896B (zh) 存储器
US6277677B1 (en) Method of manufacturing a semiconductor device
US7407871B2 (en) Method for passivation of plasma etch defects in DRAM devices
US7049230B2 (en) Method of forming a contact plug in a semiconductor device
KR100573480B1 (ko) 반도체 소자의 제조 방법
JP4834304B2 (ja) 半導体素子の製造方法
CN111403403B (zh) 三维存储器及其制造方法
CN109148452B (zh) 半导体结构的形成方法
KR20100028827A (ko) 반도체 소자 제조 방법 및 이를 이용한 수직 채널형 비휘발성 메모리 소자 제조 방법
US7709356B2 (en) Methods of forming a pattern and methods of manufacturing a memory device using the same
US6872667B1 (en) Method of fabricating semiconductor device with separate periphery and cell region etching steps
US7785965B2 (en) Dual storage node memory devices and methods for fabricating the same
CN112466890B (zh) 一种3d nand存储器件及其制造方法
CN109273454B (zh) 半导体结构及其形成方法
TWI786418B (zh) 半導體結構及其製造方法
CN109216372B (zh) 半导体结构的形成方法
US8012831B2 (en) Method of forming isolation layer of flash memory device
CN105826272B (zh) 半导体器件及其形成方法
CN111162077B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant