CN111162077B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN111162077B
CN111162077B CN202010002165.8A CN202010002165A CN111162077B CN 111162077 B CN111162077 B CN 111162077B CN 202010002165 A CN202010002165 A CN 202010002165A CN 111162077 B CN111162077 B CN 111162077B
Authority
CN
China
Prior art keywords
sacrificial layer
etching
doped
layer
stacked structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010002165.8A
Other languages
English (en)
Other versions
CN111162077A (zh
Inventor
李明
陈韦斌
刘隆冬
周颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010002165.8A priority Critical patent/CN111162077B/zh
Publication of CN111162077A publication Critical patent/CN111162077A/zh
Application granted granted Critical
Publication of CN111162077B publication Critical patent/CN111162077B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Abstract

本发明实施例提供了一种半导体结构及其形成方法，其中，半导体结构的形成方法包括：在衬底上形成停止层；在所述停止层上形成初始牺牲层；对所述初始牺牲层进行掺杂处理，形成掺杂牺牲层；形成堆叠结构；所述堆叠结构位于所述掺杂牺牲层上；形成多个沟道结构，所述多个沟道结构穿过所述堆叠结构、所述掺杂牺牲层、所述停止层，且延伸至所述衬底上；对所述堆叠结构及所述掺杂牺牲层进行刻蚀，形成多个穿过所述堆叠结构，且延伸至所述掺杂牺牲层的第一凹陷区；其中，在所述刻蚀对应的相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率；堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在三维存储器的制造过程中，深槽刻蚀是一个必不可少的工艺过程。相关技术中，在三维存储器中的堆叠结构中形成多个栅线隙（GLS，Gate Line Slit）就是通过深槽刻蚀来实现的。该情况下的深槽刻蚀要求刻蚀得到的深沟槽穿过堆叠结构，且延伸至牺牲层，并在牺牲层的表面形成预设深度的凹陷区。
然而，在实际应用中，由于深宽比（这里深宽比是指沟槽的深度和宽度的比值）过大，工艺过程复杂，导致在一个晶圆的牺牲层中形成的多个凹陷区的深度非常不均一。
发明内容
为解决相关技术问题，本发明实施例提出一种半导体结构及其形成方法，至少能够改善在一个晶圆的牺牲层中形成的多个凹陷区的深度不均一的问题。
本发明实施例的技术方案是这样实现的：
本发明实施例提供了一种半导体结构的形成方法，包括：
在衬底上形成停止层；
在所述停止层上形成初始牺牲层；
对所述初始牺牲层进行掺杂处理，形成掺杂牺牲层；
形成堆叠结构；所述堆叠结构位于所述掺杂牺牲层上；
形成多个沟道结构，所述多个沟道结构穿过所述堆叠结构、所述掺杂牺牲层、所述停止层，且延伸至所述衬底上；
对所述堆叠结构及所述掺杂牺牲层进行刻蚀，形成多个穿过所述堆叠结构，且延伸至所述掺杂牺牲层的第一凹陷区；其中，在所述刻蚀对应的相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率，堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率。
上述方案中，使用刻蚀气体中的氟源来执行刻蚀，掺杂处理所使用的掺杂离子包括负离子。
上述方案中，所述掺杂离子为带负电的硼离子B—。
上述方案中，进行掺杂处理的厚度大于或等于未进行掺杂处理前的初始牺牲层厚度的一半。
上述方案中，对所述初始牺牲层进行掺杂处理的步骤包括：
对所述初始牺牲层进行离子注入。
上述方案中，所述方法还包括：
进行掺杂处理后，对形成的结构进行退火处理；
在退火处理后的掺杂牺牲层上形成堆叠结构。
上述方案中，所述初始牺牲层的材料为多晶硅。
上述方案中，所述刻蚀气体包括CF4或CHF3。
本发明实施例还提供了一种半导体结构，包括：
衬底；
位于衬底上的停止层；
位于所述停止层上的掺杂牺牲层；其中，所述掺杂牺牲层是对设置在所述停止层上的初始牺牲层进行掺杂处理后形成的；
位于所述掺杂牺牲层上的堆叠结构；
多个穿过所述堆叠结构、所述掺杂牺牲层、所述停止层，且延伸至所述衬底上的沟道结构；
多个穿过所述堆叠结构，且延伸至所述掺杂牺牲层的第一凹陷区；其中，所述多个第一凹陷区是通过对所述堆叠结构及所述掺杂牺牲层的刻蚀形成的；在所述刻蚀对应的相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率，堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率。
上述方案中，所述掺杂处理的掺杂离子为带负电的硼离子B—。
本发明实施例提供的半导体结构及其形成方法，在衬底上形成停止层；在所述停止层上形成初始牺牲层；对所述初始牺牲层进行掺杂处理，形成掺杂牺牲层；形成堆叠结构；所述堆叠结构位于所述掺杂牺牲层上；形成多个沟道结构，所述多个沟道结构穿过所述堆叠结构、所述掺杂牺牲层、所述停止层，且延伸至所述衬底上；对所述堆叠结构及所述掺杂牺牲层进行刻蚀，形成多个穿过所述堆叠结构，且延伸至所述掺杂牺牲层的第一凹陷区；其中，在所述刻蚀对应的相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率；堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率。本发明实施例中，通过对初始牺牲层进行掺杂处理，使得在相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率，同时，堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率，即在通过刻蚀工艺形成第一凹陷区的过程中，刻蚀对掺杂牺牲层与对堆叠结构的选择比（这里选择比是指同一刻蚀工艺对不同材料的刻蚀速率的比值）相较于之前，刻蚀对初始牺牲层与对堆叠结构的选择比更小。也就是说，刻蚀到达掺杂牺牲层后刻蚀速度会明显降低，因此，在掺杂牺牲层上刻蚀一段时间后，在掺杂牺牲层上形成的多个凹陷区的凹陷深度的差异将变小，从而使得多个凹陷区的凹陷深度的均一性得到了改善。
附图说明
图1a为相关技术中一片晶圆上形成的多个GLS的凹陷区的深度情况的示意图一；
图1b为相关技术中一片晶圆上形成的多个GLS的凹陷区的深度情况的示意图二；
图2为本发明实施例提供的半导体结构的形成方法的实现流程示意图；
图3a-3f为本发明实施例提供的半导体结构形成方法的过程示意图一；
图4a为相关技术中的半导体结构中的多个GLS的凹陷区的凹陷深度示意图；
图4b为本发明实施例提供的半导体结构中的多个第一凹陷区的凹陷深度示意图；
图5a-5d为本发明应用实施例提供的半导体结构的形成方法的过程示意图二。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对发明的具体技术方案做进一步详细描述。
在三维存储器的制造过程中，需要在三维存储器中的堆叠结构中形成多个GLS，从而利用该多个GLS将存取区划分为多个块存储区和/或子存储区。在GLS的形成过程中需要对堆叠结构和牺牲层进行刻蚀，得到深沟槽，该深沟槽穿过堆叠结构，且延伸至牺牲层，并在牺牲层的表面形成预设深度的凹陷区。
具体地，凹陷区的深度A必须大于0，否则在后续无法通过湿法刻蚀去除该牺牲层；但同时，该凹陷区的深度A又必须控制在该牺牲层薄膜厚度B一半的位置以内，否则在后续对凹陷区底面上的保护层进行刻蚀过程中损伤到位于牺牲层底面的停止层。因此，这里，对刻蚀后形成的凹陷区的深度A有较高的要求即0<A<（1/2）B。
然而，在实际刻蚀过程中，由于深宽比过大，工艺过程复杂，导致在一个晶圆的牺牲层中形成的多个凹陷区的深度非常不均一，难以满足对凹陷区的深度的要求。图1a、1b图中示出了实际应用中的凹陷区的深度情况：沟槽1已经刻蚀到牺牲层内部一定深度；而与沟槽1相邻的沟槽2刻蚀还未到达牺牲层，即沟槽1对应的凹陷区的深度相较沟槽2更深。
同时，发明人在实践中发现：通过进一步增大刻蚀对堆叠结构与牺牲层的刻蚀选择比，可以让刻蚀在到达牺牲层时速度慢下来，这样，对于刻蚀深度较深的沟槽，刻蚀到达牺牲层时，刻蚀牺牲层的速率相较刻蚀堆叠结构的速率开始减慢；而对于刻蚀深度较浅的沟槽，刻蚀还未到达牺牲层的，在刻蚀深度较浅的沟槽与刻蚀深度较深的沟槽存在刻蚀速率差（刻蚀深度较浅的沟槽正在刻蚀堆叠结构，刻蚀速度快；刻蚀深度较深的沟槽正在刻蚀牺牲层，刻蚀速度慢）的前提下，刻蚀深度较浅的沟槽的刻蚀深度迅速的追赶上刻蚀深度较深的沟槽的进度。在刻蚀深度较浅的沟槽同样到达牺牲层后，刻蚀深度较深的沟槽和刻蚀深度较浅的沟槽的牺牲层均被继续刻蚀，由于刻蚀牺牲层时速度较慢，在完成刻蚀时，刻蚀深度较深的沟槽和刻蚀深度较浅的沟槽在牺牲层上形成的凹陷区的深度差异不大，且易于控制在0<A<（1/2）B之内。
基于此，在本发明的各种实施例中，通过对初始牺牲层进行掺杂处理，使得在相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率，同时，堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率，即在通过刻蚀工艺形成第一凹陷区的过程中，刻蚀对掺杂牺牲层与对堆叠结构的选择比相较于之前，刻蚀对初始牺牲层与对堆叠结构的选择比更小。也就是说，刻蚀到达掺杂牺牲层后刻蚀速度会明显降低，因此，在掺杂牺牲层上刻蚀一段时间后，在掺杂牺牲层上形成的多个凹陷区的深度的差异将变小，即多个凹陷区的深度的均一性得到了改善，从而更容易形成满足深度要求的凹陷区。
本发明实施例提供一种半导体结构的形成方法，图2为本发明实施例半导体结构形成的流程示意图。如图2所示，所述方法包括以下步骤：
步骤201：在衬底上形成停止层；
步骤202：在所述停止层上形成初始牺牲层；
步骤203：对所述初始牺牲层进行掺杂处理，形成掺杂牺牲层；
步骤204：形成堆叠结构；所述堆叠结构位于所述掺杂牺牲层上；
步骤205：形成多个沟道结构，所述多个沟道结构穿过所述堆叠结构33、所述掺杂牺牲层、所述停止层，且延伸至所述衬底上；
步骤206：对所述堆叠结构及所述掺杂牺牲层进行刻蚀，形成多个穿过所述堆叠结构，且延伸至所述掺杂牺牲层的第一凹陷区；其中，在所述刻蚀对应的相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率；堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率。
图3a-3f为本发明一实施例的半导体结构形成方法的过程示意图。下面结合图2和图3a-3f描述本实施例的半导体结构的形成方法。
其中，在步骤201中，所述衬底30，可以包括至少一个单质半导体材料（例如为硅（Si）衬底、锗（Ge）衬底）、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。如图3a所示，所述停止层31位于衬底30之上。停止层31用于后续在利用湿法刻蚀去掉牺牲层时，保护衬底不被刻蚀溶液所刻蚀掉。停止层31的材料可以是氧化硅。
实际应用时，所述停止层31可以利用化学气相沉积（CVD，Chemical VaporDeposition）工艺、原子层沉积（ALD，Atomic Layer Deposition）工艺等形成。
在步骤202中，如图3b所示，所述初始牺牲层32位于停止层31之上。初始牺牲层32（或者后者后续的掺杂牺牲层32'）在后续的工艺中需要去除，以露出所述沟道结构在所述初始牺牲层32（或者后者后续的掺杂牺牲层32'）的部分的侧壁，最终在该侧壁形成外延层，以实现沟道结构的导通。初始牺牲层32（或者后者后续的掺杂牺牲层32'）还可用于在后序的工艺中形成三维存储器的底部选择栅(BSG，Bottom Selective Gate)。
初始牺牲层32可选择与堆叠结构33中的第一材料层331和第二材料层332有刻蚀选择性的材料。例如牺牲层32可为多晶硅或非晶硅。在一具体实施例中，所述初始牺牲层32的材料为多晶硅。
实际应用时，所述初始牺牲层32可以利用CVD工艺、ALD工艺等形成。
在步骤203中，如图3c所示，对所述初始牺牲层32进行掺杂处理，形成掺杂牺牲层32'；其中，在相同的刻蚀工艺下，掺杂牺牲层32'的刻蚀速率小于初始牺牲层32的刻蚀速率。如此，可以进一步增大刻蚀对堆叠结构33与掺杂牺牲层32'的刻蚀选择比。
可以理解的是，在一些具体实施例中，堆叠结构33为氧化硅和氧化物材料形成的叠层结构，而初始牺牲层的材料为多晶硅，因此，当对堆叠结构及初始牺牲层初始牺牲层进行刻蚀时，刻蚀对堆叠结构与初始牺牲层的刻蚀选择比较大，换句话说，此时，对堆叠结构的刻蚀速率快，而对初始牺牲层的刻蚀的速率慢，它们之间是存在速率差的。这里，将初始牺牲层32进行掺杂处理后，则可以进一步拉开刻蚀对于堆叠结构与掺杂牺牲层32'的速率差。
实际应用时，一般使用刻蚀气体中的氟源来执行刻蚀，更具体的是使用刻蚀气体中的带负电的氟离子（F—）来执行刻蚀，当待被刻蚀的结构进行掺杂处理所使用的掺杂离子包括带负电的离子时，两种带负电的离子之间会产生相斥的库仑力，从而使掺杂处理后的待被刻蚀的结构的刻蚀速率降低。
基于此，在一实施例中，使用刻蚀气体中的氟源来执行刻蚀，掺杂处理所使用的掺杂离子包括负离子。
实际应用时，硼元素为常用的掺杂元素，因此，这里掺杂处理所使用的掺杂离子可以是B—。
基于此，在一实施例中，所述掺杂离子为B—。
考虑到对刻蚀后形成的凹陷区的深度A的要求为0<A<（1/2）B，因此必须保证进行掺杂处理的厚度大于或等于未进行掺杂处理前的初始牺牲层32厚度的一半，以便于所述凹陷区的深度的控制。
基于此，在一实施例中，进行掺杂处理的厚度大于或等于未进行掺杂处理前的初始牺牲层32厚度的一半。
实际应用时，也可以直接对整个初始牺牲层32进行掺杂处理，如图3c中示出的掺杂牺牲层32'。
实际应用时，可以采用离子注入来实现掺杂处理。
基于此，在一实施例中，对所述初始牺牲层32进行掺杂处理的步骤包括：
对所述初始牺牲层进行离子注入。
实际应用时，可以采用离子注入机实现离子注入的过程。
实际应用时，在进行掺杂处理后，需要对掺杂处理后的结构进行退火处理，以激活掺杂离子。
基于此，在一实施例中，所述方法还包括：
进行掺杂处理后，对形成的结构进行退火处理；
在退火处理后的掺杂牺牲层32'上形成堆叠结构33。
实际应用时，退火处理具体可以是将晶圆用极快的方式升温到目标温度，如1000℃，然后持续短暂的时间，如此，可以通过快速的升温过程和短暂的持续时间激活掺杂离子。
在步骤204中，如图3d所示，所述堆叠结构33位于掺杂牺牲层32'之上。
在一实施例中，所述堆叠结构33可以包括若干交替排列的第一材料层331以及第二材料层332。
所述第一材料层331可以为介质层，其材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物以及其它高介电常数（高k）介质层；所述第二材料层332可以为伪栅极层，例如可以由氧化物层、氮化物层、碳化硅层、硅层和硅锗层中的一种形成；在后续工序中，所述伪栅极层可以被去除，并在被去除后的位置处填充栅极金属材料，形成栅极层，所述栅极层的材料例如包括金属钨（W）。在一具体实施例中，第一材料层331可以由氧化硅（SiO2）形成，第二材料层332可以由氮化硅（SiN）形成，从而形成的堆叠结构31为氮化物-氧化物（NO）叠层。实际应用时，所述第一材料层331和所述第二材料层332可以利用CVD，工艺、或工艺等形成；其中，第一材料层311和第二材料层332可以具有彼此相同的厚度，也可以具有彼此不同的厚度。
在步骤205中，如图3e所示，所述沟道结构34穿过所述堆叠结构33、所述掺杂牺牲层32'、所述停止层31，且延伸至所述衬底30上。
在一实施例中，所述沟道结构包括沟道层341和导电部（图3e中未示出），二者相互电连接。在此实施例中，导电部可为位于沟道孔340内的多晶硅插塞(Poly Plug)。在此步骤中，沟道结构34的底部处于衬底30中，但是并未通过外延层与衬底30中的阱区连接。
沟道结构34还可包括存储器层342，该存储器层342可以包括沿沟道孔320的径向从外向内依次设置的阻挡层、电荷捕获层和隧穿层。
对于浮栅型存储器来说，存储器层323可以不是设置在沟道孔320内的介质层，而是设置在第一材料层331中靠近沟道孔的横向沟槽内的浮栅结构。
在步骤206，如图3f所示，形成多个穿过所述堆叠结构33，且延伸至所述掺杂牺牲层32'的第一凹陷区35。这里，所述第一凹陷区35可以用于形成三维存储器中的GLS。
需要说明的是：第一凹陷区35的深度包括第一凹陷区35中贯穿堆叠结构33部分的深度以及第一凹陷区35中进入掺杂牺牲层32'部分的深度；其中，第一凹陷区35中进入掺杂牺牲层32'部分的深度为前文中提到的需要控制的凹陷区的深度A。第一凹陷区35中贯穿堆叠结构33部分的深度在同一晶圆上是相等的。因此，第一凹陷区35的深度的均一性直接体现的就是第一凹陷区35中进入掺杂牺牲层32'部分的深度的均一性即需要控制的凹陷区的深度A的均一性。
实际应用时，进行相应刻蚀的步骤包括：采用干法刻蚀工艺进行相应刻蚀；其中，所述干法刻蚀工艺使用含有氟源的刻蚀气体来执行，更具体的是使用刻蚀气体中的F—来执行刻蚀。在一些实施例中，所述干法刻蚀具体可以为等离子体刻蚀，所述刻蚀气体可以是CF4或CHF3，或者在本领域已知的其它可用于刻蚀堆叠结构33和掺杂牺牲层32'的刻蚀气体。
如图4b所示，由于在本实施例中，形成第一凹陷区35时，刻蚀的对象为堆叠结构33和掺杂牺牲层32'，因此，得到的多个第一凹陷区35的深度的均一性较好。相较于如图4a所示相关技术中，形成第一凹陷区35时，刻蚀的对象为堆叠结构33和初始牺牲层32时，得到的多个第一凹陷区35的深度差异较大的情况明显有所改善。
尽管在此描述了半导体结构的示例性形成方法，但可以理解的是，一个或多个步骤可以从这一半导体结构的形成过程中被省略。例如，实际应用中，衬底30中还可以根据需要形成各种阱区，所述沟道结构34到达所述阱区；掺杂牺牲层32'与堆叠结构之间同样设置停止层；沟道层321内还可设有填充层；在进行206的刻蚀前生成相应的掩膜层等。
在一些实施例中，本发明实施例的半导体结构的形成方法除了包括上述步骤之外，还包括如图5a-5d所示的以下步骤：
步骤a：形成保护层51，所述保护层51至少覆盖多个第一凹陷区的侧壁、底面；
实际应用时，步骤a的实现如图5a所示，所述保护层51可以在利用湿法刻蚀去除所述掺杂牺牲层时，保护堆叠第一凹陷区35的侧壁不被刻蚀。
步骤b：对所述保护层51进行刻蚀，以去除多个第一凹陷区35底面上的保护层51，且在所述第一凹陷区35底面上形成第二凹陷区52；
实际应用时，步骤b的实现如图5b所示，所述第二凹陷区52不能到达所述停止层31。
步骤c：去除所述掺杂牺牲层32'，以露出所述沟道结构34在所述掺杂牺牲层32'的部分的侧壁；
实际应用时，步骤c的实现如图5c所示，可以采用湿法刻蚀工艺去除所述掺杂牺牲层32'。
步骤d：去除所述沟道结构34在所述掺杂牺牲层32'的部分侧壁厚度，露出所述沟道层341的一部分，并形成穿过所述停止层31到达所述衬底中的阱区（图5d中未示出）的连接槽；以及在所述连接槽中形成外延层53，所述外延层将所述沟道层341与所述阱区电性连接，从而实现了沟道结构的导通。
实际应用时，步骤d的实现如图5d所示。
实际应用时，通过在衬底的上方设置牺牲层，并通过GLS和该牺牲层，使沟道结构在牺牲层的部分沟道层暴露出来，并形成包围该部分沟道层的外延层，使沟道层与阱区通过该外延层电性连接，无需使用SONO(硅-氧化物-氮化物-氧化物)刻蚀，可以避免由于SONO刻蚀带来的问题。
本发明实施例提供了一种半导体结构的形成方法，在衬底上形成停止层；在所述停止层上形成初始牺牲层；对所述初始牺牲层进行掺杂处理，形成掺杂牺牲层；形成堆叠结构；所述堆叠结构位于所述掺杂牺牲层上；形成多个沟道结构，所述多个沟道结构穿过所述堆叠结构、所述掺杂牺牲层、所述停止层，且延伸至所述衬底上；对所述堆叠结构及所述掺杂牺牲层进行刻蚀，形成多个穿过所述堆叠结构，且延伸至所述掺杂牺牲层的第一凹陷区；其中，在所述刻蚀对应的相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率；堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率。本发明实施例中，通过对初始牺牲层进行掺杂处理，使得在相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率，同时，堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率，即在通过刻蚀工艺形成第一凹陷区的过程中，刻蚀对掺杂牺牲层与对堆叠结构的选择比相较于之前，刻蚀对初始牺牲层与对堆叠结构的选择比更小。也就是说，刻蚀到达掺杂牺牲层后刻蚀速度会明显降低，因此，在掺杂牺牲层上刻蚀一段时间后，在掺杂牺牲层上形成的多个凹陷区的凹陷深度的差异将变小，从而使得多个凹陷区的凹陷深度的均一性得到了改善。
基于上述半导体形成方法，并结合图3f，本发明实施例还提供了一种半导体结构，所述半导体结构包括：
衬底；
位于衬底上的停止层；
位于所述停止层上的掺杂牺牲层；其中，所述掺杂牺牲层是对设置在所述停止层上的初始牺牲层进行掺杂处理后形成的；
位于所述掺杂牺牲层上的堆叠结构；
多个穿过所述堆叠结构、所述掺杂牺牲层、所述停止层，且延伸至所述衬底上的沟道结构；
多个穿过所述堆叠结构，且延伸至所述掺杂牺牲层的第一凹陷区；其中，所述多个第一凹陷区是通过对所述堆叠结构及所述掺杂牺牲层的刻蚀形成的；在所述刻蚀对应的相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率；堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率。
其中，在一些实施例中，所述掺杂处理的掺杂离子为B—。
在一些实施例中，所述初始牺牲层的材料为多晶硅。
需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
另外，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种半导体结构的形成方法，其特征在于，所述方法包括：
在衬底上形成停止层；
在所述停止层上形成初始牺牲层；
对所述初始牺牲层进行掺杂处理，形成掺杂牺牲层；
形成堆叠结构；所述堆叠结构位于所述掺杂牺牲层上；
形成多个沟道结构，所述多个沟道结构穿过所述堆叠结构、所述掺杂牺牲层、所述停止层，且延伸至所述衬底上；
对所述堆叠结构及所述掺杂牺牲层进行刻蚀，形成多个穿过所述堆叠结构，且延伸至所述掺杂牺牲层的第一凹陷区；其中，在所述刻蚀对应的相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率，堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率。
2.根据权利要求1所述的方法，其特征在于，使用刻蚀气体中的氟源来执行刻蚀，掺杂处理所使用的掺杂离子包括负离子。
3.根据权利要求2所述的方法，其特征在于，所述掺杂离子为带负电的硼离子。
4.根据权利要求1所述的方法，其特征在于，进行掺杂处理的厚度大于或等于未进行掺杂处理前的初始牺牲层厚度的一半。
5.根据权利要求1所述的方法，其特征在于，对所述初始牺牲层进行掺杂处理的步骤包括：
对所述初始牺牲层进行离子注入。
6.根据权利要求1所述的方法，其特征在于，所述方法还包括：
进行掺杂处理后，对形成的结构进行退火处理；
在退火处理后的掺杂牺牲层上形成堆叠结构。
7.根据权利要求1所述的方法，其特征在于，所述初始牺牲层的材料为多晶硅。
8.根据权利要求2所述的方法，其特征在于，所述刻蚀气体包括CF4或CHF3。
9.一种半导体结构，其特征在于，包括：
衬底；
位于衬底上的停止层；
位于所述停止层上的掺杂牺牲层；其中，所述掺杂牺牲层是对设置在所述停止层上的初始牺牲层进行掺杂处理后形成的；
位于所述掺杂牺牲层上的堆叠结构；
多个穿过所述堆叠结构、所述掺杂牺牲层、所述停止层，且延伸至所述衬底上的沟道结构；
多个穿过所述堆叠结构，且延伸至所述掺杂牺牲层的第一凹陷区；其中，所述多个第一凹陷区是通过对所述堆叠结构及所述掺杂牺牲层的刻蚀形成的；在所述刻蚀对应的相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率，堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率。
10.根据权利要求9所述的半导体结构，其特征在于，所述掺杂处理的掺杂离子为带负电的硼离子。
CN202010002165.8A 2020-01-02 2020-01-02 半导体结构及其形成方法 Active CN111162077B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010002165.8A CN111162077B (zh) 2020-01-02 2020-01-02 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010002165.8A CN111162077B (zh) 2020-01-02 2020-01-02 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN111162077A CN111162077A (zh) 2020-05-15
CN111162077B true CN111162077B (zh) 2022-07-22

Family

ID=70561178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010002165.8A Active CN111162077B (zh) 2020-01-02 2020-01-02 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN111162077B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111415943B (zh) * 2020-05-21 2022-12-20 长江存储科技有限责任公司 三维存储器的制作方法
CN112635475A (zh) * 2020-12-18 2021-04-09 长江存储科技有限责任公司 一种堆叠结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635924B1 (en) * 2002-06-06 2003-10-21 Agere Systems Inc. Ultra thin body vertical replacement gate MOSFET
US9768192B1 (en) * 2016-03-16 2017-09-19 Sandisk Technologies Llc Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
CN109727995A (zh) * 2019-02-28 2019-05-07 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN110034124A (zh) * 2019-05-15 2019-07-19 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN110233152A (zh) * 2019-07-19 2019-09-13 长江存储科技有限责任公司 一种形成三维存储器的方法及三维存储器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541240B2 (en) * 2005-10-18 2009-06-02 Sandisk Corporation Integration process flow for flash devices with low gap fill aspect ratio
KR102443047B1 (ko) * 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635924B1 (en) * 2002-06-06 2003-10-21 Agere Systems Inc. Ultra thin body vertical replacement gate MOSFET
US9768192B1 (en) * 2016-03-16 2017-09-19 Sandisk Technologies Llc Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
CN109727995A (zh) * 2019-02-28 2019-05-07 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN110034124A (zh) * 2019-05-15 2019-07-19 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN110233152A (zh) * 2019-07-19 2019-09-13 长江存储科技有限责任公司 一种形成三维存储器的方法及三维存储器

Also Published As

Publication number Publication date
CN111162077A (zh) 2020-05-15

Similar Documents

Publication Publication Date Title
US11380589B2 (en) Selective removal of semiconductor fins
US10665599B2 (en) Integrated structures and methods of forming vertically-stacked memory cells
KR101637718B1 (ko) 반도체 디바이스의 핀 구조체
US8637913B2 (en) Nonvolatile memory device and method for fabricating the same
JP4845917B2 (ja) 半導体装置の製造方法
US11251273B2 (en) Non-volatile memory device and method for manufacturing the same
CN107230727A (zh) 制作半导体元件的方法
CN111162077B (zh) 半导体结构及其形成方法
CN109841572A (zh) 制造半导体器件的方法
US10153349B2 (en) Methods and structures for a split gate memory cell structure
TW200411815A (en) Method of forming an isolation layer in a semiconductor devices
CN114267722A (zh) 半导体器件及其形成方法
CN114256329A (zh) 半导体器件及其形成方法
CN112582265B (zh) 半导体结构及其形成方法
US7402487B2 (en) Process for fabricating a semiconductor device having deep trench structures
KR102208214B1 (ko) 플래시 디바이스 제조 방법
KR20070017787A (ko) 리세스드 채널 어레이 트랜지스터 및 그 제조 방법
KR20050000059A (ko) 반도체 소자의 제조방법
CN113972257B (zh) 半导体结构及其形成方法
TWI742730B (zh) 半導體結構及其形成方法
CN113327855B (zh) 半导体结构及其形成方法
CN109461733B (zh) 闪存器件的制造方法
CN114613776A (zh) 非挥发性存储器装置的制造方法
CN113948455A (zh) 半导体结构的制造方法
CN117673145A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant