CN114613776A - 非挥发性存储器装置的制造方法 - Google Patents
非挥发性存储器装置的制造方法 Download PDFInfo
- Publication number
- CN114613776A CN114613776A CN202011580103.1A CN202011580103A CN114613776A CN 114613776 A CN114613776 A CN 114613776A CN 202011580103 A CN202011580103 A CN 202011580103A CN 114613776 A CN114613776 A CN 114613776A
- Authority
- CN
- China
- Prior art keywords
- insulating material
- recess
- top surface
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 128
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000011810 insulating material Substances 0.000 claims abstract description 104
- 238000002513 implantation Methods 0.000 claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000002019 doping agent Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims description 56
- 239000007943 implant Substances 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910015900 BF3 Inorganic materials 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 238000005429 filling process Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 99
- 239000011521 glass Substances 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000014759 maintenance of location Effects 0.000 description 8
- 238000012360 testing method Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种非挥发性存储器装置的制造方法。此方法包括形成沟槽穿过牺牲层且延伸至基板中，填入第一绝缘材料于沟槽中，以及通过注入工艺将掺质注入于第一绝缘材料中。之后，部分地移除第一绝缘材料，以形成第一凹口于牺牲层之间。第一凹口的最低点低于基板的顶表面。此方法包括填入第二绝缘材料于第一凹口中，以及移除牺牲层，以形成第二凹口相邻于第二绝缘材料。此方法包括形成第一多晶硅层于第二凹口中，以及依序形成介电层及第二多晶硅层于第一多晶硅层上。
Description
技术领域
本发明有关于一种存储器装置，且特别有关于一种非挥发性存储器装置的制造方法。
背景技术
在现有的快闪存储器的工艺中，在用以凹陷化旋涂式玻璃的湿法刻蚀中，位于不同位置的旋涂式玻璃可能会具有不同的刻蚀深度。换言之，此湿法刻蚀的均一性不佳，且造成旋涂式玻璃的高度彼此不同。在后续的刻蚀工艺中，突出于穿隧氧化物层的旋涂式玻璃可能会变形，进而导致后续形成的浮动栅极变形。如此一来，将降低存储器装置的效能、良率、操作一致性及数据保存能力。
随着工艺的微缩，位于浮动栅极之间的隔离结构通常具有高深宽比。因此，上述问题将变得更加严重。如何提高存储器装置的效能、良率、操作一致性及数据保存能力，成为本领域业者亟欲改善的项目。
发明内容
本发明实施例提供一种非挥发性存储器装置的制造方法，能够改善存储器装置的效能、良率、操作一致性及数据保存能力。
本发明的一实施例揭示一种非挥发性存储器装置的制造方法，包括：形成牺牲层于基板上，以及形成沟槽穿过牺牲层且延伸至基板中。此制造方法亦包括填入第一绝缘材料于沟槽中。此制造方法亦包括：进行注入工艺，以将掺质注入于第一绝缘材料中。此制造方法亦包括：在进行注入工艺之后，部分地移除第一绝缘材料，以形成第一凹口于牺牲层之间。第一凹口的最低点低于基板的顶表面。此制造方法亦包括：填入第二绝缘材料于第一凹口中，以及移除牺牲层，以形成第二凹口相邻于第二绝缘材料。此制造方法亦包括形成第一多晶硅层于第二凹口中。此制造方法亦包括：部分地移除第二绝缘材料，以使第二绝缘材料的顶表面低于第一多晶硅层的顶表面。此制造方法亦包括：形成介电层于第一多晶硅层上，以及形成第二多晶硅层于介电层上。
根据本发明实施例所提供的非挥发性存储器装置的制造方法，在刻蚀旋涂式玻璃之前，进行注入工艺将合适的掺质注入到旋涂式玻璃的表面中。在注入工艺之后，旋涂式玻璃中的一部分的硅-氧键结断裂，进而使位于表面的旋涂式玻璃的分子量分布较为均匀。因此，可提高刻蚀工艺的均一性，并且避免旋涂式玻璃及浮动栅极的变形。如此一来，能够大幅提升存储器装置的效能、良率、操作一致性及数据保存能力。
附图说明
图1A至图1G为本发明一些实施例的非挥发性存储器装置在工艺各个阶段的剖面示意图。
图2为图1C中区域R的放大剖面示意图。
图3A及图3B绘示出比较例1及实施例1的非挥发性存储器装置的第一深度D1及最短距离T1的变异性的实验结果。
图4为本发明另一些实施例的非挥发性存储器装置在工艺阶段的剖面示意图。
附图标记：
100:非挥发性存储器装置
102:基板
104:穿隧氧化物层
105:第一凹口
106:牺牲层
108:绝缘衬层
112:第一绝缘材料
114:第二绝缘材料
115:第二凹口
122:第一多晶硅层(浮动栅极)
124:介电层
126:第二多晶硅层(控制栅极)
150:注入工艺
200:非挥发性存储器装置
D1:第一深度
H1:第一高度
H2:第二高度
H3:第三高度
R:区域
T1:最短距离
W1:第一宽度
W2:第二宽度
W3:第三宽度
具体实施方式
为使本发明的上述和其他目的、特征、优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。再者，本发明的不同范例中可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述结构之间的关系。
在此，「约」、「大约」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内。在此给定的数量为大约的数量，亦即，在没有特定说明的情况下，仍可隐含「约」、「大约」的含义。
本发明提供一种非挥发性存储器装置的制造方法，图1A至图1G为本发明一些实施例的非挥发性存储器装置100在工艺各个阶段的剖面示意图。在一些实施例中，非挥发性存储器装置为NOR型快闪存储器。
请参照图1A，依序形成穿隧氧化物层104及牺牲层106于基板102上。在一些实施例中，基板102可为半导体基板。在一些实施例中，基板102的材料可包括硅、砷化镓、氮化镓、硅化锗、绝缘层上覆硅(silicon on insulator,SOI)、其他合适的材料或上述材料的组合。在一些实施例中，亦可在基板102中形成其他的结构，例如，掺杂区域(未绘示)。在本实施例中，基板102为硅基板。可通过热氧化工艺形成穿隧氧化物层104。牺牲层106可为氮化物、氮氧化物、碳化物或其他合适的绝缘材料。可通过沉积工艺形成牺牲层106，例如，化学气相沉积工艺、原子层沉积工艺、其他合适的沉积工艺或上述的组合。在本实施例中，牺牲层106为氮化硅。
之后，进行图案化工艺，以形成穿过牺牲层106、穿隧氧化物层104且延伸至基板102中的多个沟槽。接着，顺应性地形成绝缘衬层108于上述多个沟槽中。绝缘衬层108可为由单一材料所形成的单层结构或由多种不同材料所形成的多层结构。在本说明书中，为了简化图式，在图1A至图1G所绘示的绝缘衬层108为单层结构。
在一些实施例中，绝缘衬层108为双层结构，在如此的实施例中，使用原位蒸汽产生法(in-situ steam generation,ISSG)顺应性地形成第一氧化硅层于上述多个沟槽中，之后，使用高深宽比填沟工艺(high aspect ratio process,e-HARP)顺应性地形成第二氧化硅层于第一氧化硅层上。在形成第一氧化硅层及第二氧化硅层之后，进行退火工艺，以提升绝缘衬层108的致密性。在如此的实施例中，第一氧化硅层具有极佳的均匀性与致密性。另一方面，第二氧化硅层可增加绝缘衬层108的厚度而不会消耗基板102中的硅原子，因此可保留较多的基板102的可用面积。在如此的实施例中，可增加基板102与后续的旋涂式玻璃之间的黏着性。此外，后续形成的第一绝缘材料112可能包括旋涂式玻璃(spin onglass,SOG)。旋涂式玻璃包括高分子等杂质。形成于第一绝缘材料112与穿隧氧化物层104之间的绝缘衬层108能够避免旋涂式玻璃直接接触穿隧氧化物层104，因而进一步改善非挥发性存储器装置100的良率。
接着，形成第一绝缘材料112并填入上述沟槽中。之后，进行平坦化工艺(例如，化学机械研磨工艺)，以使牺牲层106、绝缘衬层108及第一绝缘材料112的顶表面共平面。
第一绝缘材料112形成于基板102的主动区之间，且用以电隔离这些主动区。主动区位于穿隧氧化物层104下方。为了发挥良好的电绝缘效果，第一绝缘材料112可包括氮化物、氧化物、氮氧化物、其他合适的绝缘材料或上述的组合。为了使后续的刻蚀工艺具有良好的刻蚀选择性，绝缘衬层108与第一绝缘材料112可为不同的材料。在一些实施例中，绝缘衬层108的第一氧化硅层及第二氧化硅层是与第一绝缘材料112不同的氧化物材料。在本实施例中，第一绝缘材料112为旋涂式玻璃。旋涂式玻璃具有良好的填洞能力，有利于在当上述沟槽具有较高的深宽比时完整地填满上述沟槽，而避免产生空孔。于一实施例中，在将第一绝缘材料112填入上述沟槽之后，通过硬化工艺提高第一绝缘材料112的硬度。
接着，请参照图1B，进行注入工艺150，以将掺质注入于第一绝缘材料112中。
接着，请参照图1C，在进行注入工艺150之后，进行第一刻蚀工艺，以部分地移除第一绝缘材料112，从而于牺牲层106之间形成第一凹口105。第一刻蚀工艺可为干刻蚀、湿刻蚀或上述的组合。在一实施例中，第一刻蚀工艺为湿刻蚀。
接着，请参照图1D，于第一凹口105中填入第二绝缘材料114。之后，进行平坦化工艺(例如，化学机械研磨工艺)，使牺牲层106、绝缘衬层108及第二绝缘材料114的顶表面共平面。
第二绝缘材料114用以电隔离后续形成的浮动栅极122(绘示于图1F中)。为了发挥良好的电绝缘效果，第二绝缘材料114可包括氮化物、氧化物、氮氧化物、其他合适的绝缘材料或上述的组合。再者，为了使后续的刻蚀工艺具有良好的刻蚀选择性，牺牲层106、绝缘衬层108与第二绝缘材料114可为不同的材料。在本实施例中，第二绝缘材料114为高密度电浆(high-density plasma,HDP)氧化物。相较于旋涂式玻璃，高密度电浆氧化物具有较高的硬度及较佳的刻蚀抗性。因此，第二绝缘材料114在后续的第二刻蚀工艺中不会发生变形。
接着，请参照图1E，进行清洁工艺，以移除平坦化工艺后于牺牲层106表面的残留物(例如，氧化物)。之后，进行第二刻蚀工艺，以移除所有的牺牲层106及一部分的绝缘衬层108，从而在第二绝缘材料114之间形成第二凹口115，且露出穿隧氧化物层104。第二刻蚀工艺可为干刻蚀、湿刻蚀或上述的组合。在一些实施例中，第二刻蚀工艺为湿刻蚀。
接着，请参照图1F，形成第一多晶硅层122于第二凹口115中。之后，进行平坦化工艺(例如，化学机械研磨工艺)，使第二绝缘材料114的顶表面及第一多晶硅层122的顶表面共平面。
接着，请参照图1G，进行第三刻蚀工艺，以部分地移除第二绝缘材料114，使第二绝缘材料114的顶表面低于第一多晶硅层122的顶表面。第三刻蚀工艺可为干刻蚀、湿刻蚀或上述的组合。在一些实施例中，第三刻蚀工艺为干刻蚀。
接着，顺应性地形成介电层124于第一多晶硅层122及第二绝缘材料114上。介电层124可为由单一材料所形成的单层结构或由多种不同材料所形成的多层结构。为了简化图式，在图1G所绘示的介电层124为单层结构。介电层124的材料可包括氧化物、氮化物、氮氧化物、其他合适的介电材料或上述的组合。在一些实施例中，介电层124为由氧化硅/氮化硅/氧化硅所形成的三层结构。可通过化学气相沉积工艺形成介电层124。
接着，形成第二多晶硅层126于介电层124上。可通过合适的沉积工艺各自独立地形成第一多晶硅层122及第二多晶硅层126，例如，化学气相沉积工艺、原子层沈积工艺、其他合适的沉积工艺或上述工艺的组合。在一些实施例中，第一多晶硅层122及第二多晶硅层126可各自独立地为经过掺杂的多晶硅(例如，p型掺杂的多晶硅或n型掺杂的多晶硅)，因此具有较佳的导电性。在如此的实施例中，可视需要进行退火工艺，以使掺质均匀扩散于第一多晶硅层122及第二多晶硅层126中。在本说明书中，第一多晶硅层122可使用作为浮动栅极，且第二多晶硅层126可使用作为控制栅极。因此，第一多晶硅层122亦可称为「浮动栅极122」，且第二多晶硅层126亦可称为「控制栅极126」。
在形成控制栅极126之后，后续可进行其他已知的工艺(例如，图案化浮动栅极122与控制栅极126)，以完成非挥发性存储器装置100。关于其他已知的工艺，在此不再详述。
在本实施例中，第一绝缘材料112为旋涂式玻璃，且通过硬化工艺提高第一绝缘材料112的硬度。然而，由于旋涂式玻璃是一种基于高分子(polymer based)的材料，在硬化工艺之后，位于沟槽不同深度位置第一绝缘材料112的分子量会不同。更具体而言，在同一个沟槽中，相较于沟槽的中心区域或底部区域，在沟槽的顶部区域，第一绝缘材料112的硬化效果较佳，且经过硬化的第一绝缘材料112的分子量较大。另一方面，位于不同沟槽中的第一绝缘材料112，硬化效果也有所不同。
由于分子量不同，第一绝缘材料112的刻蚀抗性会随之不同。若是在硬化工艺之后直接进行第一刻蚀工艺，则位于同一片晶片上不同位置的第一绝缘材料112的刻蚀深度也会有所不同。若是位于沟槽顶部区域的第一绝缘材料112具有较大的分子量，则在第一刻蚀工艺之后，第一凹口105的深度会较浅。相似地，若是位于沟槽顶部区域的大分子量的第一绝缘材料112较厚，则第一凹口105的深度也会较浅。若第一凹口105的深度较浅，则第一绝缘材料112可能会突出于穿隧氧化物层104且位于牺牲层106之间。如此一来，当后续进行第二刻蚀工艺时，突出于穿隧氧化物层104的第一绝缘材料112会被部分地移除而变形(例如，宽度变窄)。若第一绝缘材料112变形，则相邻的第二凹口115会过于接近甚至连通。在后续形成浮动栅极122时，浮动栅极122也会依据第二凹口115的剖面轮廓而变形(亦即，浮动栅极122的剖面轮廓的宽度会变得比预期更宽)。因此，相邻的浮动栅极122过于接近甚至接触，进而导致存储器装置的操作错误或短路。如此一来，将导致存储器装置的效能、良率、操作一致性及数据保存能力均降低。
根据本实施例所提供的非挥发性存储器装置100的制造方法，可提高刻蚀工艺的均一性，并且避免第一绝缘材料112及浮动栅极122的变形。更详言之，在本实施例中，在第一刻蚀工艺之后，可确保第一绝缘材料112不突出于穿隧氧化物层104的顶表面，并且可确保主动区及穿隧氧化物层104受到绝缘衬层108及第一绝缘材料112的覆盖。如此一来，能够大幅提升存储器装置的效能、良率、操作一致性及数据保存能力。
更详言之，在本实施例中，在进行第一刻蚀工艺之前，进行注入工艺150，以将掺质注入于第一绝缘材料112中。受到注入工艺150的影响，第一绝缘材料112中的一部分的硅-氧键结断裂，因此，位于沟槽顶部区域的第一绝缘材料112的分子量变得较小，可增加第一绝缘材料112在第一刻蚀工艺期间的刻蚀速率。另一方面，受到注入工艺150的影响，位于沟槽顶部区域的第一绝缘材料112的分子量分布变得较为均匀。因此，可改善第一绝缘材料112的分子量均一性，有助于使位于不同位置第一绝缘材料112的刻蚀速率彼此相同或相近。如此一来，在第一刻蚀工艺期间，可大幅改善第一绝缘材料112的刻蚀深度的均一性。
如上所述，在本实施例中，在形成第二凹口115之前，可通过平坦化工艺(如图1D所示)及清洁工艺而部分地移除牺牲层106及第二绝缘材料114。请参照图1C，在形成第一凹口105之后，牺牲层106具有第一高度H1，且牺牲层106的顶部区域具有第一宽度W1。请参照图1E，在形成第二凹口115之后，第二凹口115具有小于第一高度H1的第二高度H2，且第二凹口115的顶部具有大于第一宽度W1的第二宽度W2。换言之，在本实施例中，即使牺牲层106的第二宽度因为注入工艺150而变窄，在进行平坦化工艺及清洁工艺之后，仍可将第二凹口115的开口宽度(亦即，第二宽度W2)控制在合适的范围内。在一些实施例中，第二高度H2相对于第一高度H1的比率H2/H1为0.65-0.85。在如此的实施例中，可使第二凹口115的开口宽度维持在合适的范围。如此一来，可进一步改善存储器装置的效能及良率。
请参照图1E，在形成第二凹口115之后，第二凹口115的顶部具有第二宽度W2，且第二凹口115的底部具有第三宽度W3。为了有利于形成第一多晶硅层122于第二凹口115中，并且避免在第一多晶硅层122中产生空孔或缝隙，在一实施例中，第二宽度W2相对于第三宽度W3的比率W2/W3至少为0.50。在一实施例中，第二高度H2相对于第二宽度W2的比率H2/W2为2.0-5.0。
再者，也可通过调整注入工艺150的注入能量而控制第二凹口115的开口宽度。在一些实施例中，注入能量为0.1-5.0keV，如此一来，注入深度容易控制在10-30nm，进而可避免牺牲层106的中间部分的宽度受到注入工艺150的影响而变窄，并且可进一步改善存储器装置的效能及良率。
此外，也可通过选择合适的掺质而控制第二凹口115的开口宽度。在一些实施例中，掺质的原子量或分子量为30-75。如此一来，不需要很大的注入能量就能够将掺质注入到所需的注入深度，且注入深度的均一性较佳。此外，这样的掺质在进入第一绝缘材料112及牺牲层106后不容易移动至其他层(例如，穿隧氧化物层104或是主动区)。因此，可降低影响其他元件的特性(例如，电阻值)的可能。如此一来，可进一步改善存储器装置的效能及良率。在一些实施例中，掺质包括但不限于磷、砷、氟或氟化硼(BF2)。在本实施例中，掺质为磷。在一些实施例中，掺质浓度的范围为1013-1014原子/cm3。
图2为图1C中区域R的放大剖面示意图。在第一刻蚀工艺期间，第一绝缘材料112的刻蚀速率远大于绝缘衬层108的刻蚀速率。因此，与位于第一凹口105边缘区域的第一绝缘材料112相比，位于第一凹口105中心区域的第一绝缘材料112具有较大的刻蚀深度。
于现有的快闪存储器的工艺中，当进行第二刻蚀工艺时，突出于穿隧氧化物层104的第一绝缘材料112会被部分地移除而变形，进而导致存储器装置的效能、良率、操作一致性及数据保存能力均降低。请同时参照图1C及图2，在本实施例中，第一凹口105的最低点低于基板102的顶表面，且第一绝缘材料112的最高点齐平于或低于穿隧氧化物层104的顶表面。如此一来，可避免因第二刻蚀工艺造成的第一绝缘材料112的变形，进而改善存储器装置的效能、良率、操作一致性及数据保存能力。
请同时参照图1C及图2，在本实施例中，在第一刻蚀工艺之后，位于主动区的侧壁及穿隧氧化物层104的侧壁的绝缘衬层108及第一绝缘材料112并未被移除。换言之，主动区及穿隧氧化物层104仍受到绝缘衬层108及第一绝缘材料112的覆盖而并未被暴露出来。在沉积第二绝缘材料114期间，绝缘衬层108及第一绝缘材料112可保护主动区及穿隧氧化物层104，使主动区及穿隧氧化物层104不会受到沉积工艺所使用的电浆伤害。如此一来，可避免主动区及穿隧氧化物层104的损伤，而进一步改善存储器装置的效能、良率、操作一致性及数据保存能力。
请参照图2，在形成第一凹口105之后，第一凹口105的最低点至基板102的顶表面的距离为第一深度D1，且基板102的顶表面与第一绝缘材料112的顶表面之间具有最短距离T1。为了避免第一绝缘材料112的变形，且避免主动区及穿隧氧化物层104的损伤，在一实施例中，最短距离T1相对于第一深度D1的比率为1.5-4。
在一些实施例中，第一刻蚀工艺为两步骤的湿刻蚀，且使用缓冲氢氟酸(bufferedhydrofluoric acid,BHF)作为刻蚀溶液。如此一来有助于改善第一绝缘材料112在第一刻蚀工艺期间的刻蚀均匀性。
再者，在本实施例中，第一刻蚀工艺包括第一步骤及第二步骤。在第一步骤中，第一刻蚀溶液的缓冲氢氟酸的浓度较高，且第一绝缘材料112的刻蚀速率较高。因此，可有利于刻蚀具有高深宽比的第一凹口105，并且可减少刻蚀步骤所需的时间。在第二步骤中，第二刻蚀溶液的缓冲氢氟酸的浓度较低，且刻蚀的等向性(isotropicity)较高。因此，可有助于使第一凹口105的底部分成为如上所述的剖面轮廓，并且可有助于改善第一绝缘材料112的刻蚀均一性。
为了证明注入工艺对第一绝缘材料112的刻蚀均一性的影响，本案发明人进行了实验，并将结果显示于图3A及图3B。图3A及图3B绘示出比较例1及实施例1的测试结构的最短距离T1及第一深度D1的均一性的实验结果。
实施例1的测试结构依照上述图1A到图1C所说明的相关步骤而制造，并且在进行如图1B所示的注入工艺150之后，才进行第一刻蚀工艺。比较例1的测试结构依照与实施例1相似的步骤而制造，差别在于比较例1在进行第一刻蚀工艺之前，并未进行如图1B所示的注入工艺150。对实施例1与比较例1的测试结构分别选取5个位置(其中1个取样位置位于晶片中心，另外4个取样位置位于晶片的边缘)，测定第一凹口105的剖面轮廓，并将最短距离T1及第一深度D1的统计结果分别显示于图3A及图3B。
在图3A中，若最短距离T1的最大值与最小值的差值越小，代表最短距离T1的均一性越佳。相似地，在图3B中，若第一深度D1的最大值与最小值的差值越小，代表第一深度D1的均一性越佳。
请参照图3A，对比较例1的测试结构而言，最短距离T1的最大值与最小值的差值为约5.8nm。对实施例1的测试结构而言，最短距离T1的最大值与最小值的差值为约3.8nm。请参照图3B，对比较例1的测试结构而言，第一深度D1的最大值与最小值的差值为约11.0nm。对实施例1的测试结构而言，第一深度D1的最大值与最小值的差值为约4.0nm。
由以上实验结果可证明，在进行第一刻蚀工艺之前进行注入工艺150，可明显改善提升第一绝缘材料112的刻蚀均一性。因此，能够改善存储器装置的效能、良率、操作一致性及数据保存能力。
图4为本发明另一些实施例的非挥发性存储器装置200在工艺阶段的剖面示意图。图4相似于图1A。在图4，相同于图1A所绘示的元件使用相同的标号表示。为了简化说明，关于相同于图1A所绘示的元件及其形成工艺步骤，在此不再详述。
请参照图4，在本实施例中，在平坦化工艺之后，第一绝缘材料112的顶表面高于牺牲层106的顶表面。换言之，在进行注入工艺150时，牺牲层106的顶表面并未被暴露。第一绝缘材料112的顶表面与牺牲层106的顶表面之间的距离为第三高度H3。在本实施例中，第三高度H3为15-40nm，如此可大幅减少进入牺牲层106及绝缘衬层108中的掺质。因此，即使进行注入工艺150，牺牲层106及绝缘衬层108的刻蚀速率也不会大幅增加，而能够避免牺牲层106的剖面轮廓变形(亦即，牺牲层106的剖面轮廓的宽度变窄)。如此一来，可改善存储器装置的效能及良率。
综上所述，根据本发明实施例所提供的非挥发性存储器装置的制造方法，在刻蚀第一绝缘材料之前，进行注入工艺将合适的掺质注入到第一绝缘材料的表面中。藉此可提高第一绝缘材料在刻蚀工艺的均一性，并且避免第一绝缘材料及浮动栅极的变形。如此一来，能够大幅提升存储器装置的效能、良率、操作一致性及数据保存能力。再者，根据本发明实施例所提供的非挥发性存储器装置的制造方法可轻易地整合至既有的工艺中，而不需额外更换或修改生产设备。如此一来，不会明显增加工艺的复杂度及生产成本。
根据本发明实施例所提供的非挥发性存储器装置的制造方法，在刻蚀旋涂式玻璃之前，进行注入工艺将合适的掺质注入到旋涂式玻璃的表面中。在注入工艺之后，旋涂式玻璃中的一部分的硅-氧键结断裂，进而使位于表面的旋涂式玻璃的分子量分布较为均匀。因此，可提高刻蚀工艺的均一性，并且避免旋涂式玻璃及浮动栅极的变形。如此一来，能够大幅提升存储器装置的效能、良率、操作一致性及数据保存能力。
虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
Claims (13)
1.一种非挥发性存储器装置的制造方法，其特征在于，包括：
形成一牺牲层于一基板上；
形成一沟槽穿过该牺牲层且延伸至该基板中；
填入一第一绝缘材料于该沟槽中；
进行一注入工艺，以将一掺质注入于该第一绝缘材料中；
在进行该注入工艺之后，部分地移除该第一绝缘材料，以形成一第一凹口于该牺牲层之间，其中该第一凹口的一最低点低于该基板的一顶表面；
填入一第二绝缘材料于该第一凹口中；
移除该牺牲层，以形成一第二凹口相邻于该第二绝缘材料；
形成一第一多晶硅层于该第二凹口中；
部分地移除该第二绝缘材料，使该第二绝缘材料的一顶表面低于该第一多晶硅层的一顶表面；
形成一介电层于该第一多晶硅层上；以及
形成一第二多晶硅层于该介电层上。
2.如权利要求1所述的非挥发性存储器装置的制造方法，其特征在于，该掺质的原子量或分子量为30-75。
3.如权利要求1所述的非挥发性存储器装置的制造方法，其特征在于，该掺质包括磷、砷、氟或氟化硼。
4.如权利要求1所述的非挥发性存储器装置的制造方法，其特征在于，该注入工艺的注入能量为0.1-5.0keV。
5.如权利要求1所述的非挥发性存储器装置的制造方法，其特征在于，该注入工艺的注入深度为10-30nm。
6.如权利要求1所述的非挥发性存储器装置的制造方法，其特征在于，在形成该第一凹口之后，该第一凹口的该最低点至该基板的该顶表面的距离为第一深度D1，该基板的该顶表面与该第一绝缘材料的一顶表面之间具有最短距离T1，且该最短距离T1相对于该第一深度D1的比率为1.5-4。
7.如权利要求1所述的非挥发性存储器装置的制造方法，其特征在于，在形成该第一凹口之后，该牺牲层具有一第一高度H1，在形成该第二凹口之后，该第二凹口具有一第二高度H2，且该第二高度H2相对于该第一高度H1的比率H2/H1为0.65-0.85。
8.如权利要求7所述的非挥发性存储器装置的制造方法，其特征在于，在形成该第二凹口之后，该第二凹口的顶部区域具有第二宽度W2，该第二凹口的底部分具有第三宽度W3，且该第二宽度W2相对于该第三宽度W3的比率W2/W3至少为0.50。
9.如权利要求8所述的非挥发性存储器装置的制造方法，其特征在于，在形成该第二凹口之后，该第二高度H2相对于该第二宽度W2的比率H2/W2为2.0-5.0。
10.如权利要求1所述的非挥发性存储器装置的制造方法，其特征在于，通过一湿刻蚀部分地移除该第一绝缘材料，且其中该湿刻蚀包括：
使用一第一刻蚀溶液刻蚀该第一绝缘材料，其中该第一刻蚀溶液具有一第一浓度；以及
使用一第二刻蚀溶液刻蚀该第一绝缘材料，其中该第二刻蚀溶液具有小于该第一浓度的一第二浓度。
11.如权利要求1所述的非挥发性存储器装置的制造方法，其特征在于，更包括：
在形成该沟槽之后，顺应性地形成一绝缘衬层于该基板及该牺牲层上，其中形成该绝缘衬层包括使用原位蒸汽产生法及高深宽比填沟工艺。
12.如权利要求1所述的非挥发性存储器装置的制造方法，其特征在于，更包括：
在进行该注入工艺之前，进行一平坦化工艺，以使该第一绝缘材料的一顶表面与该牺牲层的一顶表面齐平。
13.如权利要求1所述的非挥发性存储器装置的制造方法，其特征在于，更包括：
在进行该注入工艺之前，进行一平坦化工艺，以使该第一绝缘材料的一顶表面高于该牺牲层的一顶表面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109143436A TWI802829B (zh) | 2020-12-09 | 2020-12-09 | 非揮發性記憶體裝置的製造方法 |
| TW109143436 | 2020-12-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114613776A true CN114613776A (zh) | 2022-06-10 |
Family
ID=81849274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011580103.1A Pending CN114613776A (zh) | 2020-12-09 | 2020-12-28 | 非挥发性存储器装置的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11818884B2 (zh) |
| CN (1) | CN114613776A (zh) |
| TW (1) | TWI802829B (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6930018B2 (en) * | 2002-07-16 | 2005-08-16 | Texas Instruments Incorporated | Shallow trench isolation structure and method |
| KR100605510B1 (ko) * | 2004-12-14 | 2006-07-31 | 삼성전자주식회사 | 제어게이트 연장부를 갖는 플래시메모리소자의 제조방법 |
| US7709345B2 (en) | 2006-03-07 | 2010-05-04 | Micron Technology, Inc. | Trench isolation implantation |
| KR100772554B1 (ko) * | 2006-03-30 | 2007-11-02 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 소자 분리막 형성방법 |
| KR100869845B1 (ko) * | 2006-12-04 | 2008-11-21 | 주식회사 하이닉스반도체 | 산화막 패턴의 형성 방법 및 이를 이용한 반도체 소자의패터닝 방법 |
| KR20100102982A (ko) * | 2009-03-12 | 2010-09-27 | 삼성전자주식회사 | 반도체 장치 |
| KR20140032238A (ko) * | 2012-09-06 | 2014-03-14 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| TWI500117B (zh) * | 2013-01-07 | 2015-09-11 | Winbond Electronics Corp | 非揮發性記憶體之製造方法 |
| TWI701770B (zh) * | 2018-07-24 | 2020-08-11 | 華邦電子股份有限公司 | 非揮發性記憶體裝置及其製造方法 |
-
2020
- 2020-12-09 TW TW109143436A patent/TWI802829B/zh active
- 2020-12-28 CN CN202011580103.1A patent/CN114613776A/zh active Pending
-
2021
- 2021-12-08 US US17/545,519 patent/US11818884B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US11818884B2 (en) | 2023-11-14 |
| US20220181339A1 (en) | 2022-06-09 |
| TWI802829B (zh) | 2023-05-21 |
| TW202224144A (zh) | 2022-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100406180B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| US8637913B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| CN109755252B (zh) | 一种存储器件及其制造方法 | |
| US11251273B2 (en) | Non-volatile memory device and method for manufacturing the same | |
| US8399323B2 (en) | Method for fabricating vertical channel type nonvolatile memory device | |
| CN108899321B (zh) | 快闪存储器的制造方法 | |
| US10566337B2 (en) | Method of manufacturing memory device | |
| KR20120131048A (ko) | 측벽오픈부를 갖는 반도체장치 제조 방법 | |
| KR100567624B1 (ko) | 반도체 장치의 제조 방법 | |
| US7858491B2 (en) | Method of fabricating semiconductor device | |
| US7402487B2 (en) | Process for fabricating a semiconductor device having deep trench structures | |
| CN112466890B (zh) | 一种3d nand存储器件及其制造方法 | |
| TWI802829B (zh) | 非揮發性記憶體裝置的製造方法 | |
| CN111162077B (zh) | 半导体结构及其形成方法 | |
| US11515403B2 (en) | Semiconductor device and method | |
| KR100811576B1 (ko) | 플래시 ｅ２ｐｒｏｍ 셀의 활성 영역에 자기 정렬된 플로팅 게이트 폴리를 형성하는 방법 | |
| CN113539938A (zh) | 存储器结构的制造方法 | |
| US20070202647A1 (en) | Method for manufacturing non volatile memory cells integrated on a semiconductor substrate | |
| CN110828465B (zh) | 非易失性存储器装置及其制造方法 | |
| CN1193420C (zh) | 具有理想栅极轮廓的半导体器件及其制造方法 | |
| US20070221979A1 (en) | Method for production of memory devices and semiconductor memory device | |
| JP2013105812A (ja) | シリコン膜の形成方法及び半導体装置の製造方法 | |
| KR100652383B1 (ko) | 반도체 장치의 제조 방법 | |
| CN113972257A (zh) | 半导体结构及其形成方法 | |
| CN116940116A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |