KR20100028827A - 반도체 소자 제조 방법 및 이를 이용한 수직 채널형 비휘발성 메모리 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 및 이를 이용한 수직 채널형 비휘발성 메모리 소자 제조 방법 Download PDF

Info

Publication number
KR20100028827A
KR20100028827A KR1020080087742A KR20080087742A KR20100028827A KR 20100028827 A KR20100028827 A KR 20100028827A KR 1020080087742 A KR1020080087742 A KR 1020080087742A KR 20080087742 A KR20080087742 A KR 20080087742A KR 20100028827 A KR20100028827 A KR 20100028827A
Authority
KR
South Korea
Prior art keywords
film
layer
contact hole
charge
memory device
Prior art date
Application number
KR1020080087742A
Other languages
English (en)
Inventor
주문식
조흥재
김용수
최원준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080087742A priority Critical patent/KR20100028827A/ko
Publication of KR20100028827A publication Critical patent/KR20100028827A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자 제조 방법 및 이를 이용한 수직 채널형 비휘발성 메모리 소자 제조 방법에 관한 것이다. 본 발명은 수직 채널형 비휘발성 메모리 소자 제조 방법에 있어서, 기판 상에, 게이트 전극용 도전막 및 층간절연막을 번갈아 형성하는 단계; 상기 번갈아 형성된 게이트 전극용 도전막 및 층간절연막을 선택적으로 식각하여 상기 기판을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀의 내벽에 전하차단막을 형성하는 단계; 상기 전하차단막이 형성된 콘택홀의 내벽에 전하트랩막을 형성하는 단계; 상기 전하트랩막이 형성된 콘택홀의 내벽에 상기 전하트랩막의 손상을 방지하는 터널링층을 형성하는 단계; 상기 콘택홀 저면에 형성된 터널링층, 전하트랩막 및 전하차단막을 식각하는 단계; 상기 터널링층을 식각베리어로, 상기 터널링층, 전하트랩막 및 전하차단막 식각 과정에서 상기 콘택홀 저면에 형성된 자연산화막을 제거하는 단계; 및 상기 자연산화막이 제거된 콘택홀 내벽에 채널용 막을 형성하는 단계를 포함한다. 본 발명에 따르면, 자연산화막 제거시 질화막의 손상을 방지할 수 있다. 특히, 수직채널형 비휘발성 메모리 소자 제조시 전하트랩막 상에 터널링층을 형성함으로써, 전하트랩막의 손상을 방지할 수 있으며, 이를 통해 메모리 소자의 데이터 보유(data retention) 특성을 향상시킬 수 있다.
비휘발성 메모리 소자

Description

반도체 소자 제조 방법 및 이를 이용한 수직 채널형 비휘발성 메모리 소자 제조 방법{METHOD FOR FABRICANG THE SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE VERTICAL CHANNEL TYPE NON-VOLATILE MEMORY DEVICE USING THE SAME}
본 발명은 반도체 소자 제조 방법에 관한 것으로, 보다 상세히는 반도체 소자 제조 방법 및 이를 이용한 수직 채널형 비휘발성 메모리 소자 제조 방법에 관한 것이다.
비휘발성 메모리 소자는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 소자로서, 특히, 전하트랩막에 전하를 트랩하여 데이터를 저장하는 메모리 소자를 전하트랩형 비휘발성 메모리 소자라 한다.
전하트랩형 비휘발성 메모리 소자는 기판상에 형성된 터널절연막, 전하트랩막, 전하차단막 및 게이트 전극으로 이루어지며, 전하트랩막의 깊은 준위 트랩 사이트(deep level trap site)에 전하를 트랩시킴으로써 데이터를 저장하게 된다.
그러나, 종래 기술에 따른 평판형 비휘발성 메모리 소자의 경우, 메모리 소 자의 집적도 향상에 한계가 있다. 따라서, 최근에는 기판으로부터 수직으로 스트링을 배열하는 수직 채널형 비휘발성 메모리 소자가 제안되고 있다. 여기서, 수직 채널형 비휘발성 메모리 소자는 기판상에 하부 선택 트랜지스터, 복수의 메모리 셀 및 상부 선택 트랜지스터가 차례로 적층된 구조로, 기판으로부터 수직으로 배열되는 스트링을 통해 메모리 소자의 집적도를 향상시킬 수 있다.
이하, 도면을 참조하여 종래기술에 따른 수직 채널형 비휘발성 메모리 소자 및 그 제조 방법을 상세히 살펴보도록 한다.
도 1a 내지 도 1e는 종래기술에 따른 수직채널형 비휘발성 메모리 소자의 제조 공정을 설명하기 위한 공정 단면도이다.
도 1a에 도시된 바와 같이, 기판(10) 상에 층간절연막(11A) 및 게이트 전극용 도전막(12A)을 형성한 후, 게이트 전극용 도전막(12A) 및 층간절연막(11A)을 식각하여 기판(10)을 노출시키는 콘택홀을 형성한다.
이어서, 콘택홀의 내벽에 게이트 절연막(13A)을 형성한 후, 게이트 절연막(13A)이 형성된 콘택홀 내에 채널용막(14A)을 매립한다. 이로써, 수직으로 배열되는 스트링의 하부 선택트랜지스터가 형성된다.
도 1b에 도시된 바와 같이, 하부 선택트랜지스터가 형성된 결과물 상에, 층간절연막(11B) 및 게이트 전극용 도전막(12B)을 번갈아 형성한다. 여기서, 게이트 전극용 도전막(12B)은 스트링을 구성하는 메모리 셀의 수에 대응되도록 반복하여 형성된다.
이어서, 층간절연막(11B) 및 게이트 전극용 도전막(12B)을 식각하여 하부 선택트랜지스터의 게이트 절연막(13A) 및 채널용막(14A)을 노출시키는 콘택홀(C)을 형성한다.
도 1c에 도시된 바와 같이, 콘택홀(C) 내벽에 전하차단막(15)을 형성한 후, 전하차단막(15) 상에 질화막(16)을 형성한다. 여기서, 전하차단막(15)은 전하가 질화막(16)을 통과하여 게이트 전극 방향으로 이동하는 것을 방지한다. 또한, 질화막(16)은 전하의 터널링에 따른 에너지 장벽막으로 제공되는 동시에, 깊은 준위 트랩 사이트에 전하를 트랩하여 데이터를 저장하는 실질적인 데이터 저장소로서 제공된다. 즉, 질화막(16)은 전하트랩막 및 터널절연막으로서의 역할을 모두 수행하게 된다.
도 1d에 도시된 바와 같이, 콘택홀 저면에 형성된 질화막(16) 및 전하차단막(15)을 식각한다. 이때, 질화막(16) 및 전하차단막(15)을 식각하는 과정에서 콘택홀 저면에 자연산화막(17)이 형성될 수 있다.
도 1e에 도시된 바와 같이, 습식 식각 공정을 수행하여 콘택홀 저면에 형성된 자연산화막(17)을 제거한다. 이때, 습식 식각 공정은 질화막(16)을 식각베리어로 하여 수행된다. 따라서, 자연산화막(17)의 제거 공정에서 질화막(16)이 손상될 수 있으며, 이는 질화막(16)에 트랩된 전하의 손실을 유발하여 메모리 소자의 데이터 보유(data retention) 특성 저하를 초래하게 된다.
이어서, 자연산화막(17)이 제거된 콘택홀의 내벽에 채널용막(18)을 형성한 후, 채널용막(18)이 형성된 결과물의 전체 구조상에 절연막(19)을 형성한다. 이어 서, 절연막(19)이 형성된 결과물에 대해 최상부의 층간절연막(11B)이 노출될때까지 평탄화 공정을 수행한다. 이로써, 수직으로 배열되는 스트링의 복수의 메모리 셀이 형성된다.
이어서, 복수의 메모리 셀이 형성된 결과물 상에 게이트 전극용 도전막(12C) 및 층간절연막(11C)을 형성한 후, 층간절연막(11C) 및 게이트 전극용 도전막(12C)을 식각하여 하부의 메모리 셀을 노출시키는 콘택홀을 형성한다.
이어서, 콘택홀의 내벽에 게이트 절연막(13C)을 형성한 후, 게이트 절연막(13C)이 형성된 콘택홀 내에 채널용막(14C)을 매립하여 수직으로 배열되는 스트링의 상부 선택트랜지스터를 형성한다. 이로써, 기판(10)으로부터 수직으로 배열되는 스트링이 형성된다.
앞서 설명한 바와 같이, 전술한 바와 같은 종래기술에 따르면 질화막(16)은 메모리 셀의 전하트랩막 및 터널절연막으로서의 역할을 모두 수행하게 된다. 따라서, 자연산화막(17)의 제거 공정에서 질화막(16)이 손상되는 경우, 질화막(16)에 트랩된 전하의 손실을 유발하게 되며, 이는 메모리 소자의 데이터 보유(data retention) 특성 저하를 초래하게 된다.
본 발명은 상기 문제점을 해결하기 위해 제안된 것으로, 자연산화막 제거시 질화막의 손상 방지를 위한 터널링층을 질화막 상에 형성하는 반도체 소자 제조 방법 및 이를 이용한 수직채널형 비휘발성 메모리 소자 제조 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위해 제안된 본 발명은 수직 채널형 비휘발성 메모리 제조 방법에 있어서, 기판 상에, 게이트 전극용 도전막 및 층간절연막을 번갈아 형성하는 단계; 상기 번갈아 형성된 게이트 전극용 도전막 및 층간절연막을 선택적으로 식각하여 상기 기판을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀의 내벽에 전하차단막을 형성하는 단계; 상기 전하차단막이 형성된 콘택홀의 내벽에 전하트랩막을 형성하는 단계; 상기 전하트랩막이 형성된 콘택홀의 내벽에 상기 전하트랩막의 손상을 방지하는 터널링층을 형성하는 단계; 상기 콘택홀 저면에 형성된 터널링층, 전하트랩막 및 전하차단막을 식각하는 단계; 상기 터널링층을 식각베리어로, 상기 터널링층, 전하트랩막 및 전하차단막 식각 과정에서 상기 콘택홀 저면에 형성된 자연산화막을 제거하는 단계; 및 상기 자연산화막이 제거된 콘택홀 내벽에 채널용 막을 형성하는 단계를 포함하는 것을 다른 특징으로 한다.
본 발명에 따르면, 질화막 상에 터널링층을 형성함으로써, 자연산화막 제거시 질화막의 손상을 방지할 수 있다. 특히, 수직채널형 비휘발성 메모리 소자 제조시 전하트랩막 상에 터널링층을 형성함으로써, 전하트랩막의 손상을 방지할 수 있으며, 이를 통해 메모리 소자의 데이터 보유(data retention) 특성을 향상시킬 수 있다.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 과장될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 2a 내지 도 2c는 본 발명의 제1 실시예에 따른 수직채널형 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 기판(20) 상에 소정의 물질막을 형성한다. 여기서, 물질막은 절연막으로 이루어지거나 절연막과 도전막을 번갈아 적층하여 형성되는 것이 바람직하다.
이어서, 물질막을 식각하여 소정 패턴(21)을 형성한다. 여기서, 소정 패 턴(21)은 반도체 소자 제조시 형성되는 다양한 패턴을 포함하며, 일 실시예로서, 하부 기판(20)의 표면을 노출시키는 콘택홀일 수 있다.
이어서, 소정 패턴이 형성된 결과물의 전면에 질화막(22)을 형성한다. 여기서, 질화막(22)은 실리콘 함유량이 높은 질화막 및 Si3N4 중 하나 또는 이들의 조합으로 이루어지는 것이 바람직하다.
이어서, 질화막(22) 상에 후속 자연산화막 제거 공정시 질화막(22)의 손상을 방지하기 위한 보호막(23)을 형성한다. 여기서, 보호막(23)은 습식 식각 공정시 식각 저항성이 큰 물질로 이루어지는 것이 바람직하며, 특히, 결정화된 Al2O3막, HfO2막 또는 ZrO2막으로 이루어지는 것이 더욱 바람직하다.
보호막(23)의 형성 공정을 보다 상세히 살펴보면 다음과 같다. 먼저, 질화막(22) 상에 터널링층용 물질막을 형성한다. 여기서, 터널링층용 물질막은 Al2O3막, HfO2막 또는 ZrO2막으로 이루어지는 것이 바람직하다. 이어서, 열처리 공정을 통해 터널링층용 물질막을 결정화시켜 보호막(23)을 형성한다. 이와 같은, 열처리 공정을 통해, 보호막(23)의 식각 저항성을 더욱 증가시킬 수 있으며, 열처리 공정은 RTP(Rapid Thermal Process)에 의해 수행되거나 로(furnace)를 이용하여 수행되는 것이 바람직하다. 또한, 700 내지 1000℃ 의 온도에서 수행되는 것이 바람직하다.
도 2b에 도시된 바와 같이, 소정 패턴(21) 간의 갭영역 저면에 형성된 보호막(23) 및 질화막(22)을 식각한다. 여기서, 보호막(23) 및 질화막(22)의 식각 공정은 건식 식각으로 수행되는 것이 바람직하며, 이때, 상기 갭영역 저면에 자연산화 막(24)이 형성될 수 있다.
도 2c에 도시된 바와 같이, 보호막(23)을 식각베리어로, 자연산화막(24)을 제거한다. 여기서, 자연산화막(24)의 제거 공정은 DHF(dilute HF)를 이용하는 습식 식각 공정에 의해 수행되는 것이 바람직하다. 이때, 보호막(23)을 통해 질화막(22)의 손상을 방지되므로, 질화막(22)의 손상없이 자연산화막(24)을 제거하여 갭영역 저면의 기판(20)을 노출시킬 수 있다.
전술한 바와 같은 본 발명에 따르면, 소정 패턴의 측벽에 질화막(22)을 형성함에 있어서, 보호막(23)을 통해 자연산화막 제거시 질화막(22)의 손상을 방지할 수 있다. 즉, 질화막(22)의 손상없이 자연산화막을 제거하여 갭영역 저면의 기판(20)을 노출시킬 수 있다.
도 3a 내지 도 3e는 본 발명의 제2 실시예에 따른 수직 채널형 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도 3a에 도시된 바와 같이, 기판(30) 상에 층간절연막(31A) 및 게이트 전극용 도전막(32A)을 형성한 후, 게이트 전극용 도전막(32A) 및 층간절연막(31A)을 식각하여 기판(30)을 노출시키는 콘택홀을 형성한다.
이어서, 콘택홀의 내벽에 게이트 절연막(33A)을 형성한 후, 게이트 절연막(33A)이 형성된 콘택홀 내에 채널용막(34A)을 매립한다. 여기서, 채널용막(34A)은 에피택셜 실리콘막 또는 폴리실리콘막으로 이루어지는 것이 바람직하며, 폴리실리콘막의 경우 n형 불순물이 저농도 도핑된 폴리실리콘막 또는 불순물이 도핑되지 않은 폴리실리콘막인 것이 더욱 바람직하다. 이로써, 수직으로 배열되는 스트링의 하부 선택트랜지스터가 형성된다.
도 3b에 도시된 바와 같이, 하부 선택트랜지스터가 형성된 결과물 상에, 층간절연막(31B) 및 게이트 전극용 도전막(32B)을 번갈아 형성한다. 여기서, 게이트 전극용 도전막(32B)은 p형의 불순물이 고농도로 도핑된 폴리실리콘막으로 이루어지는 것이 바람직하다. 또한, 게이트 전극용 도전막(32B)은 스트링을 구성하는 메모리 셀의 수에 대응되도록 반복하여 형성된다.
이어서, 층간절연막(31B) 및 게이트 전극용 도전막(32B)을 식각하여 하부 선택트랜지스터의 게이트 절연막(33A) 및 채널용막(34A)을 노출시키는 콘택홀(C)을 형성한다.
도 3c에 도시된 바와 같이, 콘택홀(C) 내벽에 전하차단막(35)을 형성한다. 여기서, 전하차단막(35)은 전하가 후속 공정에 의해 형성되는 전하트랩막을 통과하여 게이트 전극 방향으로 이동하는 것을 방지하기 위한 것으로서, 화학기상증착(CVD) 공정에 의해 형성된 산화막 또는 Al2O3막으로 이루어지는 것이 바람직하다.
이어서, 전하차단막(35)이 형성된 콘택홀의 내벽에 전하트랩막(36)을 형성한다. 여기서, 전하트랩막(36)은 깊은 준위 트랩 사이트에 전하를 트랩하여 데이터를 저장하기 위한 것으로서, 질화막 또는 고유전율 절연막으로 이루어지는 것이 바람직하다. 예를 들어, 전하트랩막(36)은 실리콘의 함유량이 높은 질화막 및 Si3N4 중 하나 또는 이들의 조합으로 이루어지는 것이 더욱 바람직하다.
이어서, 전하트랩막(36)이 형성된 콘택홀의 내벽에 후속 자연산화막 제거시 전하트랩막(36)을 보호하기 위한 터널링층(37)을 형성한다. 여기서, 터널링층(37)은 전하트랩막(36)의 손상을 방지함과 동시에 전하의 터널링에 따른 에너지 장벽막으로서 제공된다. 따라서, 종래에 비해 메모리 소자의 데이터 보유(data retention) 특성을 향상시킬 수 있다.
여기서, 터널링층(37)은 습식 식각 공정시 식각 저항성이 큰 물질로 이루어지는 것이 바람직하며, 특히, 결정화된 Al2O3막, HfO2막 또는 ZrO2막으로 이루어지는 것이 더욱 바람직하다.
터널링층(37)의 형성 공정을 보다 상세히 살펴보면 다음과 같다. 먼저, 전하트랩막(36) 상에 터널링층용 물질막을 형성한다. 여기서, 터널링층용 물질막은 Al2O3막, HfO2막 또는 ZrO2막으로 이루어지는 것이 바람직하다. 이어서, 열처리 공정을 통해 터널링층용 물질막을 결정화시켜 터널링층(37)을 형성한다. 이와 같은, 열처리 공정을 통해, 터널링층(37)의 식각 저항성을 더욱 증가시킬 수 있으며, 열처리 공정은 RTP(Rapid Thermal Process)에 의해 수행되거나 로(furnace)를 이용하여 수행되는 것이 바람직하다. 또한, 700 내지 1000℃의 온도에서 수행되는 것이 바람직하다.
도 3d에 도시된 바와 같이, 콘택홀 저면에 형성된 터널링층(37), 전하트랩막(36) 및 전하차단막(35)을 식각한다. 여기서, 터널링층(37), 전하트랩막(36) 및 전하차단막(35)의 식각 공정은 건식 식각으로 수행되는 것이 바람직하며, 이때, 콘 택홀 저면에 자연산화막(38)이 형성될 수 있다.
도 3e에 도시된 바와 같이, 터널링층(37)을 식각베리어로, 자연산화막(38)을 제거한다. 여기서, 자연산화막(38)의 제거 공정은 DHF(dilute HF)를 이용하는 습식 식각 공정에 의해 수행되는 것이 바람직하다. 이때, 터널링층(37)을 통해 전하트랩막(36)이 보호되므로, 전하트랩막(36)의 손상없이 콘택홀 저면의 하부 선택트랜지스터의 채널용막(34A)을 노출시킬 수 있다.
이어서, 자연산화막(38)이 제거된 콘택홀의 내벽에 채널용막(39)을 형성한 후, 채널용막(39)이 형성된 결과물의 전체 구조상에 절연막(40)을 형성한다. 이어서, 절연막(40)이 형성된 결과물에 대해 최상부의 층간절연막(31B)이 노출될때까지 평탄화 공정을 수행한다. 이로써, 수직으로 배열되는 스트링의 복수의 메모리 셀이 형성된다.
이어서, 복수의 메모리 셀이 형성된 결과물 상에 게이트 전극용 도전막(32C) 및 층간절연막(31C)을 형성한 후, 층간절연막(31C) 및 게이트 전극용 도전막(12C)을 식각하여 콘택홀을 형성한다.
이어서, 콘택홀의 내벽에 게이트 절연막(33C)을 형성한 후, 게이트 절연막(33C)이 형성된 콘택홀 내에 채널용막(34C)을 매립하여 수직으로 배열되는 스트링의 상부 선택트랜지스터를 형성한다. 여기서, 채널용막(34C)은 에피택셜 실리콘막 또는 폴리실리콘막으로 이루어지는 것이 바람직하며, 폴리실리콘막의 경우 n형 불순물이 저농도 도핑된 폴리실리콘막 또는 불순물이 도핑되지 않은 폴리실리콘막인 것이 더욱 바람직하다. 이로써, 기판(30)으로부터 수직으로 배열되는 스트링이 형성된다.
앞서 설명한 바와 같이, 전술한 바와 같은 본 발명에 따르면, 수직 채널을 갖는 비휘발성 메모리 소자 제조시, 전하트랩막(36) 상에 터널링층(37)을 형성함으로써 자연산화막(38) 제거 과정에서 전하트랩막(36)의 손상을 방지할 수 있다. 또한, 터널링층(37)은 전하의 터널링에 따른 에너지 장벽막으로서의 역할을 하므로, 이를 통해 메모리 소자의 데이터 보유(data retention) 특성을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1e는 종래기술에 따른 수직 채널형 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 단면도.
도 2a 내지 도 2c는 본 발명의 제1 실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 공정 단면도.
도 3a 내지 도 3e는 본 발명의 제2 실시예에 따른 수직 채널형 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 단면도.
[도면의 주요 부분에 대한 부호의 설명]
20: 기판 21: 물질막
22: 질화막 23: 터널링층
24: 자연산화막 30: 기판
31: 층간절연막 32: 게이트 전극용 도전막
33: 게이트 절연막 34: 채널용막
35: 전하차단막 36: 전하트랩막
37: 터널절연막 38: 자연산화막
39: 채널용막 40: 절연막

Claims (4)

  1. 기판 상에, 게이트 전극용 도전막 및 층간절연막을 번갈아 형성하는 단계;
    상기 번갈아 형성된 게이트 전극용 도전막 및 층간절연막을 선택적으로 식각하여 상기 기판을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀의 내벽에 전하차단막을 형성하는 단계;
    상기 전하차단막이 형성된 콘택홀의 내벽에 전하트랩막을 형성하는 단계;
    상기 전하트랩막이 형성된 콘택홀의 내벽에 상기 전하트랩막의 손상을 방지하는 터널링층을 형성하는 단계;
    상기 콘택홀 저면에 형성된 터널링층, 전하트랩막 및 전하차단막을 식각하는 단계;
    상기 터널링층을 식각베리어로, 상기 터널링층, 전하트랩막 및 전하차단막 식각 과정에서 상기 콘택홀 저면에 형성된 자연산화막을 제거하는 단계; 및
    상기 자연산화막이 제거된 콘택홀 내벽에 채널용 막을 형성하는 단계
    를 포함하는 수직 채널형 비휘발성 메모리 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 터널링층은,
    결정화된 Al2O3막, HfO2막 또는 ZrO2막으로 이루어지는
    수직 채널형 비휘발성 메모리 소자 제조 방법.
  3. 제 1 항에 있어서,
    상기 터널링층 형성 단계는,
    상기 전하트랩막 상에 터널링층용 물질막을 형성하는 단계; 및
    열처리 공정을 통해 상기 터널링층용 물질막을 결정화시켜 상기 터널링층을 형성하는 단계
    수직 채널형 비휘발성 메모리 소자 제조 방법.
  4. 제 1 항에 있어서,
    상기 열처리 공정은,
    700 내지 1000℃의 온도에서 수행되는
    수직 채널형 비휘발성 메모리 소자 제조 방법.
KR1020080087742A 2008-09-05 2008-09-05 반도체 소자 제조 방법 및 이를 이용한 수직 채널형 비휘발성 메모리 소자 제조 방법 KR20100028827A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080087742A KR20100028827A (ko) 2008-09-05 2008-09-05 반도체 소자 제조 방법 및 이를 이용한 수직 채널형 비휘발성 메모리 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080087742A KR20100028827A (ko) 2008-09-05 2008-09-05 반도체 소자 제조 방법 및 이를 이용한 수직 채널형 비휘발성 메모리 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20100028827A true KR20100028827A (ko) 2010-03-15

Family

ID=42179318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080087742A KR20100028827A (ko) 2008-09-05 2008-09-05 반도체 소자 제조 방법 및 이를 이용한 수직 채널형 비휘발성 메모리 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20100028827A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137928B1 (ko) * 2010-10-22 2012-05-09 에스케이하이닉스 주식회사 비휘발성 메모리 장치 제조 방법
US8569827B2 (en) 2010-09-16 2013-10-29 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
US8748249B2 (en) 2011-04-29 2014-06-10 Samsung Electronics Co., Ltd. Vertical structure non-volatile memory device and method of manufacturing the same
US9076879B2 (en) 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
US10043816B2 (en) 2013-09-02 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor device, systems and methods of manufacture

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905574B2 (en) 2010-09-16 2018-02-27 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
US8569827B2 (en) 2010-09-16 2013-10-29 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
US9136395B2 (en) 2010-09-16 2015-09-15 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
US9356159B2 (en) 2010-09-16 2016-05-31 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
US10978479B2 (en) 2010-09-16 2021-04-13 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
US9793292B2 (en) 2010-09-16 2017-10-17 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
US10600801B2 (en) 2010-09-16 2020-03-24 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices
US8372732B2 (en) 2010-10-22 2013-02-12 Hynix Semiconductor Inc. Method for fabricating non-volatile memory device
KR101137928B1 (ko) * 2010-10-22 2012-05-09 에스케이하이닉스 주식회사 비휘발성 메모리 장치 제조 방법
US8748249B2 (en) 2011-04-29 2014-06-10 Samsung Electronics Co., Ltd. Vertical structure non-volatile memory device and method of manufacturing the same
US9076879B2 (en) 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
US9899411B2 (en) 2012-09-11 2018-02-20 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
US9559111B2 (en) 2012-09-11 2017-01-31 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
US10043816B2 (en) 2013-09-02 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor device, systems and methods of manufacture
US10541248B2 (en) 2013-09-02 2020-01-21 Samsung Electronics Co., Ltd. Semiconductor device, systems and methods of manufacture
US11545503B2 (en) 2013-09-02 2023-01-03 Samsung Electronics Co., Ltd. Semiconductor device, systems and methods of manufacture

Similar Documents

Publication Publication Date Title
US9515079B2 (en) Three dimensional memory device with blocking dielectric having enhanced protection against fluorine attack
KR101082098B1 (ko) 3차원 구조의 플래시 메모리소자의 제조방법
US9997462B2 (en) Semiconductor memory devices
KR101200488B1 (ko) 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
US9640548B2 (en) Method for fabricating non-volatile memory device
WO2012052298A1 (en) Vertical semiconductor memory device and manufacturing method thereof
KR20090093770A (ko) 수직형 반도체 소자 및 이의 제조 방법.
KR20130102893A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20170026924A (ko) 반도체 메모리 소자
KR20180137720A (ko) 반도체 장치
KR101060618B1 (ko) 전하 트랩형 비휘발성 메모리 소자 및 그 제조 방법
US10083978B2 (en) Semiconductor device and method of manufacturing the same
JP2013120786A (ja) 半導体記憶装置
KR20100028827A (ko) 반도체 소자 제조 방법 및 이를 이용한 수직 채널형 비휘발성 메모리 소자 제조 방법
KR20110121938A (ko) 수직 채널형 비휘발성 메모리 장치 제조방법
KR100757323B1 (ko) 전하 트랩형 비휘발성 메모리 장치 및 그 제조 방법
US10381449B2 (en) Method of manufacturing memory device
US9466605B2 (en) Manufacturing method of non-volatile memory
CN102903622B (zh) 存储器的制造方法
JP2009278098A (ja) フラッシュメモリ素子及びその製造方法
US20160172200A1 (en) Method for fabricating non-volatile memory device
TWI838683B (zh) 具有設置在溝渠中的閘極結構的集成晶片及其形成方法
KR20100111130A (ko) 수직형 불휘발성 메모리 소자 및 그 제조 방법
KR100771553B1 (ko) 전하트랩층을 갖는 매몰형 불휘발성 메모리소자 및 그제조방법
KR20180090656A (ko) 3차원 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid