CN112420721A - eflash器件的控制栅刻蚀方法 - Google Patents
eflash器件的控制栅刻蚀方法 Download PDFInfo
- Publication number
- CN112420721A CN112420721A CN202011337136.3A CN202011337136A CN112420721A CN 112420721 A CN112420721 A CN 112420721A CN 202011337136 A CN202011337136 A CN 202011337136A CN 112420721 A CN112420721 A CN 112420721A
- Authority
- CN
- China
- Prior art keywords
- etching
- control gate
- polysilicon
- pattern
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 167
- 238000000034 method Methods 0.000 title claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 74
- 229920005591 polysilicon Polymers 0.000 claims abstract description 72
- 230000002093 peripheral effect Effects 0.000 claims abstract description 22
- 238000003860 storage Methods 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 13
- 238000001039 wet etching Methods 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000002411 adverse Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 67
- 230000015654 memory Effects 0.000 description 7
- 239000002131 composite material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请涉及半导体集成电路制造技术领域，具体涉及一种eflash器件的控制栅刻蚀方法。包括：提供一eflash器件的存储区结构，存储区结构由下至上依次层叠的栅介质层、多晶硅浮栅、多晶硅间介质层、多晶硅控制栅和掩模层；在掩模层上开设刻蚀窗口；在刻蚀窗口的周壁上形成侧墙，通过侧墙定义出控制栅刻蚀图案；根据控制栅刻蚀图案进行干法刻蚀，刻蚀去除控制栅刻蚀图案位置处的多晶硅控制栅，使得刻蚀停止面位于多晶硅间介质层中；根据控制栅刻蚀图案进行湿法刻蚀，刻蚀去除在栅刻蚀图案位置处，剩余的多晶硅间介质层；使得多晶硅控制栅的刻蚀周面光滑。本申请可以解决相关技术中控制栅的顶端出现尖角，从而对产品的良率产生不利影响的问题。
Description
技术领域
本申请涉及半导体集成电路制造技术领域，具体涉及一种eflash器件的控制栅刻蚀方法。
背景技术
嵌入式快闪存储单元(Embedded Flash，eflash)，以其低成本、低功耗、存取速度快等性能优势，已经在非易失存储器领域占据越来越重要的地位。随着科技的发展，数据存储介质应用也由一些传统的非易失存储器专向闪存型存储器，以闪存为主要存储介质的大容量固态存储设备已经成为当今数据存储的主流方案之一。
通常，eflash的存储结构包括层叠在一起的浮栅和控制栅，该浮栅和控制栅之间形成复合介质层。通过向eflash的控制栅等电极施加不同的操作电压，实现对该eflash的读操作、写操作以及擦除操作的控制。eflash的存储内容取决于其存储结构中浮栅存储电子的状态，若浮栅为没有电子的状态，则eflash中的数据为1，若浮栅为有电子的状态，则eflash中的数据为0。
相关技术eflash的制作过程中需要对其控制栅进行刻蚀以制作字线，在对控制栅进行刻蚀前先在需要刻蚀去除的位置处形成刻蚀窗口，再通过干法刻蚀去除该刻蚀窗口位置处的控制栅材料和该复合介质层的表层，然后通过氢氟酸进一步出去刻蚀窗口位置处的剩余复合介质层，从而完成对控制栅的刻蚀。
图1示出了通过相关技术完成对控制栅刻蚀后的器件剖视结构示意图，包括层叠在一起的浮栅110和控制栅130，该浮栅110和控制栅130之间形成复合介质层120。相关技术中的控制栅刻蚀方法会使得控制栅的顶端出现如图1中A部分所示的尖角，从而对产品的良率产生不利影响。
发明内容
本申请提供了一种eflash器件的控制栅刻蚀方法，可以解决相关技术中控制栅的顶端出现尖角，从而对产品的良率产生不利影响的问题。
本申请提供一种eflash器件的控制栅刻蚀方法，所述eflash器件的控制栅刻蚀方法包括：
提供一eflash器件的存储区结构，所述存储区结构包括由下至上依次层叠的栅介质层、多晶硅浮栅、多晶硅间介质层、多晶硅控制栅和掩模层；
在所述掩模层上开设刻蚀窗口；
在所述刻蚀窗口的周壁上形成侧墙，通过所述侧墙定义出控制栅刻蚀图案；
根据所述控制栅刻蚀图案进行干法刻蚀，刻蚀去除所述控制栅刻蚀图案位置处的多晶硅控制栅，使得刻蚀停止面位于所述多晶硅间介质层中；
根据所述控制栅刻蚀图案进行湿法刻蚀，刻蚀去除在所述栅刻蚀图案位置处，剩余的多晶硅间介质层；使得所述多晶硅控制栅的刻蚀周面光滑。
可选的，所述多晶硅间介质层包括由下至上依次层叠的第一氧化层、氮化层和第二氧化层；
所述根据所述控制栅刻蚀图案进行干法刻蚀，刻蚀去除所述栅刻蚀图案位置处的多晶硅控制栅，使得刻蚀停止面位于所述多晶硅间介质层中的步骤，包括：
根据所述控制栅刻蚀图案进行干法刻蚀，刻蚀去除所述栅刻蚀图案位置处的多晶硅控制栅，使得刻蚀停止面位于所述多晶硅间介质层的氮化层中。
可选的，所述根据所述控制栅刻蚀图案进行湿法刻蚀，刻蚀去除在所述栅刻蚀图案位置处，剩余的多晶硅间介质层的步骤，包括：
采用非氢氟酸的刻蚀液对所述控制栅刻蚀图案进行湿法刻蚀，刻蚀去除在所述栅刻蚀图案位置处，剩余的多晶硅间介质层。
可选的，所述在所述掩模层上开设刻蚀窗口的步骤，包括：
通过光刻工艺在所述掩模层上定义出刻蚀窗口图案；
根据所述刻蚀窗口图案对所述掩模层进行刻蚀，形成所述刻蚀窗口。
可选的，所述在所述刻蚀窗口的周壁上形成侧墙，通过所述侧墙定义出控制栅刻蚀图案的步骤，包括：
沉积二氧化硅层，使得所述二氧化硅层覆盖在剩余的掩模层上、刻蚀窗口的周壁上和所述刻蚀窗口位置处的多晶硅控制栅上；
通过光刻工艺在所述二氧化硅层上定义出侧墙图案；
刻蚀去除所述侧墙图案以外的所述二氧化硅层，使得在所述刻蚀窗口的周壁上形成侧墙。
可选的，所述掩模层的厚度为3000埃至4000埃。
可选的，所述多晶硅控制栅的厚度为500埃至700埃。
可选的，所述多晶硅间介质层的厚度为120埃至160埃。
可选的，所述存储区结构位于所述eflash器件衬底层的沟道区上。
本申请技术方案，至少包括如下优点：通过先在所述掩模层上开设刻蚀窗口；在所述刻蚀窗口的周壁上形成侧墙，通过所述侧墙定义出控制栅刻蚀图案；根据所述控制栅刻蚀图案进行干法刻蚀，刻蚀去除所述控制栅刻蚀图案位置处的多晶硅控制栅，使得刻蚀停止面位于所述多晶硅间介质层中；根据所述控制栅刻蚀图案进行湿法刻蚀，刻蚀去除在所述栅刻蚀图案位置处，剩余的多晶硅间介质层；能够使得所述多晶硅控制栅的刻蚀周面光滑，以避免在控制栅的顶端等位置形成尖角，有利于提高产品良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术完成对控制栅刻蚀后的器件剖视结构示意图；
图2是本申请一实施例提供的eflash器件的控制栅刻蚀方法的流程图；
图3a至图3e示出了本申请一实施例提供的eflash器件的控制栅刻蚀方法，其各步骤完成后的器件剖视结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图2示出了本申请一实施例提供的eflash器件的控制栅刻蚀方法的流程图，图3a至图3e示出了本申请一实施例提供的eflash器件的控制栅刻蚀方法，其各步骤完成后的器件剖视结构示意图。参照图2，该eflash器件的控制栅刻蚀方法包括以下步骤：
步骤S1：提供一eflash器件的存储区结构，所述存储区结构包括由下至上依次层叠的栅介质层、多晶硅浮栅、多晶硅间介质层、多晶硅控制栅和掩模层。
参照图3a，其示出了步骤S1所提供的eflash器件的存储区结构剖视示意图。该存储区结构位于所述eflash器件衬底层的沟道区上，包括由下至上依次层叠的栅介质层210、多晶硅浮栅220、多晶硅间介质层230、多晶硅控制栅240和掩模层250，其中栅介质层210的厚度范围可以选择800埃至100埃，多晶硅浮栅220的厚度范围可以选择200埃至400埃，多晶硅间介质层230的厚度范围可以选择120埃至160埃，多晶硅控制栅240的厚度为500埃至700埃，掩模层250的厚度为3000埃至4000埃。
步骤S2：在该掩模层上开设刻蚀窗口。
可以选择的是通过光刻工艺在所述掩模层上定义出刻蚀窗口图案；根据所述刻蚀窗口图案对所述掩模层进行刻蚀，形成所述刻蚀窗口。参照图3b，其示出了步骤S2完成后的器件剖视结构示意图，从图3b可以看出，该刻蚀窗口251的打开，使得在该刻蚀窗口251位置处的多晶硅控制栅240外露。
步骤S3：在该刻蚀窗口的周壁上形成侧墙，通过所述侧墙定义出控制栅刻蚀图案。
在该刻蚀窗口的周壁上形成侧墙时通过以下步骤制作：先在步骤S2完成后的器件表面沉积二氧化硅层，使得该二氧化硅层覆盖在剩余的掩模层上、刻蚀窗口的周壁上和所述刻蚀窗口位置处的多晶硅控制栅上；再在该二氧化硅的表面覆盖光刻胶，通过光刻工艺定义出侧墙图案，即显影后的剩余光刻胶覆盖在侧墙位置上；然后刻蚀去除侧墙图案以外的所述二氧化硅层，使得位于所述刻蚀窗口的周壁上的二氧化硅层保留形成侧墙。步骤S3完成后的器件剖视结构示意图参照图3c，从图3c可以看出，该侧墙252位于剩余掩模层250的侧壁上，即刻蚀窗口的周壁上，该刻蚀窗口被该侧墙进一步限定出了控制栅刻蚀图案253。
步骤S4:根据所述控制栅刻蚀图案进行干法刻蚀，刻蚀去除所述控制栅刻蚀图案位置处的多晶硅控制栅，使得刻蚀停止面位于所述多晶硅间介质层中。
参照图3d，其示出了步骤S4完成后的器件剖视结构示意图，可以看出，该控制栅刻蚀图案253限定了需要被刻蚀去除的多晶硅控制栅240部分。该干法刻蚀从控制栅刻蚀图案253位置处的多晶硅控制栅240上表面向下刻蚀直至刻蚀到多晶硅间介质层230的中部。
步骤S5：根据所述控制栅刻蚀图案进行湿法刻蚀，刻蚀去除在所述栅刻蚀图案位置处，剩余的多晶硅间介质层；使得所述多晶硅控制栅的刻蚀周面光滑。
图3e为步骤S5完成后的器件剖面结构示意图，如图3e所示，在控制栅结构刻蚀完成后，该多晶硅控制栅240的刻蚀周面B光滑，无突出尖角，其中多晶硅控制栅240的刻蚀周面B指的是该多晶硅控制栅240由于被刻蚀形成的面，由于步骤S4和步骤S5中的刻蚀是由上往下的，因此该刻蚀面位于多晶硅控制栅240的周侧，即形成多晶硅控制栅240的刻蚀周面B。
本实施例通过先在所述掩模层上开设刻蚀窗口；在所述刻蚀窗口的周壁上形成侧墙，通过所述侧墙定义出控制栅刻蚀图案；根据所述控制栅刻蚀图案进行干法刻蚀，刻蚀去除所述控制栅刻蚀图案位置处的多晶硅控制栅，使得刻蚀停止面位于所述多晶硅间介质层中；根据所述控制栅刻蚀图案进行湿法刻蚀，刻蚀去除在所述栅刻蚀图案位置处，剩余的多晶硅间介质层；能够使得所述多晶硅控制栅的刻蚀周面光滑，以避免在控制栅的顶端等位置形成尖角，有利于提高产品良率。
本实施例中，该多晶硅间介质层包括由下至上依次层叠的第一氧化层、氮化层和第二氧化层；所述步骤S4：根据所述控制栅刻蚀图案进行干法刻蚀，刻蚀去除所述栅刻蚀图案位置处的多晶硅控制栅，使得刻蚀停止面位于所述多晶硅间介质层中的步骤，包括：
根据所述控制栅刻蚀图案进行干法刻蚀，刻蚀去除所述栅刻蚀图案位置处的多晶硅控制栅，使得刻蚀停止面位于所述多晶硅间介质层的氮化层中。
本实施例中，步骤S5：所述根据所述控制栅刻蚀图案进行湿法刻蚀，刻蚀去除在所述栅刻蚀图案位置处，剩余的多晶硅间介质层的步骤，包括：
采用非氢氟酸的刻蚀液对所述控制栅刻蚀图案进行湿法刻蚀，刻蚀去除在所述栅刻蚀图案位置处，剩余的多晶硅间介质层。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (9)
1.一种eflash器件的控制栅刻蚀方法，其特征在于，所述eflash器件的控制栅刻蚀方法包括：
提供一eflash器件的存储区结构，所述存储区结构包括由下至上依次层叠的栅介质层、多晶硅浮栅、多晶硅间介质层、多晶硅控制栅和掩模层；
在所述掩模层上开设刻蚀窗口；
在所述刻蚀窗口的周壁上形成侧墙，通过所述侧墙定义出控制栅刻蚀图案；
根据所述控制栅刻蚀图案进行干法刻蚀，刻蚀去除所述控制栅刻蚀图案位置处的多晶硅控制栅，使得刻蚀停止面位于所述多晶硅间介质层中；
根据所述控制栅刻蚀图案进行湿法刻蚀，刻蚀去除在所述栅刻蚀图案位置处，剩余的多晶硅间介质层；使得所述多晶硅控制栅的刻蚀周面光滑。
2.如权利要求1所述的eflash器件的控制栅刻蚀方法，其特征在于，所述多晶硅间介质层包括由下至上依次层叠的第一氧化层、氮化层和第二氧化层；
所述根据所述控制栅刻蚀图案进行干法刻蚀，刻蚀去除所述栅刻蚀图案位置处的多晶硅控制栅，使得刻蚀停止面位于所述多晶硅间介质层中的步骤，包括：
根据所述控制栅刻蚀图案进行干法刻蚀，刻蚀去除所述栅刻蚀图案位置处的多晶硅控制栅，使得刻蚀停止面位于所述多晶硅间介质层的氮化层中。
3.如权利要求1所述的eflash器件的控制栅刻蚀方法，其特征在于，所述根据所述控制栅刻蚀图案进行湿法刻蚀，刻蚀去除在所述栅刻蚀图案位置处，剩余的多晶硅间介质层的步骤，包括：
采用非氢氟酸的刻蚀液对所述控制栅刻蚀图案进行湿法刻蚀，刻蚀去除在所述栅刻蚀图案位置处，剩余的多晶硅间介质层。
4.如权利要求1所述的eflash器件的控制栅刻蚀方法，其特征在于，所述在所述掩模层上开设刻蚀窗口的步骤，包括：
通过光刻工艺在所述掩模层上定义出刻蚀窗口图案；
根据所述刻蚀窗口图案对所述掩模层进行刻蚀，形成所述刻蚀窗口。
5.如权利要求1所述的eflash器件的控制栅刻蚀方法，其特征在于，所述在所述刻蚀窗口的周壁上形成侧墙，通过所述侧墙定义出控制栅刻蚀图案的步骤，包括：
沉积二氧化硅层，使得所述二氧化硅层覆盖在剩余的掩模层上、刻蚀窗口的周壁上和所述刻蚀窗口位置处的多晶硅控制栅上；
通过光刻工艺在所述二氧化硅层上定义出侧墙图案；
刻蚀去除所述侧墙图案以外的所述二氧化硅层，使得在所述刻蚀窗口的周壁上形成侧墙。
6.如权利要求1所述的eflash器件的控制栅刻蚀方法，其特征在于，所述掩模层的厚度为3000埃至4000埃。
7.如权利要求1所述的eflash器件的控制栅刻蚀方法，其特征在于，所述多晶硅控制栅的厚度为500埃至700埃。
8.如权利要求1所述的eflash器件的控制栅刻蚀方法，其特征在于，所述多晶硅间介质层的厚度为120埃至160埃。
9.如权利要求1所述的eflash器件的控制栅刻蚀方法，其特征在于，所述存储区结构位于所述eflash器件衬底层的沟道区上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011337136.3A CN112420721B (zh) | 2020-11-25 | 2020-11-25 | eflash器件的控制栅刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011337136.3A CN112420721B (zh) | 2020-11-25 | 2020-11-25 | eflash器件的控制栅刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112420721A true CN112420721A (zh) | 2021-02-26 |
| CN112420721B CN112420721B (zh) | 2022-10-04 |
Family
ID=74842824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011337136.3A Active CN112420721B (zh) | 2020-11-25 | 2020-11-25 | eflash器件的控制栅刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112420721B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113394160A (zh) * | 2021-05-14 | 2021-09-14 | 上海华力集成电路制造有限公司 | 半导体器件的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111653480A (zh) * | 2020-05-09 | 2020-09-11 | 华虹半导体(无锡)有限公司 | 应用于存储器件制备过程中的刻蚀方法 |
| CN111696991A (zh) * | 2020-07-15 | 2020-09-22 | 华虹半导体(无锡)有限公司 | Nord闪存及其制作方法 |
-
2020
- 2020-11-25 CN CN202011337136.3A patent/CN112420721B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111653480A (zh) * | 2020-05-09 | 2020-09-11 | 华虹半导体(无锡)有限公司 | 应用于存储器件制备过程中的刻蚀方法 |
| CN111696991A (zh) * | 2020-07-15 | 2020-09-22 | 华虹半导体(无锡)有限公司 | Nord闪存及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113394160A (zh) * | 2021-05-14 | 2021-09-14 | 上海华力集成电路制造有限公司 | 半导体器件的制作方法 |
| CN113394160B (zh) * | 2021-05-14 | 2023-04-04 | 上海华力集成电路制造有限公司 | 半导体器件的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112420721B (zh) | 2022-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7795664B2 (en) | Finned memory cells | |
| CN111129020A (zh) | 闪存器件的制作方法 | |
| CN112670290B (zh) | 存储器件的形成方法 | |
| CN110797342B (zh) | 存储器件的制造方法及该存储器件 | |
| CN112259541B (zh) | Nord闪存的制作方法 | |
| CN112420721B (zh) | eflash器件的控制栅刻蚀方法 | |
| CN112652626B (zh) | NORD flash制造方法、器件和存储介质 | |
| CN111524810A (zh) | 闪存器件的制造方法及闪存器件 | |
| CN113206097B (zh) | 存储器件的制作方法 | |
| CN111653482B (zh) | 半导体器件的制造方法 | |
| US20070052003A1 (en) | Method for producing a memory with high coupling ratio | |
| TWI689083B (zh) | 非揮發性記憶體的製造方法 | |
| CN113224066A (zh) | 闪存器件结构及其制作方法 | |
| CN114334989A (zh) | Nord闪存器件的制作工艺 | |
| US6576515B2 (en) | Method of forming transistor gate | |
| CN112635473B (zh) | 存储器件的制作方法 | |
| US20100230778A1 (en) | Method of fabricating a flash memory and an isolating structure applied to a flash memory | |
| US20230269945A1 (en) | Embedded sonos memory and method of making the same | |
| CN116782651A (zh) | 存储器件的制作方法 | |
| CN114284277A (zh) | NORD flash提高栅极耦合比的制造方法及结构 | |
| CN113224064A (zh) | 闪存器件的制作方法 | |
| CN118042838A (zh) | 闪存的制作方法 | |
| CN114843183A (zh) | Nord闪存器件逻辑区刻蚀方法 | |
| CN117677197A (zh) | 分离栅闪存器件的制造方法 | |
| CN115734605A (zh) | 存储器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |