CN114843183A - Nord闪存器件逻辑区刻蚀方法 - Google Patents

Nord闪存器件逻辑区刻蚀方法 Download PDF

Info

Publication number
CN114843183A
CN114843183A CN202210336530.8A CN202210336530A CN114843183A CN 114843183 A CN114843183 A CN 114843183A CN 202210336530 A CN202210336530 A CN 202210336530A CN 114843183 A CN114843183 A CN 114843183A
Authority
CN
China
Prior art keywords
layer
logic
etching
dielectric layer
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210336530.8A
Other languages
English (en)
Inventor
王进峰
张剑
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202210336530.8A priority Critical patent/CN114843183A/zh
Publication of CN114843183A publication Critical patent/CN114843183A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请涉及半导体集成电路制造技术领域，具体涉及一种NORD闪存器件逻辑区刻蚀方法。该方法包括步骤：提供衬底层，所述衬底层包括存储区和逻辑区；在所述衬底层上依次生长形成连接氧化层、浮栅多晶硅层、多晶硅间介质层和控制栅多晶硅层；定义出所述逻辑区，刻蚀去除位于所述逻辑区位置处的控制栅多晶硅层；依次沉积高温氧化层和氮化硅层，所述高温氧化层和氮化硅层覆盖所述存储区和逻辑区；在所述存储区中制作所述闪存器件的存储单元；定义出所述逻辑区，通过干法刻蚀去除位于所述逻辑区位置处的氮化硅层，使得所述多晶硅间介质层外露；去除位于所述逻辑区位置处剩余的多晶硅间介质层；刻蚀去除位于所述逻辑区中的浮栅多晶硅层。

Description

NORD闪存器件逻辑区刻蚀方法
技术领域
本申请涉及半导体集成电路制造技术领域，具体涉及一种NORD闪存器件逻辑区刻蚀方法。
背景技术
NORD闪存器件包括用于存储数据的存储区和进行逻辑运算的逻辑区。对于相关技术，在存储区中制作完成存储器件后需要对逻辑区进行刻蚀，以去除在制作存储器件过程中覆盖在逻辑区中的多晶硅层和一些介质层。
但是，相关技术在刻蚀去除逻辑区中的介质层过程中，尤其是在去除较厚的氮化硅层时，通常会采用干法和湿法刻蚀相结合的工艺，即先通过干法刻蚀去除氮化硅层的上部，再采用湿法刻蚀去除剩余氮化硅层，而由于在干法刻蚀后剩余的氮化硅层仍然比较厚，从而需要使用大量的磷酸洗液以进行后续的湿法刻蚀，而大量使用该酸洗液会使得在刻蚀去除逻辑区中的介质层过程中，导致存储区的存储器件的侧壁出现图3所示过刻蚀的问题，即在存储器件的侧壁形成过刻蚀凹陷410，该刻蚀凹陷410在后续工艺中存在剥落的风险，不利于逻辑区器件的性能。
发明内容
本申请提供了一种NORD闪存器件逻辑区刻蚀方法，可以解决相关技术中在逻辑区过程中会对存储器件的侧壁造成过刻蚀形成刻蚀凹陷的问题。
为了解决背景技术中所述的技术问题，本申请一种NORD闪存器件逻辑区刻蚀方法，所述NORD闪存器件逻辑区刻蚀方法包括以下依次步骤：
提供衬底层，所述衬底层包括存储区和逻辑区；
在所述衬底层上依次生长形成连接氧化层、浮栅多晶硅层、多晶硅间介质层和控制栅多晶硅层；
定义出所述逻辑区，刻蚀去除位于所述逻辑区位置处的控制栅多晶硅层；
依次沉积高温氧化层和氮化硅层，所述高温氧化层和氮化硅层覆盖所述存储区和逻辑区；
在所述存储区中制作所述闪存器件的存储单元；
定义出所述逻辑区，通过干法刻蚀去除位于所述逻辑区位置处的氮化硅层，使得所述多晶硅间介质层外露；
去除位于所述逻辑区位置处剩余的多晶硅间介质层；
刻蚀去除位于所述逻辑区中的浮栅多晶硅层。
可选地，在制作所述多晶硅间介质层时，在所述浮栅多晶硅层上依次沉积形成下氧化物介质层、氮化硅介质层和上氧化物介质层。
可选地，所述定义出所述逻辑区，刻蚀去除位于所述逻辑区中的控制栅多晶硅层的步骤包括：
定义出所述逻辑区，以所述氮化硅介质层作为刻蚀停止层，刻蚀去除位于所述逻辑区中的控制栅多晶硅层。
可选地，所述定义出所述逻辑区，通过干法刻蚀去除位于所述逻辑区位置处的氮化硅层，使得所述多晶硅间介质层外露的步骤包括：
定义出所述逻辑区，以所述氮化硅介质层作为刻蚀停止层，通过干法刻蚀去除位于所述逻辑区位置处的氮化硅层，使得所述多晶硅间介质层的氮化硅介质层外露。
可选地，所述去除位于所述逻辑区位置处剩余的多晶硅间介质层的步骤，包括：
使用磷酸清洗去除剩余所述多晶硅间介质层中的氮化硅介质层；
使用氢氟酸清洗去除剩余所述多晶硅间介质层中的下氧化物介质层。
可选地，在所述定义出所述逻辑区，通过干法刻蚀去除位于所述逻辑区位置处的氮化硅层，使得所述多晶硅间介质层外露的步骤完成后，在所述去除位于所述逻辑区位置处剩余的多晶硅间介质层的步骤进行前，是所述NORD闪存器件逻辑区刻蚀方法还包括：
使用酸洗液去除用于定义所述逻辑区的光刻胶，在去胶过程中，通过所述酸洗液去除残留在所述逻辑区位置处的高温氧化层。
可选地，所述刻蚀去除位于所述逻辑区中的浮栅多晶硅层的步骤包括：
通过干法刻蚀刻蚀去除位于所述逻辑区中的浮栅多晶硅层。
本申请技术方案，至少包括如下优点：通过在所述衬底层上依次生长形成连接氧化层、浮栅多晶硅层、多晶硅间介质层和控制栅多晶硅层，定义出所述逻辑区，刻蚀去除位于所述逻辑区位置处的控制栅多晶硅层，依次沉积高温氧化层和氮化硅层，所述高温氧化层和氮化硅层覆盖所述存储区和逻辑区，在所述存储区中制作所述闪存器件的存储单元，定义出所述逻辑区，通过干法刻蚀去除位于所述逻辑区位置处的氮化硅层，使得所述多晶硅间介质层外露，去除位于所述逻辑区位置处剩余的多晶硅间介质层，通过干法刻蚀去除位于所述逻辑区中的浮栅多晶硅层。能够在刻蚀逻辑区氮化硅层是避免先采用干法刻蚀以刻蚀一部分氮化硅，再采用湿法刻蚀以刻蚀一部分氮化硅，进而避免因湿法刻蚀氮化硅而对存储区的侧壁产生过刻蚀的问题，利于提高器件的性能。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请一实施例提供的NORD闪存器件逻辑区刻蚀方法流程图；
图2a示出了步骤S11所提供的衬底层剖视结构示意图；
图2b示出了步骤S12完成后的器件剖视结构示意图；
图2c示出了该多晶硅间介质层的部分结构示意；
图2d示出了步骤S13完成后的器件剖视结构示意图；
图2e示出了步骤S15完成后的器件剖视结构示意图；
图2f示出了步骤S16完成后的器件剖视结构示意图；
图2g示出了步骤S17完成后的器件剖视结构示意图；
图2h示出了步骤S18完成后的器件剖视结构示意图；
图3示出了采用相关技术制作出的NORD闪存器件结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图1示出了本申请一实施例提供的NORD闪存器件逻辑区刻蚀方法流程图，从图1中可以看出，本实施例提供的NORD闪存器件逻辑区刻蚀方法包括以下依次执行的步骤S11至步骤S18，其中：
步骤S11：提供衬底层，所述衬底层包括存储区和逻辑区。
参照图2a，其示出了步骤S11所提供的衬底层剖视结构示意图，从图2a中可以看出，该衬底层210包括存储区211和逻辑区212。该存储区211位置在后续步骤完成后能够形成该闪存器件的存储单元，该逻辑区212位置在后续步骤完成后能够形成该闪存器件的逻辑单元。
步骤S12：在所述衬底层上依次生长形成连接氧化层、浮栅多晶硅层、多晶硅间介质层和控制栅多晶硅层。
参照图2b，其示出了步骤S12完成后的器件剖视结构示意图，从图2b中可以看出，该步骤S12完成后的衬底层210上依次生长形成连接氧化层220、浮栅多晶硅层230、多晶硅间介质层240和控制栅多晶硅层250，上述各层依次覆盖在存储区211位置处和逻辑区212位置处。
其中，参照图2c，其示出了该多晶硅间介质层的部分结构示意，从图2c中可以看出多晶硅间介质层240可以包括由下至上依次层叠的下氧化物介质层241、氮化硅介质层242和上氧化物介质层243。在制作该多晶硅间介质层240时，可以在浮栅多晶硅层230上依次沉积形成该下氧化物介质层241、氮化硅介质层242和上氧化物介质层243。
步骤S13：定义出所述逻辑区，刻蚀去除所述逻辑区中的控制栅多晶硅层。
在进行步骤S13中的定义出所述逻辑区过程时，可以先在步骤S12完成后的控制栅多晶硅层250上涂布第一光刻胶，然后在第一掩模版的掩模下对该第一光刻胶进行曝光，使得该第一光刻胶图案化，再对图案化的第一光刻胶进行显影，使得逻辑区212位置处的控制栅多晶硅层250外露，剩余第一光刻胶覆盖在存储区211位置处的控制栅多晶硅层250上，从而完成步骤S13中的定义出所述逻辑区212图案。
在进行步骤S13中的刻蚀去除所述逻辑区中的控制栅多晶硅层过程时，可以基于通过以上过程定义的逻辑区图案，以所述多晶硅间介质层240的氮化硅介质层242作为刻蚀停止层，刻蚀去除位于所述逻辑区212位置中的控制栅多晶硅层250。可以理解的是，为了保证该控制栅多晶硅层250被完全刻蚀去除，从而在进行步骤S13过程中以所述多晶硅间介质层240的氮化硅介质层242作为刻蚀停止层，进而使得多晶硅间介质层240中的上氧化物介质层243，在对所述逻辑区212位置中的控制栅多晶硅层250进行刻蚀的过程中被刻蚀去除，逻辑区212位置中的多晶硅间介质层240的氮化硅介质层242外露。
参照图2d，其示出了步骤S13完成后的器件剖视结构示意图，从图2d中可以看出，显影后剩余的第一光刻胶310覆盖在存储区211位置处的控制栅多晶硅层250上，通过该图案化的第一光刻胶310定义出逻辑区212图案。基于该逻辑区212图案，使得该逻辑区212位置处的控制栅多晶硅层250被完全刻蚀去除，逻辑区212位置中的多晶硅间介质层240的氮化硅介质层242外露。
在完成该步骤S13后，在进行后续步骤之前去除该第一光刻胶310。
步骤S14：依次沉积高温氧化层和氮化硅层，所述高温氧化层和氮化硅层覆盖所述存储区和逻辑区。
该步骤S14中依次沉积高温氧化层和氮化硅层的步骤是在图2d所示器件结构的基础上进行，即在步骤S14完成后所沉积的高温氧化层和氮化硅层依次覆盖在存储区211位置处的控制栅多晶硅层250上，和逻辑区212位置处外露的多晶硅间介质层240上。
步骤S15：在所述存储区中制作所述闪存器件的存储单元。
参照图2e，其示出了步骤S15完成后的器件剖视结构示意图，从图2e中可以看出，该存储区211位置处形成了闪存器件的存储单元。
该步骤S15可以采用常规的技术方案进行制作得到。例如，在所述存储区中制作所述闪存器件的存储单元的主要步骤包括：可以先刻蚀存储区211位置处的氮化硅层260和高温氧化层270，使得该存储区211位置处的氮化硅层260和高温氧化层270中形成窗口，再在窗口相对的两侧形成侧墙结构300，然后逐层对窗口所在位置处的控制栅多晶硅层250、多晶硅间介质层240和浮栅多晶硅层230进行刻蚀形成字线填充区，在该字线填充区侧壁上形成介质层后在该字线填充区中填充多晶硅形成字线结构301，从而完成闪存器件的存储单元的制作。
在存储区中制作所述闪存器件的存储单元的过程完成后，还可以沉积保护氮化硅层280，使得所沉积的保护氮化硅280层覆盖在逻辑区212和存储区211的同时，也覆盖外露的字线结构301上表面，形成如图2c所示的器件剖视结构示意图。
步骤S16：定义出所述逻辑区，通过干法刻蚀去除位于所述逻辑区位置处的氮化硅层，使得所述多晶硅间介质层外露。
在进行步骤S16中的定义出所述逻辑区过程时，可以先在步骤S15完成后的保护氮化硅280上涂布第二光刻胶，然后在第二掩模版的掩模下对该第二光刻胶进行曝光，使得该第二光刻胶图案化，再对图案化的第二光刻胶进行显影，使得逻辑区212位置处的保护氮化硅280外露，剩余第二光刻胶覆盖在存储区211位置处的保护氮化硅280上，从而完成步骤S16中的定义出所述逻辑区212图案。
在进行步骤S16中的通过干法刻蚀去除位于所述逻辑区位置处的氮化硅层过程时，可以基于通过以上过程定义的逻辑区图案，以所述多晶硅间介质层240的氮化硅介质层242作为刻蚀停止层，刻蚀去除位于所述逻辑区212位置中的保护氮化硅280和氮化硅层260。可以理解的是，为了保证该氮化硅层被完全刻蚀去除，从而在进行步骤S16过程中以所述多晶硅间介质层240的氮化硅介质层242作为刻蚀停止层，进而使得在对所述逻辑区212位置中的氮化硅层进行刻蚀的过程中，高温氧化层270也被刻蚀去除，逻辑区212位置中的氮化硅介质层242外露。
参照图2f，其示出了步骤S16完成后的器件剖视结构示意图，从图2f中可以看出显影后剩余的第二光刻胶320覆盖在存储区211位置处的保护氮化硅280上，通过该图案化的第二光刻胶320定义出逻辑区212图案。基于该逻辑区212图案，以该氮化硅介质层242为刻蚀停止层，使得该逻辑区212位置处的保护氮化硅280和氮化硅层260被完全刻蚀去除，逻辑区212位置中的多晶硅间介质层240的氮化硅介质层242外露。
在进行后续步骤前，还可以使用酸洗液去除用于定义逻辑区图案的第二光刻胶320，在去胶过程中，该酸洗液也会去除残留在氮化硅介质层242的高温氧化层270。
步骤S17：去除位于所述逻辑区中剩余的多晶硅间介质层。
在进行步骤S17过程中，可以使用少量的磷酸以清洗去除位于所述逻辑区212中剩余多晶硅间介质层240中的氮化硅介质层242，使用少量的氢氟酸以清洗去除位于所述逻辑区212中剩余多晶硅间介质层240中的下氧化物介质层241。
参照图2g，其示出了步骤S17完成后的器件剖视结构示意图，从图2g中可以看出，位于该逻辑区212中的多晶硅间介质层240为清洗去除，该逻辑区212位置处的浮栅多晶硅层230上表面外露。
步骤S18：通过干法刻蚀去除位于所述逻辑区中的浮栅多晶硅层。
其中，由于在步骤S17完成后，仅位于逻辑区212位置处的浮栅多晶硅层230上表面外露，而包括存储区211位置处的表面为氮化硅层，因此可以以该氮化硅层为掩模层对逻辑区212中的浮栅多晶硅层230进行干法刻蚀去除。
参照图2h，其示出了步骤S18完成后的器件剖视结构示意图，从图2h中可以看出，逻辑区212位置处的浮栅多晶硅层230被刻蚀去除，逻辑区212位置处的连接氧化层220上表面外露。
本实施例通过在所述衬底层上依次生长形成连接氧化层、浮栅多晶硅层、多晶硅间介质层和控制栅多晶硅层，定义出所述逻辑区，刻蚀去除位于所述逻辑区位置处的控制栅多晶硅层，依次沉积高温氧化层和氮化硅层，所述高温氧化层和氮化硅层覆盖所述存储区和逻辑区，在所述存储区中制作所述闪存器件的存储单元，定义出所述逻辑区，通过干法刻蚀去除位于所述逻辑区位置处的氮化硅层，使得所述多晶硅间介质层外露，去除位于所述逻辑区位置处剩余的多晶硅间介质层，通过干法刻蚀去除位于所述逻辑区中的浮栅多晶硅层。能够在刻蚀逻辑区氮化硅层是避免先采用干法刻蚀以刻蚀一部分氮化硅，再采用湿法刻蚀以刻蚀一部分氮化硅，进而避免因湿法刻蚀氮化硅而对存储区的侧壁产生过刻蚀的问题，利于提高器件的性能。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (7)

1.一种NORD闪存器件逻辑区刻蚀方法，其特征在于，所述NORD闪存器件逻辑区刻蚀方法包括以下依次步骤：
提供衬底层，所述衬底层包括存储区和逻辑区；
在所述衬底层上依次生长形成连接氧化层、浮栅多晶硅层、多晶硅间介质层和控制栅多晶硅层；
定义出所述逻辑区，刻蚀去除位于所述逻辑区位置处的控制栅多晶硅层；
依次沉积高温氧化层和氮化硅层，所述高温氧化层和氮化硅层覆盖所述存储区和逻辑区；
在所述存储区中制作所述闪存器件的存储单元；
定义出所述逻辑区，通过干法刻蚀去除位于所述逻辑区位置处的氮化硅层，使得所述多晶硅间介质层外露；
去除位于所述逻辑区位置处剩余的多晶硅间介质层；
刻蚀去除位于所述逻辑区中的浮栅多晶硅层。
2.如权利要求1所述的NORD闪存器件逻辑区刻蚀方法，其特征在于，在制作所述多晶硅间介质层时，在所述浮栅多晶硅层上依次沉积形成下氧化物介质层、氮化硅介质层和上氧化物介质层。
3.如权利要求2所述的NORD闪存器件逻辑区刻蚀方法，其特征在于，所述定义出所述逻辑区，刻蚀去除位于所述逻辑区中的控制栅多晶硅层的步骤包括：
定义出所述逻辑区，以所述氮化硅介质层作为刻蚀停止层，刻蚀去除位于所述逻辑区中的控制栅多晶硅层。
4.如权利要求2所述的NORD闪存器件逻辑区刻蚀方法，其特征在于，所述定义出所述逻辑区，通过干法刻蚀去除位于所述逻辑区位置处的氮化硅层，使得所述多晶硅间介质层外露的步骤包括：
定义出所述逻辑区，以所述氮化硅介质层作为刻蚀停止层，通过干法刻蚀去除位于所述逻辑区位置处的氮化硅层，使得所述多晶硅间介质层的氮化硅介质层外露。
5.如权利要求2所述的NORD闪存器件逻辑区刻蚀方法，其特征在于，所述去除位于所述逻辑区位置处剩余的多晶硅间介质层的步骤，包括：
使用磷酸清洗去除剩余所述多晶硅间介质层中的氮化硅介质层；
使用氢氟酸清洗去除剩余所述多晶硅间介质层中的下氧化物介质层。
6.如权利要求1所述的NORD闪存器件逻辑区刻蚀方法，其特征在于，在所述定义出所述逻辑区，通过干法刻蚀去除位于所述逻辑区位置处的氮化硅层，使得所述多晶硅间介质层外露的步骤完成后，在所述去除位于所述逻辑区位置处剩余的多晶硅间介质层的步骤进行前，是所述NORD闪存器件逻辑区刻蚀方法还包括：
使用酸洗液去除用于定义所述逻辑区的光刻胶，在去胶过程中，通过所述酸洗液去除残留在所述逻辑区位置处的高温氧化层。
7.如权利要求1所述的NORD闪存器件逻辑区刻蚀方法，其特征在于，所述刻蚀去除位于所述逻辑区中的浮栅多晶硅层的步骤包括：
通过干法刻蚀刻蚀去除位于所述逻辑区中的浮栅多晶硅层。
CN202210336530.8A 2022-03-31 2022-03-31 Nord闪存器件逻辑区刻蚀方法 Pending CN114843183A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210336530.8A CN114843183A (zh) 2022-03-31 2022-03-31 Nord闪存器件逻辑区刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210336530.8A CN114843183A (zh) 2022-03-31 2022-03-31 Nord闪存器件逻辑区刻蚀方法

Publications (1)

Publication Number Publication Date
CN114843183A true CN114843183A (zh) 2022-08-02

Family

ID=82564106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210336530.8A Pending CN114843183A (zh) 2022-03-31 2022-03-31 Nord闪存器件逻辑区刻蚀方法

Country Status (1)

Country Link
CN (1) CN114843183A (zh)

Similar Documents

Publication Publication Date Title
CN111129020A (zh) 闪存器件的制作方法
CN112259541B (zh) Nord闪存的制作方法
CN112670290B (zh) 存储器件的形成方法
CN111696991B (zh) Nord闪存及其制作方法
KR100833438B1 (ko) 비휘발성 메모리 소자의 제조 방법
CN114843183A (zh) Nord闪存器件逻辑区刻蚀方法
CN112420721B (zh) eflash器件的控制栅刻蚀方法
CN111244167A (zh) 栅极沟槽填充方法
CN113206097B (zh) 存储器件的制作方法
CN111653482B (zh) 半导体器件的制造方法
CN110854073B (zh) 栅极的制造方法
CN113782418A (zh) 半导体器件的制作方法
CN113224068A (zh) Nord闪存器件结构及其制作方法
TWI469269B (zh) 嵌入式快閃記憶體之字元線的製造方法
CN112635473B (zh) 存储器件的制作方法
CN117241584A (zh) 闪存器件侧墙结构的形成方法
CN115589729A (zh) 嵌入式闪存器件的制备方法
CN115083897A (zh) 闪存器件浮栅多晶硅的刻蚀方法
CN114284277A (zh) NORD flash提高栅极耦合比的制造方法及结构
CN114334989A (zh) Nord闪存器件的制作工艺
CN112038342B (zh) Otp器件的形成方法及器件
CN116828849A (zh) 多晶硅层的形成方法
CN113224064A (zh) 闪存器件的制作方法
CN114023746A (zh) NORD flash器件及其制造方法
CN115734605A (zh) 存储器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination