CN114284277A - NORD flash提高栅极耦合比的制造方法及结构 - Google Patents

Abstract

本申请公开了NORD flash提高栅极耦合比的制造方法，包括：在半导体衬底上依次沉积栅氧层、浮栅多晶硅层，刻蚀去除部分浮栅多晶硅层，露出栅氧层；依次沉积介质层、控制栅多晶硅层以及第一氮化硅层；刻蚀去除cell区域的第一氮化硅层，在cell区域内形成字线；在cell区域以及剩余第一氮化硅层上沉积第二氮化硅层；去除第二氮化硅层和剩余的第一氮化硅层，对外露的控制栅多晶硅层及其下的介质层完成刻蚀。控制栅极包裹了原本外露的浮置栅极的一侧外壁，增加了浮置栅极表面与控制栅极相重叠的面积，进一步增加了器件的栅极耦合比。

Description

NORD flash提高栅极耦合比的制造方法及结构

技术领域

本申请涉及半导体制造技术领域，具体涉及一种NORD flash提高栅极耦合比的制造方法及结构。

背景技术

在快闪存储器元件中，一般以堆叠方式提供两栅极：其一为储存电荷并由多晶硅所形成的浮置栅极(floating gate)，其二为用来控制信息存取的控制栅极，浮置栅极一般位于控制栅极之下，并有一介电层(一般为氧化物/氮化物/氧化物绝缘堆叠结构)位于控制栅极和浮置栅极之间。浮置栅极因常处于浮置状态而无需连接至外部电路而得名，而控制栅极则需连接至外电路。此外，源极(source)及漏极(drain)区被配置于栅极两侧半导体底材之上。

半导体市场的趋势在于制造具有较小尺寸，较低操作电压，较低价格及较高速度等特性的元件。快闪存储器元件的主要特性之一在于浮置栅极与控制栅极间的栅极耦合比，其影响了操作电压及元件速度。栅极耦合比的定义为浮置栅极的感应电压对控制栅极的施加电压的比率。一般来说，增加栅极耦合比能降低操作电压并同时增加元件速度。增加栅极耦合比包括：增加浮置栅极与控制栅极间的表面重叠面积，减少浮置栅极与控制栅极间的介电层厚度及增加浮置栅极与控制栅极间介电层的介电常数。

当考虑增加浮置栅极与控制栅极间的表面重叠面积作为增加栅极耦合比的方法时，一般而言，浮置栅极的表面与控制栅极相重叠的面积有限，栅极耦合比大约只有60％，因此，亟待提高一种能增加浮置栅极与控制栅极表面重叠面积的制程方法，由此提高栅极耦合比。

发明内容

本申请提供了一种NORD flash器件及其制造方法，以解决相关技术中NORD flash耦合率低的问题。

一方面，本申请提供了一种NORD flash提高栅极耦合比的制造方法，包括：

步骤一、在半导体衬底上依次沉积栅氧层、浮栅多晶硅层，刻蚀去除部分所述浮栅多晶硅层，露出所述栅氧层；

步骤二、在剩下的所述浮栅多晶硅层以及外露的所述栅氧层上依次沉积介质层、控制栅多晶硅层以及第一氮化硅层；

步骤三、刻蚀去除cell区域的所述第一氮化硅层，在所述cell区域内形成字线；

步骤四、在所述cell区域以及剩余所述第一氮化硅层上沉积第二氮化硅层；

步骤五、去除所述第二氮化硅层和剩余的所述第一氮化硅层，以所述cell区域单元为自对准刻蚀光罩，对外露的所述控制栅多晶硅层及其下的所述介质层完成刻蚀。

可选择的，在步骤五中，使用磷酸去除第二氮化硅层和剩余的所述第一氮化硅层。

可选择的，在步骤三中，利用干法刻蚀去除所述cell区域的所述第一氮化硅层。

可选择的，所述介质层包括ONO，所述ONO从下至上依次包括二氧化硅层、氮化硅层和二氧化硅层。

可选择的，进一步改进所述的NORD flash提高栅极耦合比的制造方法，其能用于包括但不限于55nmNORD flash工艺。

为解决上述技术问题，本发明提供一种提高栅极耦合比的NORD flash结构，其由上述任意一项所述的提高栅极耦合比的NORD flash制造方法制造。提高栅极耦合比的NORDflash结构包括：半导体衬底；在半导体衬底的cell区域上形成栅氧层，所述栅氧层上形成字线，在所述字线的两侧由下往上依次形成浮置栅极、介质层、控制栅极以及侧墙结构，其中，所述控制栅极包裹所述浮置栅极的外侧壁。

进一步地，所述控制栅极包裹所述浮置栅极外侧壁的1/3。

本申请技术方案，至少包括如下优点：

传统的NORD flash结构中，控制栅极位于浮置栅极的上部，而在本申请提供的提高栅极耦合比的NORD flash结构中，控制栅极不仅可以通过浮置栅极的上部进行耦合控制，还可在浮置栅极侧壁区域对浮置栅极进行控制，因此相比传统结构增加了器件的栅极耦合比。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一个示例性实施例提供的NORD flash提高栅极耦合比的制造方法的步骤流程示意图；

图2a为NORD flash提高栅极耦合比的制造方法进行步骤一之后的NORD flash结构剖面结构示意图；

图2b为NORD flash提高栅极耦合比的制造方法进行步骤二之后的NORD flash结构剖面结构示意图；

图2c为NORD flash提高栅极耦合比的制造方法进行步骤三之后的NORD flash结构剖面结构示意图；

图2d为NORD flash提高栅极耦合比的制造方法进行步骤四之后的NORD flash结构剖面结构示意图；

图2e为NORD flash提高栅极耦合比的制造方法进行步骤五之后的NORD flash结构剖面结构示意图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

图1是本申请一个示例性实施例提供的NORD flash提高栅极耦合比的制造方法的步骤流程示意图。参照图1，一种NORD flash提高栅极耦合比的制造方法，包括：

S11、在半导体衬底上依次沉积栅氧层、浮栅多晶硅层，刻蚀去除部分所述浮栅多晶硅层，露出所述栅氧层；

S12、在剩下的所述浮栅多晶硅层以及外露的所述栅氧层上依次沉积介质层、控制栅多晶硅层以及第一氮化硅层；

S13、刻蚀去除cell区域的所述第一氮化硅层，在所述cell区域形成字线；

S14、在所述cell区域以及剩余所述第一氮化硅层上沉积第二氮化硅层；

S15、去除所述第二氮化硅层和剩余的所述第一氮化硅层，对外露的所述控制栅多晶硅层及其下的所述介质层完成刻蚀。

为了更直观的揭露本发明之技术特征，凸显本发明之有益效果，现结合具体实施方式，对本发明NORD flash提高栅极耦合比的制造方法的工作原理进行阐释。在具体实施方式中，所述各功能层的形成工艺、方法、结构性状、尺寸等仅为列举，不应视为对本发明技术方案的限制。对本领域常规工艺方法、材料等不再赘述。

图2a为NORD flash提高栅极耦合比的制造方法进行步骤一之后的NORD flash结构剖面结构示意图。参照图2a，在硅衬底200上依次沉积栅氧层201、浮栅多晶硅层202以及氮化硅层，作为之后形成的浮置栅极的浮栅多晶硅层202以化学气相沉积法所长成，氮化硅层作为刻蚀所述浮栅多晶硅层202的刻蚀光罩，完成对浮栅多晶硅层202的刻蚀后去除氮化硅层，完成刻蚀的所述浮栅多晶硅层初步划定了cell区域的范围，每个cell区域单元由外露的栅氧层201间隔。

图2b为NORD flash提高栅极耦合比的制造方法进行步骤二之后的NORD flash结构剖面结构示意图。参照图2b，在剩下的所述浮栅多晶硅层202以及外露的所述栅氧层201上依次沉积介质层203、控制栅多晶硅层204以及第一氮化硅层205。其中，介质层203包括ONO，ONO从下至上依次包括二氧化硅层、氮化硅层和二氧化硅层。在本发明实施例中第一氮化硅层205的厚度为2000埃。

图2c为NORD flash提高栅极耦合比的制造方法进行步骤三之后的NORD flash结构剖面结构示意图。参照图2c，利用刻蚀光罩刻蚀去除cell区域的所述第一氮化硅层205，在控制栅多晶硅层204上形成第一侧墙208，形成第二侧墙209，其位于字线和控制栅与浮栅之间，形成字线206。图2d为NORD flash提高栅极耦合比的制造方法进行步骤四之后的NORDflash结构剖面结构示意图。参照图2d，在所述cell区域以及剩余所述第一氮化硅层上沉积第二氮化硅层207，沉积第二氮化硅层207的目的为避免逻辑区进行刻蚀过程中cell区域结构受到影响。

图2e为NORD flash提高栅极耦合比的制造方法进行步骤五之后的NORD flash结构剖面结构示意图。参照图2e，使用磷酸湿法刻蚀去除所述第二氮化硅层207和剩余的所述第一氮化硅层205，对外露的所述控制栅多晶硅层204及其下的所述介质层203完成刻蚀。cell区域的控制栅多晶硅层204比浮置栅极2021的长度长，会使浮置栅极2021的外侧壁被刻蚀后的控制栅极2041包裹，增加了浮置栅极2021表面与控制栅极2041相重叠的面积，进一步增加了器件的栅极耦合比。

综上所述，本申请实施例中，在NORD flash提高栅极耦合比的制造方法中，以自对准工艺形成的NORD flash结构，不仅仅能够刻蚀至最终形成控制栅极包裹浮置栅极的外侧壁，增加浮置栅极表面与控制栅极相重叠的面积，进一步增加了器件的栅极耦合比，而且通过实行的自对准工艺，能够进一步减小闪存单元的面积，同时不受光刻工艺的限制。

可选择的，上述实施例所述的NORD flash制造方法：其能用于包括但不限于55nmNORD flash工艺。

本发明还提供一种提高栅极耦合比的NORD flash结构，其由上述实施例所述的NORD flash提高栅极耦合比的制造方法制造，参照图2e，提高栅极耦合比的NORD flash结构包括：硅衬底200；在硅衬底200的cell区域上形成有栅氧层201，所述栅氧层201上形成有字线206，在所述字线206的两侧由下往上依次形成浮置栅极2021、介质层203、控制栅极2041以及侧墙208结构，其中，所述控制栅极2041包裹所述浮置栅极2021的外侧壁。优选地，所述控制栅极包裹所述浮置栅极外侧壁的1/3。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (7)

1.一种NORD flash提高栅极耦合比的制造方法，其特征在于，包括：

步骤一、在半导体衬底上依次沉积栅氧层、浮栅多晶硅层，刻蚀去除部分所述浮栅多晶硅层，露出所述栅氧层；

步骤二、在剩下的所述浮栅多晶硅层以及外露的所述栅氧层上依次沉积介质层、控制栅多晶硅层以及第一氮化硅层；

步骤三、刻蚀去除cell区域的所述第一氮化硅层，在所述cell区域内形成字线；

步骤四、在所述cell区域以及剩余所述第一氮化硅层上沉积第二氮化硅层；

步骤五、去除所述第二氮化硅层和剩余的所述第一氮化硅层，对外露的所述控制栅多晶硅层及其下的所述介质层完成刻蚀。

2.根据权利要求1所述的NORD flash提高栅极耦合比的制造方法，其特征在于，在步骤五中，使用磷酸去除第二氮化硅层和剩余的所述第一氮化硅层。

3.根据权利要求1所述的NORD flash提高栅极耦合比的制造方法，其特征在于，在步骤三中，利用干法刻蚀去除所述cell区域的所述第一氮化硅层。

4.根据权利要求1所述的NORD flash提高栅极耦合比的制造方法，其特征在于，所述介质层包括ONO，所述ONO从下至上依次包括二氧化硅层、氮化硅层和二氧化硅层。

5.根据权利要求1所述的NORD flash提高栅极耦合比的制造方法，其特征在于，其能用于包括但不限于55nmNORD flash工艺。

6.一种提高栅极耦合比的NORD flash结构，其特征在于，包括：半导体衬底；在半导体衬底的cell区域上形成由栅氧层，所述栅氧层上形成字线，在所述字线的两侧由下往上依次形成浮置栅极、介质层、控制栅极以及侧墙结构，其中，所述控制栅极包裹所述浮置栅极的外侧壁。

7.根据权利要求6所述的提高栅极耦合比的NORD flash结构，其特征在于，所述控制栅极包裹所述浮置栅极外侧壁的1/3。

Images