CN117241584A - 闪存器件侧墙结构的形成方法 - Google Patents
闪存器件侧墙结构的形成方法 Download PDFInfo
- Publication number
- CN117241584A CN117241584A CN202311116760.4A CN202311116760A CN117241584A CN 117241584 A CN117241584 A CN 117241584A CN 202311116760 A CN202311116760 A CN 202311116760A CN 117241584 A CN117241584 A CN 117241584A
- Authority
- CN
- China
- Prior art keywords
- memory device
- flash memory
- dielectric layer
- side wall
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 65
- 229920005591 polysilicon Polymers 0.000 claims abstract description 64
- 238000003860 storage Methods 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 101
- 230000008569 process Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本申请涉及半导体集成电路制造技术领域，具体涉及一种闪存器件侧墙结构的形成方法。闪存器件侧墙结构的形成方法包括以下依次进行的步骤：提供闪存器件，闪存器件包括存储区和逻辑区；基于栅极结构图案，刻蚀去除逻辑区中的多晶硅层，形成多个相间隔的栅极结构；制作形成第一侧墙，逻辑区中的第一侧墙覆盖在各个栅极结构的两侧表面的衬底上，存储区中的第一侧墙覆盖在字线两侧表面的控制栅多晶硅层上；基于存储单元图案，刻蚀去除存储区中的控制栅多晶硅层、多晶硅间介质层和浮栅多晶硅层，形成多个相间隔的存储单元；制作第二侧墙，逻辑区中的第二侧墙覆盖在第一侧墙侧面的衬底上，存储区中的第二侧墙覆盖在各个存储单元两侧的衬底上。
Description
技术领域
本申请涉及半导体集成电路制造技术领域，具体涉及一种闪存器件侧墙结构的形成方法。
背景技术
闪存器件包括逻辑区和存储单元区，其中存储单元区用于存储数据，逻辑区用于对存储单元区中的数据进行逻辑操作。
相关技术中的闪存器件的侧墙结构是采用逻辑区和存储单元区同时形成的方法，但是随着先进工艺的开发，相邻存储单元区之间的间距逐渐变小。为了增加层间介质层的填充窗口，以及减小相邻两个存储单元区之间侧墙连合的风险，使得存储单元区的侧墙结构不断减薄。
但是由于逻辑区和存储单元区侧墙形成的工艺相同，存储单元区侧墙结构的不断减薄也会导致逻辑区侧墙结构的减薄，进而导致逻辑区器件漏电增加，耐压降低，无法满足对闪存器件擦写读功能要求的电性能需求。
发明内容
本申请提供了一种闪存器件侧墙结构的形成方法，可以解决相关技术在同时形成存储区和逻辑区侧墙结构时因侧墙厚度不足导致的逻辑区器件漏电问题。
为了解决背景技术中所述的技术问题，本申请提供一种闪存器件侧墙结构的形成方法，所述闪存器件侧墙结构的形成方法包括以下依次进行的步骤：
提供闪存器件，所述闪存器件包括存储区和逻辑区；
基于栅极结构图案，刻蚀去除所述逻辑区中的多晶硅层，形成多个相间隔的栅极结构；
制作形成第一侧墙，所述逻辑区中的第一侧墙覆盖在各个所述栅极结构的两侧表面的衬底上，所述存储区中的第一侧墙覆盖在字线两侧表面的控制栅多晶硅层上；
基于存储单元图案，刻蚀去除所述存储区中的控制栅多晶硅层、多晶硅间介质层和浮栅多晶硅层，形成多个相间隔的存储单元；
制作第二侧墙，所述逻辑区中的第二侧墙覆盖在所述第一侧墙侧面的衬底上，所述存储区中的第二侧墙覆盖在各个所述存储单元两侧的衬底上。
可选地，所述制作形成第一侧墙，所述逻辑区中的第一侧墙覆盖在各个所述栅极结构的两侧表面的衬底上，所述存储区中的第一侧墙覆盖在字线两侧表面的控制栅多晶硅层上的步骤包括：
依照所述闪存器件的表面形貌沉积第一介质层；
基于刻蚀的各向异性，刻蚀所述第一介质层，去除位于所述闪存器件正面上的第一介质层，保留位于所述闪存器件侧面上的第一介质层形成第一侧墙；
其中，位于所述闪存器件侧面上的第一介质层包括：所述逻辑区中覆盖在各个所述栅极结构的两侧表面的衬底上的第一介质层，以及所述存储区中覆盖在字线两侧表面的控制栅多晶硅层上的第一介质层。
可选地，所述制作形成第一侧墙，所述逻辑区中的第一侧墙覆盖在各个所述栅极结构的两侧表面的衬底上，所述存储区中的第一侧墙覆盖在字线两侧表面的控制栅多晶硅层上的步骤还包括：
在所述依照所述闪存器件的表面形貌沉积第一介质层之前，在多晶硅层的表面形成第一氧化层；
所述基于刻蚀的各向异性，刻蚀所述第一介质层，去除位于所述闪存器件正面上的第一介质层，保留位于所述闪存器件侧面上的第一介质层形成第一侧墙的步骤包括：
以所述第一氧化层为刻蚀阻挡层，基于刻蚀的各向异性，刻蚀所述第一介质层，去除位于所述闪存器件正面上的第一介质层，保留位于所述闪存器件侧面上的第一介质层形成第一侧墙；
可选地，所述第一介质层的材质为氮化硅。
可选地，所述制作第二侧墙，所述逻辑区中的第二侧墙覆盖在所述第一侧墙侧面的衬底上，所述存储区中的第二侧墙覆盖在各个所述存储单元两侧的衬底上的步骤，包括：
依照带有第一侧墙的所述闪存器件的表面形貌沉积第二介质层；
基于刻蚀的各向异性，刻蚀所述第二介质层，去除位于所述闪存器件正面上的第二介质层，保留位于所述闪存器件侧面上的第二介质层形成第二侧墙；
其中，位于所述闪存器件侧面上的第二介质层包括：所述逻辑区中覆盖在所述第一侧墙侧面的衬底上的第二介质层，以及所述存储区中覆盖在各个所述存储单元两侧衬底上的第二介质层。
可选地，所述制作第二侧墙，所述逻辑区中的第二侧墙覆盖在所述第一侧墙侧面的衬底上，所述存储区中的第二侧墙覆盖在各个所述存储单元两侧的衬底上的步骤，该包括：
在所述依照带有第一侧墙的所述闪存器件的表面形貌沉积第二介质层的步骤前，在多晶硅层的表面形成第二氧化层；
所述基于刻蚀的各向异性，刻蚀所述第二介质层，去除位于所述闪存器件正面上的第二介质层，保留位于所述闪存器件侧面上的第二介质层形成第二侧墙的步骤，包括：
以所述第二氧化层为刻蚀阻挡层，基于刻蚀的各向异性，刻蚀所述第二介质层，去除位于所述闪存器件正面上的第二介质层，保留位于所述闪存器件侧面上的第二介质层形成第二侧墙。
可选地，所述第二介质层包括二氧化硅、氮化硅、二氧化硅依次层叠的复合结构。
本申请技术方案，至少包括如下优点：本申请通过形成的第二侧墙覆盖在逻辑区中第一侧墙侧面的衬底上，该第二侧墙还覆盖在存储区中各个所述存储单元两侧的衬底上，从而能够增加逻辑区侧墙的厚度，避免逻辑区因侧墙厚度不足而出现漏电的问题的同时，保证存储单元两侧的侧墙不会过厚，进而保证存储单元的较小尺寸。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请一实施例提供了一种闪存器件侧墙结构的形成方法；
图2示出了本申请一实施例提供的闪存器件剖视结构示意图；
图3示出了步骤S2完成后形成的闪存器件剖视结构示意图；
图4示出了步骤S3完成后的器件剖视结构示意图；
图5示出了步骤S4完成后的器件剖视结构示意图；
图6示出了步骤S5完成后的器件剖视结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图1示出了本申请一实施例提供了一种闪存器件侧墙结构的形成方法，从图1中可以看出，该闪存器件侧墙结构的形成方法包括依次执行的以下步骤S1至步骤S5：
步骤S1：提供闪存器件，所述闪存器件包括存储区和逻辑区。
图2提供一种闪存器件剖视结构示意图，从图2中可以看出，该闪存器件包括衬底100，该闪存器件可以划分为存储区110和逻辑区120。
存储区110的衬底100上形成有多晶硅结构，所述多晶硅结构包括由下至上依次层叠的浮栅多晶硅层111、多晶硅间介质层112和控制栅多晶硅层113。该多晶硅结构中形成有多个字线结构114。
逻辑区120中的衬底上形成有逻辑区多晶硅层121。
步骤S2：基于栅极结构图案，刻蚀去除所述逻辑区中的多晶硅层，形成多个相间隔的栅极结构。
图3示出了步骤S2完成后形成的闪存器件剖视结构示意图，从图3中可以看出，图2中示出的逻辑区多晶硅层121在步骤S2完成后形成多个相间隔的栅极结构122。
具体实施中，可以通过在图2所示结构的表面涂覆光刻胶，通过曝光显影，使得该光刻胶图案化形成栅极结构图案。再以带有该栅极结构图案的光刻胶为掩膜对图2所示的逻辑区多晶硅层121进行刻蚀，从而形成图3所示的相间隔的栅极结构122。
步骤S3：制作形成第一侧墙，所述逻辑区中的第一侧墙覆盖在各个所述栅极结构的两侧表面的衬底上，所述存储区中的第一侧墙覆盖在字线两侧表面的控制栅多晶硅层上。
图4示出了步骤S3完成后的器件剖视结构示意图，从图4中可以看出，形成的第一侧墙200覆盖在图3所示逻辑区120的各个栅极结构122的两侧表面的衬底100上，以及第一侧墙200还覆盖在图3所示字线结构114两侧表面的控制栅多晶硅层113上。
由于在形成第一侧墙200时还未对存储区110的多晶硅结构进行刻蚀，即存储区110的多晶硅结构相连，通过在覆盖字线结构114两侧表面的控制栅多晶硅层113上形成第一侧墙200，并通过第一侧墙200的厚度调节刻蚀后控制栅多晶硅的长度，和相邻存储单元之间的距离。
其中该第一侧墙200的厚度为100A至150A。
具体实施中，可以通过以下步骤S31至步骤S32实施步骤S3，其中步骤S31和步骤S32包括：
步骤S31：依照所述闪存器件的表面形貌沉积第一介质层。
步骤S32：基于刻蚀的各向异性，刻蚀所述第一介质层，去除位于所述闪存器件正面上的第一介质层，保留位于所述闪存器件侧面上的第一介质层形成第一侧墙。
其中，位于所述闪存器件侧面上的第一介质层包括：所述逻辑区中覆盖在各个所述栅极结构的两侧表面的衬底上的第一介质层，以及所述存储区中覆盖在字线两侧表面的控制栅多晶硅层上的第一介质层。
进一步地，在进行步骤S31：在所述依照所述闪存器件的表面形貌沉积第一介质层之前，在多晶硅层的表面形成第一氧化层。
然后以所述第一氧化层为刻蚀阻挡层，基于刻蚀的各向异性，刻蚀所述第一介质层，去除位于所述闪存器件正面上的第一介质层，保留位于所述闪存器件侧面上的第一介质层形成第一侧墙。
具体实施中，可以通过快速热氧化工艺氧化多晶硅形成第一氧化层，即通过快速热氧化工艺氧化图4所示外露的控制栅多晶硅层113的上表面、字线多晶硅115的上表面，和栅极结构122多晶硅的表面，以修复第一侧墙刻蚀对多晶硅造成的损伤。
步骤S4：基于存储单元图案，刻蚀去除所述存储区中的控制栅多晶硅层、多晶硅间介质层和浮栅多晶硅层，形成多个相间隔的存储单元。
图5示出了步骤S4完成后的器件剖视结构示意图，从图5中可以看出，该在步骤S4依次刻蚀去除所述存储区110中的控制栅多晶硅层113、多晶硅间介质层112和浮栅多晶硅层111后，形成多个相间隔的存储单元300。每个存储单元300中对应一个字线结构。
在具体实施中，该多晶硅间介质层112可以为单层或者符复合层结构，可选地，该多晶硅间介质层112可以为氧化硅、氮化硅，或氧化硅与氮化硅的复合层结构。
步骤S5：制作第二侧墙，所述逻辑区中的第二侧墙覆盖在所述第一侧墙侧面的衬底上，所述存储区中的第二侧墙覆盖在各个所述存储单元两侧的衬底上。
图6示出了步骤S5完成后的器件剖视结构示意图，从图6中可以看出，步骤S5形成的第二侧墙300覆盖在逻辑区120中第一侧墙200侧面的衬底100上，该第二侧墙300还覆盖在存储区110中各个所述存储单元300两侧的衬底上，从而能够增加逻辑区120侧墙的厚度，避免逻辑区120因侧墙厚度不足而出现漏电的问题的同时，保证存储单元300两侧的侧墙不会过厚，进而保证存储单元300的较小尺寸。
在具体实施中，可以通过以下步骤S51至步骤S52实施步骤S5，其中：
步骤S51：依照带有第一侧墙的所述闪存器件的表面形貌沉积第二介质层。
步骤S52：基于刻蚀的各向异性，刻蚀所述第二介质层，去除位于所述闪存器件正面上的第二介质层，保留位于所述闪存器件侧面上的第二介质层形成第二侧墙。
其中，位于所述闪存器件侧面上的第二介质层包括：所述逻辑区中覆盖在所述第一侧墙侧面的衬底上的第二介质层，以及所述存储区中覆盖在各个所述存储单元两侧衬底上的第二介质层。
进一步地，在实施步骤S51：在所述依照带有第一侧墙的所述闪存器件的表面形貌沉积第二介质层的步骤前，在多晶硅层和硅衬底的表面形成第二氧化层。
具体实施中，可以通过快速热氧化工艺氧化多晶硅形成第二氧化层，即通过快速热氧化工艺氧化图5所示存储单元300中外露的多晶硅表面，和栅极结构122多晶硅的上表面，以修复第一侧墙刻蚀对多晶硅造成的损伤。其中存储单元300中外露的多晶硅表面包括图5各个存储单元300中字线多晶硅115的上表面、控制上多晶硅层113的侧面和浮栅多晶硅层111的侧面。
示例性地，该第二介质层可以为单层结构或者复合层结构，可选地，该多晶硅间介质层112可以为氧化硅、氮化硅，中任意一种或多种的组合。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (7)
1.一种闪存器件侧墙结构的形成方法，其特征在于，所述闪存器件侧墙结构的形成方法包括以下依次进行的步骤：
提供闪存器件，所述闪存器件包括存储区和逻辑区；
基于栅极结构图案，刻蚀去除所述逻辑区中的多晶硅层，形成多个相间隔的栅极结构；
制作形成第一侧墙，所述逻辑区中的第一侧墙覆盖在各个所述栅极结构的两侧表面的衬底上，所述存储区中的第一侧墙覆盖在字线两侧表面的控制栅多晶硅层上；
基于存储单元图案，刻蚀去除所述存储区中的控制栅多晶硅层、多晶硅间介质层和浮栅多晶硅层，形成多个相间隔的存储单元；
制作第二侧墙，所述逻辑区中的第二侧墙覆盖在所述第一侧墙侧面的衬底上，所述存储区中的第二侧墙覆盖在各个所述存储单元两侧的衬底上。
2.如权利要求1所述的闪存器件侧墙结构的形成方法，其特征在于，所述制作形成第一侧墙，所述逻辑区中的第一侧墙覆盖在各个所述栅极结构的两侧表面的衬底上，所述存储区中的第一侧墙覆盖在字线两侧表面的控制栅多晶硅层上的步骤包括：
依照所述闪存器件的表面形貌沉积第一介质层；
基于刻蚀的各向异性，刻蚀所述第一介质层，去除位于所述闪存器件正面上的第一介质层，保留位于所述闪存器件侧面上的第一介质层形成第一侧墙；
其中，位于所述闪存器件侧面上的第一介质层包括：所述逻辑区中覆盖在各个所述栅极结构的两侧表面的衬底上的第一介质层，以及所述存储区中覆盖在字线两侧表面的控制栅多晶硅层上的第一介质层。
3.如权利要求2所述的闪存器件侧墙结构的形成方法，其特征在于，
所述制作形成第一侧墙，所述逻辑区中的第一侧墙覆盖在各个所述栅极结构的两侧表面的衬底上，所述存储区中的第一侧墙覆盖在字线两侧表面的控制栅多晶硅层上的步骤还包括：
在所述依照所述闪存器件的表面形貌沉积第一介质层之前，在多晶硅层的表面形成第一氧化层；
所述基于刻蚀的各向异性，刻蚀所述第一介质层，去除位于所述闪存器件正面上的第一介质层，保留位于所述闪存器件侧面上的第一介质层形成第一侧墙的步骤包括：
以所述第一氧化层为刻蚀阻挡层，基于刻蚀的各向异性，刻蚀所述第一介质层，去除位于所述闪存器件正面上的第一介质层，保留位于所述闪存器件侧面上的第一介质层形成第一侧墙。
4.如权利要求1至3中任意一项权利要求所述的闪存器件侧墙结构的形成方法，其特征在于，所述第一介质层的材质为氮化硅。
5.如权利要求1所述的闪存器件侧墙结构的形成方法，其特征在于，所述制作第二侧墙，所述逻辑区中的第二侧墙覆盖在所述第一侧墙侧面的衬底上，所述存储区中的第二侧墙覆盖在各个所述存储单元两侧的衬底上的步骤，包括：
依照带有第一侧墙的所述闪存器件的表面形貌沉积第二介质层；
基于刻蚀的各向异性，刻蚀所述第二介质层，去除位于所述闪存器件正面上的第二介质层，保留位于所述闪存器件侧面上的第二介质层形成第二侧墙；
其中，位于所述闪存器件侧面上的第二介质层包括：所述逻辑区中覆盖在所述第一侧墙侧面的衬底上的第二介质层，以及所述存储区中覆盖在各个所述存储单元两侧衬底上的第二介质层。
6.如权利要求5所述的闪存器件侧墙结构的形成方法，其特征在于，所述制作第二侧墙，所述逻辑区中的第二侧墙覆盖在所述第一侧墙侧面的衬底上，所述存储区中的第二侧墙覆盖在各个所述存储单元两侧的衬底上的步骤，该包括：
在所述依照带有第一侧墙的所述闪存器件的表面形貌沉积第二介质层的步骤前，在多晶硅层的表面形成第二氧化层；
所述基于刻蚀的各向异性，刻蚀所述第二介质层，去除位于所述闪存器件正面上的第二介质层，保留位于所述闪存器件侧面上的第二介质层形成第二侧墙的步骤，包括：
以所述第二氧化层为刻蚀阻挡层，基于刻蚀的各向异性，刻蚀所述第二介质层，去除位于所述闪存器件正面上的第二介质层，保留位于所述闪存器件侧面上的第二介质层形成第二侧墙。
7.如权利要求5或6所述的闪存器件侧墙结构的形成方法，其特征在于，所述第二介质层包括二氧化硅、氮化硅、二氧化硅依次层叠的复合结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311116760.4A CN117241584A (zh) | 2023-08-31 | 2023-08-31 | 闪存器件侧墙结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311116760.4A CN117241584A (zh) | 2023-08-31 | 2023-08-31 | 闪存器件侧墙结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117241584A true CN117241584A (zh) | 2023-12-15 |
Family
ID=89081697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311116760.4A Pending CN117241584A (zh) | 2023-08-31 | 2023-08-31 | 闪存器件侧墙结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117241584A (zh) |
-
2023
- 2023-08-31 CN CN202311116760.4A patent/CN117241584A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563674B2 (en) | Method of manufacturing NAND flash memory device | |
| CN111129020A (zh) | 闪存器件的制作方法 | |
| CN112259541B (zh) | Nord闪存的制作方法 | |
| CN111696991B (zh) | Nord闪存及其制作方法 | |
| CN112670290B (zh) | 存储器件的形成方法 | |
| CN103178019B (zh) | 嵌入式闪存的字线的制造方法 | |
| US6184552B1 (en) | Non-volatile memory cell with non-trenched substrate | |
| CN117241584A (zh) | 闪存器件侧墙结构的形成方法 | |
| CN113206097B (zh) | 存储器件的制作方法 | |
| CN112420721B (zh) | eflash器件的控制栅刻蚀方法 | |
| CN111653482B (zh) | 半导体器件的制造方法 | |
| CN114944358A (zh) | 半导体器件及其制作方法、三维存储装置和存储系统 | |
| CN113224066A (zh) | 闪存器件结构及其制作方法 | |
| CN113782418A (zh) | 半导体器件的制作方法 | |
| CN114446879A (zh) | 整合不同厚度的栅介质层的制造方法 | |
| US20120153374A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN114843183A (zh) | Nord闪存器件逻辑区刻蚀方法 | |
| US20230209820A1 (en) | Memory device and method of manufacturing the same | |
| CN118119183A (zh) | 分栅式闪存的形成方法 | |
| CN116761428A (zh) | 闪存器件及其制备方法 | |
| CN111653570B (zh) | 闪存器件的制造方法 | |
| CN117715426A (zh) | 一种闪存器件制造方法 | |
| CN114023747A (zh) | 闪存器件的制备方法 | |
| CN113488478A (zh) | NORD Flash器件及其制作方法 | |
| CN115083897A (zh) | 闪存器件浮栅多晶硅的刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |