CN111696991A - Nord闪存及其制作方法 - Google Patents
Nord闪存及其制作方法 Download PDFInfo
- Publication number
- CN111696991A CN111696991A CN202010679957.9A CN202010679957A CN111696991A CN 111696991 A CN111696991 A CN 111696991A CN 202010679957 A CN202010679957 A CN 202010679957A CN 111696991 A CN111696991 A CN 111696991A
- Authority
- CN
- China
- Prior art keywords
- word line
- layer
- control gate
- flash memory
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Abstract
本申请涉及半导体集成电路制造领域，具体涉及一种NORD闪存及其制作方法。NORD闪存的制作方法，至少包括以下步骤：提供制作有字线结构和控制栅结构的半导体器件，字线结构包括字线多晶硅，控制栅结构位于字线多晶硅的两侧；对半导体器件的上表面进行无掩膜刻蚀，刻蚀去除字线多晶硅的上层；对字线多晶硅的上表面进行氧化，形成保护氧化层；在保护氧化层上沉积形成氮化硅层；在氮化硅层和保护氧化层的保护下，刻蚀控制栅结构，形成NORD闪存元胞；在相邻NORD闪存元胞之间制作形成隔离沟槽结构。该NORD闪存及其制作方法，可以解决相关技术中保护氧化层均匀性难保证的问题。
Description
技术领域
本申请涉及半导体集成电路制造领域，具体涉及一种NORD闪存及其制作方法。
背景技术
在相关技术制作NORD闪存过程中，在沉积、研磨形成字线多晶硅后，对字线多晶硅的上表面进行氧化形成保护氧化层的过程中，由于沿不同晶向，该字线多晶硅的氧化速率不同，在字线多晶硅的研磨表面会形成不易被氧化的尖角，从而会造成所形成的保护氧化层的均匀性差，例如在不易被氧化的尖角部分所形成保护氧化层的厚度较薄，甚至会发生尖角无法被保护氧化层覆盖的情形。
此外，由于在氧化形成保护氧化层的过程中，字线多晶硅通常会发生横向膨胀，位于其周围的结构会对其膨胀造成阻挡挤压，影响字线多晶硅的均匀性，进而会对覆盖在字线多晶硅上表面的保护氧化层的均匀性造成影响。
发明内容
本申请提供了一种NORD闪存及其制作方法，可以解决相关技术中保护氧化层均匀性难保证的问题。
作为本申请的第一方面，提供一种NORD闪存的制作方法，至少包括以下步骤：
提供制作有字线结构和控制栅结构的半导体器件，所述字线结构包括字线多晶硅，所述控制栅结构位于所述字线多晶硅的两侧；
对所述半导体器件的上表面进行无掩膜刻蚀，刻蚀去除所述字线多晶硅的上层；
对所述字线多晶硅的上表面进行氧化，形成保护氧化层；
在所述保护氧化层上沉积形成氮化硅层；
在所述氮化硅层和所述保护氧化层的保护下，刻蚀所述控制栅结构，形成NORD闪存元胞；
在相邻NORD闪存元胞之间制作形成隔离沟槽结构。
可选的，所述半导体器件还包括：
隔离结构，所述隔离结构沿着所述控制栅结构和所述字线结构之间的交界面，从所述字线结构的底端向上延伸；
侧墙结构，所述侧墙结构位于所述控制栅结构上，分别与位于所述字线结构顶部，所述字线多晶硅的两侧面相邻交界；
氮化硅层，所述氮化硅层位于所述侧墙结构远离所述字线结构的一侧。
可选的，在对所述半导体器件的上表面进行无掩膜刻蚀，刻蚀去除所述字线多晶硅的上层时，对所述字线多晶硅、所述侧墙结构和所述氮化硅层的刻蚀选择比在1:0.5:0.5-1:2:2范围内。
可选的，在对所述半导体器件的上表面进行无掩膜刻蚀，刻蚀去除所述字线多晶硅的上层时，刻蚀深度大于100A，且剩余字线多晶硅的上表面，与所述隔离结构顶端之间的纵向距离大于200A。
可选的，所述侧墙结构的材料为二氧化硅。
可选的，所述隔离结构向上伸入所述侧墙结构和所述字线多晶硅的交界面之间。
可选的，所述保护氧化层的厚度在400A-1000A范围内。
可选的，在所述形成NORD闪存元胞的步骤之后，在所述在相邻NORD闪存元胞之间制作形成隔离沟槽结构之前还进行：
去除剩余的氮化硅层。
可选的，所述在保护氧化层上沉积形成氮化硅层的步骤中，所形成的氮化硅的厚度为在200A-700A范围内。
可选的，所述半导体器件还包括：
衬底层，在所述衬底层上分布有字线区域，和位于所述字线区域两侧的控制栅区域；
所述字线结构设于所述字线区域位置处的衬底层上，包括从下至上依次设置的字线区氧化层和字线多晶硅；
所述控制栅结构设于所述控制栅区域位置处的衬底层上，且与所述字线结构相邻交界。
可选的，所述控制栅结构包括由下至上，依次沉积在衬底上的控制栅区氧化层、浮栅多晶硅层、极间介质层和控制栅多晶硅层。
作为本申请的第二方面，提供一种NORD闪存，所述NORD闪存采用本申请第一方面所述的制作方法制作而成
本申请技术方案，至少包括如下优点：能够刻蚀去除字线多晶硅上不易氧化的部分，并给后续步骤中发生的多晶硅氧化膨胀留出空间，避免因字线多晶硅周围的结构对其产生过度地挤压，从而改善氧化完成后的字线多晶硅表面结构，避免出现尖角，提高覆盖在字线多晶硅表面氧化层的均匀性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请中涉及的半导体器件的剖面结构示意图；
图2是本申请实施例提供的一种NORD闪存制作方法的流程图；
图3是本申请实施例提供的NORD闪存制作方法中，步骤S2完成后形成的器件结构示意图；
图4是本申请实施例提供的NORD闪存制作方法中，步骤S3完成后形成的器件结构示意图；
图5是本申请实施例提供的NORD闪存制作方法中，步骤S4完成后形成的器件结构示意图；
图6是本申请实施例提供的NORD闪存制作方法中，步骤S5完成后形成的器件结构示意图；
图7是本申请实施例提供的NORD闪存制作方法中，步骤S6完成后形成的器件结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参照图1，图1所示为本申请中涉及的半导体器件的剖面结构示意图。该半导体器件包括：衬底层11，在该衬底上分布有字线区域11a，和位于该字线区域11a两侧的第一控制栅区域11b和第二控制栅区域11c。在位于该字线区域11a位置处的衬底层11上形成有字线结构，在位于该第一控制栅区域11b和第二控制栅区域11c位置处的衬底层11上，分别形成有第一控制栅结构和第二控制栅结构。
继续参照图1，该字线结构包括由下至上，依次沉积在该衬底上的字线区氧化层121和字线多晶硅122。该第一控制栅结构和第二控制栅结构均包括由下至上，依次沉积在衬底上的控制栅区氧化层131、浮栅多晶硅层132、极间介质层133和控制栅多晶硅层134。在该字线结构，与第一控制栅结构、第二控制栅结构的相邻面之间，分别形成有隔离结构140，在该第一控制栅结构上，和第二控制栅结构上分别设有侧墙结构151；位于第一控制栅结构上，和位于第二控制栅结构上的侧墙结构151，分别与该字线结构的字线多晶硅相邻交界；上述该隔离结构140向上伸入该侧墙结构151和字线多晶硅122的交界面之间。
参照图2，其示出本申请实施例提供的一种NORD闪存制作方法的流程图，该NORD闪存制作方法至少包括以下步骤：
步骤S1：提供半导体器件，该半导体器件包括图1所示结构。
图1所示半导体器件的制作方法包括依次执行的步骤S11至步骤S18：
步骤S11：提供衬底层，对该衬底层的上表面进行氧化形成氧化层；该氧化层包括在第一控制栅区域和第二控制栅区域形成控制栅区氧化层，在字线区域形成字线区氧化层。
步骤S12：在所述氧化层上，依次沉积控制栅区氧化层、浮栅多晶硅层、极间介质层和控制栅多晶硅层。
步骤S13：在该控制栅多晶硅层上，沉积氮化硅层。
步骤S14：通过光刻胶，在该氮化硅层上定义出字线结构初步图形和位于该字线结构图形周围的侧墙图形。
步骤S15：根据该字线结构图形和侧墙图形，对氮化硅层进行刻蚀，使得字线结构初步图形和侧墙图形转移到该氮化硅层中。
步骤S15：在氮化硅层的侧墙图形中沉积、刻蚀，形成侧墙结构。该侧墙的额材质可以选择氧化硅。
步骤S16：根据氮化硅层的字线结构初步图形，继续刻蚀控制栅区氧化层、浮栅多晶硅层、极间介质层和控制栅多晶硅层，形成字线结构最终图形。
步骤S17：在该字线结构最终图形的侧壁上沉积形成隔离结构，该隔离结构的上端伸向该侧墙结构的表面。
步骤S18：在该字线区域位置处的字线结构最终图形中，沉积、研磨形成字线多晶硅。
步骤S2：对步骤S1所述的提供半导体器件进行无掩膜刻蚀，刻蚀去除字线多晶硅、侧墙结构和氮化硅层的上表面。
参照图3，其示出本申请实施例中步骤S2完成后形成的器件结构示意图。在无掩膜刻蚀时，使得对字线多晶硅、侧墙结构和氮化硅层之间的刻蚀选择比在1:0.5:0.5-1:2:2范围内，可选的，对字线多晶硅、侧墙结构和氮化硅层之间的刻蚀选择比为1：1：1，刻蚀深度大于100A，且剩余字线多晶硅的上表面，与该隔离结构顶端之间的纵向距离h大于200A。
通过步骤S2中的无掩膜刻蚀，能够刻蚀去除字线多晶硅上不易氧化的部分，并给后续步骤中发生的多晶硅氧化膨胀留出空间，避免因字线多晶硅周围的结构对其产生过度地挤压，从而改善氧化完成后的字线多晶硅表面结构，避免出现尖角，提高覆盖在字线多晶硅表面氧化层的均匀性。
步骤S3：在高温下，通过供给高纯氧气使之与多晶硅进行反应，在字线多晶硅的上表面形成保护氧化层152。
参照图4，其示出本申请实施例中步骤S3完成后形成的器件结构示意图。该保护氧化层152可以采用的厚度d1在400A-1000A范围内，保护氧化层用于在后续步骤对控制栅结构进刻蚀过程中，保护闪存元胞的字线多晶硅不受损伤。
步骤S4：在步骤3完成后的半导体器件表面沉积形成氮化硅层160。
参照图5，其示出了本申请实施例中步骤S4完成后形成的器件结构示意图。该氮化硅层160的厚度对d2的范围为200A-700A。
步骤S5：刻蚀控制栅结构，形成NORD闪存元胞。
在刻蚀形成NORD闪存元胞的控制栅结构后，去除剩余的氮化硅层。
参照图6，其示出了本申请实施例中步骤S5完成后形成的器件结构示意图。
步骤S6：在相邻NORD闪存元胞之间制作形成隔离沟槽结构170。
参照图7，其示出了本申请实施例中步骤S6完成后形成的器件结构示意图。
图7所示的结构，为采用本申请实施例图1至图6所示NORD闪存制作方法，制作而成的NORD闪存剖面结构示意图。
在相关技术中，在沉积、研磨形成字线多晶硅后，对字线多晶硅的上表面进行氧化形成保护氧化层的过程中，由于沿不同晶向，该字线多晶硅的氧化速率不同，在字线多晶硅的研磨表面会形成不易被氧化的尖角，从而会造成所形成的保护氧化层的均匀性差，例如在不易被氧化的尖角部分所形成保护氧化层的厚度较薄，甚至会发生尖角无法被保护氧化层覆盖的情形。此外，由于在氧化形成保护氧化层的过程中，字线多晶硅通常会发生横向膨胀，位于其周围的结构会对其膨胀造成阻挡挤压，影响字线多晶硅的均匀性，进而会对覆盖在字线多晶硅上表面的保护氧化层的均匀性造成影响。
一旦保护氧化层的均匀性差，会导致在进行后续刻蚀，如进行控制栅结构刻蚀过程中，保护氧化层对字线多晶硅的保护作用变差，使得字线多晶硅的表面被刻蚀形成大量缺陷，字线多晶硅的表面缺陷会影响后续金属硅化物沉积的可靠性。
本申请通过提供制作有字线结构和控制栅结构的半导体器件，对该半导体器件的上表面进行无掩膜刻蚀，刻蚀去除字线多晶硅的上层；在高温下，通过供给高纯氧气使之与多晶硅进行反应，对字线多晶硅的上表面进行氧化，形成保护氧化层；在保护氧化层上沉积形成氮化硅层；在氮化硅层和保护氧化层的保护下，刻蚀控制栅结构，形成NORD闪存元胞；在相邻NORD闪存元胞之间制作形成隔离沟槽结构，能够刻蚀去除字线多晶硅上不易氧化的部分，并给后续步骤中发生的多晶硅氧化膨胀留出空间，避免因字线多晶硅周围的结构对其产生过度地挤压，从而改善氧化完成后的字线多晶硅表面结构，避免出现尖角，提高覆盖在字线多晶硅表面氧化层的均匀性。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (12)
1.一种NORD闪存的制作方法，其特征在于，至少包括以下步骤：
提供制作有字线结构和控制栅结构的半导体器件，所述字线结构包括字线多晶硅，所述控制栅结构位于所述字线多晶硅的两侧；
对所述半导体器件的上表面进行无掩膜刻蚀，刻蚀去除所述字线多晶硅的上层；
对所述字线多晶硅的上表面进行氧化，形成保护氧化层；
在所述保护氧化层上沉积形成氮化硅层；
在所述氮化硅层和所述保护氧化层的保护下，刻蚀所述控制栅结构，形成NORD闪存元胞；
在相邻NORD闪存元胞之间制作形成隔离沟槽结构。
2.如权利要求1所述的NORD闪存的制作方法，其特征在于，所述半导体器件还包括：
隔离结构，所述隔离结构沿着所述控制栅结构和所述字线结构之间的交界面，从所述字线结构的底端向上延伸；
侧墙结构，所述侧墙结构位于所述控制栅结构上，分别与位于所述字线结构顶部，所述字线多晶硅的两侧面相邻交界；
氮化硅层，所述氮化硅层位于所述侧墙结构远离所述字线结构的一侧。
3.如权利要求2所述的NORD闪存的制作方法，其特征在于，在对所述半导体器件的上表面进行无掩膜刻蚀，刻蚀去除所述字线多晶硅的上层时，对所述字线多晶硅、所述侧墙结构和所述氮化硅层的刻蚀选择比在1:0.5:0.5-1:2:2范围内。
4.如权利要求2所述的NORD闪存的制作方法，其特征在于，在对所述半导体器件的上表面进行无掩膜刻蚀，刻蚀去除所述字线多晶硅的上层时，刻蚀深度大于100A，且剩余字线多晶硅的上表面，与所述隔离结构顶端之间的纵向距离大于200A。
5.如权利要求2所述的NORD闪存的制作方法，其特征在于，所述侧墙结构的材料为二氧化硅。
6.如权利要求2所述的NORD闪存的制作方法，其特征在于，所述隔离结构向上伸入所述侧墙结构和所述字线多晶硅的交界面之间。
7.如权利要求1所述的NORD闪存的制作方法，其特征在于，所述保护氧化层的厚度在400A-1000A范围内。
8.如权利要求1所述的NORD闪存的制作方法，其特征在于，在所述形成NORD闪存元胞的步骤之后，在所述在相邻NORD闪存元胞之间制作形成隔离沟槽结构之前还进行：
去除剩余的氮化硅层。
9.如权利要求1所述的NORD闪存的制作方法，其特征在于，所述在保护氧化层上沉积形成氮化硅层的步骤中，所形成的氮化硅的厚度在200A-700A范围内。
10.如权利要求1所述的NORD闪存的制作方法，其特征在于，所述半导体器件还包括：
衬底层，在所述衬底层上分布有字线区域，和位于所述字线区域两侧的控制栅区域；
所述字线结构设于所述字线区域位置处的衬底层上，包括从下至上依次设置的字线区氧化层和字线多晶硅；
所述控制栅结构设于所述控制栅区域位置处的衬底层上，且与所述字线结构相邻交界。
11.如权利要求10所述的NORD闪存的制作方法，其特征在于，所述控制栅结构包括由下至上，依次沉积在衬底上的控制栅区氧化层、浮栅多晶硅层、极间介质层和控制栅多晶硅层。
12.一种NORD闪存，其特征在于，所述NORD闪存采用如权利要求1至11中任一项所述的制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010679957.9A CN111696991B (zh) | 2020-07-15 | 2020-07-15 | Nord闪存及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010679957.9A CN111696991B (zh) | 2020-07-15 | 2020-07-15 | Nord闪存及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111696991A true CN111696991A (zh) | 2020-09-22 |
| CN111696991B CN111696991B (zh) | 2022-10-04 |
Family
ID=72485637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010679957.9A Active CN111696991B (zh) | 2020-07-15 | 2020-07-15 | Nord闪存及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111696991B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112397391A (zh) * | 2020-11-17 | 2021-02-23 | 华虹半导体(无锡)有限公司 | 半导体器件结构、闪存器件的制作方法 |
| CN112420721A (zh) * | 2020-11-25 | 2021-02-26 | 华虹半导体(无锡)有限公司 | eflash器件的控制栅刻蚀方法 |
| CN112420719A (zh) * | 2020-11-25 | 2021-02-26 | 华虹半导体(无锡)有限公司 | 闪存器件的testkey结构及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593062A (zh) * | 2012-03-09 | 2012-07-18 | 上海宏力半导体制造有限公司 | 分栅式闪存结构制造方法以及分栅式闪存结构 |
| CN109801916A (zh) * | 2019-01-22 | 2019-05-24 | 上海华虹宏力半导体制造有限公司 | 一种擦除增强型nord闪存及其制备方法 |
-
2020
- 2020-07-15 CN CN202010679957.9A patent/CN111696991B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593062A (zh) * | 2012-03-09 | 2012-07-18 | 上海宏力半导体制造有限公司 | 分栅式闪存结构制造方法以及分栅式闪存结构 |
| CN109801916A (zh) * | 2019-01-22 | 2019-05-24 | 上海华虹宏力半导体制造有限公司 | 一种擦除增强型nord闪存及其制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112397391A (zh) * | 2020-11-17 | 2021-02-23 | 华虹半导体(无锡)有限公司 | 半导体器件结构、闪存器件的制作方法 |
| CN112420721A (zh) * | 2020-11-25 | 2021-02-26 | 华虹半导体(无锡)有限公司 | eflash器件的控制栅刻蚀方法 |
| CN112420719A (zh) * | 2020-11-25 | 2021-02-26 | 华虹半导体(无锡)有限公司 | 闪存器件的testkey结构及其制作方法 |
| CN112420721B (zh) * | 2020-11-25 | 2022-10-04 | 华虹半导体(无锡)有限公司 | eflash器件的控制栅刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111696991B (zh) | 2022-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111696991B (zh) | Nord闪存及其制作方法 | |
| KR100470086B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN111129020A (zh) | 闪存器件的制作方法 | |
| KR100669103B1 (ko) | 플래시 메모리 장치의 제조 방법 | |
| JP2004228421A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| CN112259541B (zh) | Nord闪存的制作方法 | |
| CN113345897A (zh) | 半导体器件和制造该半导体器件的方法 | |
| US6184552B1 (en) | Non-volatile memory cell with non-trenched substrate | |
| US6316314B1 (en) | Nonvolatile semiconductor memory device and fabrication method | |
| KR101917392B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN113224068A (zh) | Nord闪存器件结构及其制作方法 | |
| JP4537618B2 (ja) | 半導体装置及びその製造方法 | |
| CN114743979A (zh) | 一种半导体结构的制备方法 | |
| CN113506822A (zh) | Sgt结构及其制造方法 | |
| CN113782418A (zh) | 半导体器件的制作方法 | |
| CN113224066A (zh) | 闪存器件结构及其制作方法 | |
| US7517811B2 (en) | Method for fabricating a floating gate of flash rom | |
| JP4756926B2 (ja) | 素子分離構造部の製造方法 | |
| CN117715423A (zh) | 闪存器件的制备方法 | |
| US11637174B2 (en) | Integrated circuit device and method of manufacturing the same | |
| CN114843183A (zh) | Nord闪存器件逻辑区刻蚀方法 | |
| US20230108547A1 (en) | Semiconductor device | |
| CN112397391B (zh) | 半导体器件结构、闪存器件的制作方法 | |
| CN112635473B (zh) | 存储器件的制作方法 | |
| CN117241584A (zh) | 闪存器件侧墙结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |