CN110993605B - 闪存器件的形成方法 - Google Patents

闪存器件的形成方法 Download PDF

Info

Publication number
CN110993605B
CN110993605B CN201911204016.3A CN201911204016A CN110993605B CN 110993605 B CN110993605 B CN 110993605B CN 201911204016 A CN201911204016 A CN 201911204016A CN 110993605 B CN110993605 B CN 110993605B
Authority
CN
China
Prior art keywords
semiconductor substrate
layer
flash memory
forming
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911204016.3A
Other languages
English (en)
Other versions
CN110993605A (zh
Inventor
田伟思
邹荣
张金霜
王奇伟
陈昊瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201911204016.3A priority Critical patent/CN110993605B/zh
Publication of CN110993605A publication Critical patent/CN110993605A/zh
Application granted granted Critical
Publication of CN110993605B publication Critical patent/CN110993605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种闪存器件的形成方法，在本发明提供的闪存器件的形成方法中，通过形成覆盖所述闪存区的所述半导体衬底的保护层，从而避免在后续去除所述逻辑区的所述介质层时，对所述闪存区的所述介质层造成损伤。进一步的，由于所述半导体衬底覆盖有所述介质层，在后续去除所述保护层和剩余的所述介质层的过程中，能够避免对所述半导体衬底造成损伤。

Description

闪存器件的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种闪存器件的形成方法。
背景技术
随着闪存应用的不断普及，闪存器件越来越受到重视，闪存存储器因其具有容量大、功耗低、成本低、读写速度快等优点，是目前应用最为广泛的非易失性存储器之一。在闪存存储器中，NOR闪存(NOR Flash)和NAND闪存(Nand Flash)是两种最主要的产品。与NAND闪存相比，NOR闪存更为可靠，处理小数据量时速度更快，并且具有芯片内执行的能力，在数据量较小的场合以及程序存储器领域有着广泛的应用。如今，NOR闪存已经进入65nm的大规模量产阶段，根据摩尔定律，55&50nm节点NOR闪存的研发与量产是存储芯片制造业发展的必然。更先进的技术节点意味着更小的闪存单元尺寸，即更小的有源区宽度和间隙宽度，这会对闪存芯片的制备带来更大的工艺挑战。
闪存器件的栅极结构位于所述半导体衬底表面，在栅极结构周围形成有侧墙，在侧墙工艺流程中采用的是整体刻蚀的方式，对侧墙刻蚀时也会对半导体衬底造成刻蚀，多次刻蚀会去除半导体表面的保护层，导致刻蚀气体或者液体很容易与半导体衬底接触，对半导体衬底造成刻蚀损伤。
发明内容
本发明的目的在于提供一种闪存器件的形成方法，以解决现有技术中对半导体衬底造成的刻蚀损伤问题。
为解决上述技术问题，本发明提供一种闪存器件的形成方法，所述方法包括：
提供半导体衬底，所述半导体衬底包括闪存区和逻辑区，所述闪存区的所述半导体衬底上形成有栅极结构；
形成介质层，所述介质层覆盖所述栅极结构及所述半导体衬底表面；
形成保护层，所述保护层覆盖所述闪存区的所述半导体衬底；
去除所述逻辑区的所述介质层，暴露出所述逻辑区的所述半导体衬底；
对所述逻辑区的所述半导体衬底进行离子注入工艺；
去除所述保护层和剩余的所述介质层；
可选的，在所述的闪存器件的形成方法中，所述栅极结构的侧面形成有侧墙层，在形成所述介质层时，所述介质层覆盖所述栅极结构顶面和所述侧墙层。
可选的，在所述的闪存器件的形成方法中，所述侧墙层的形成方法包括：
形成侧墙材料层，所述侧墙材料层覆盖所述栅极结构的顶面和侧面及所述半导体衬底表面；
去除所述栅极结构顶面和所述半导体衬底表面的侧墙材料层以形成所述侧墙层。
可选的，在所述的闪存器件的形成方法中，通过干法刻蚀去除所述栅极结构顶面和所述半导体衬底表面的侧墙材料层。
可选的，在所述的闪存器件的形成方法中，所述侧墙材料层为层叠的氧化硅层和氮化硅层。
可选的，在所述的闪存器件的形成方法中，所述介质层的材料为氮化硅。
可选的，在所述的闪存器件的形成方法中，所述保护层为光刻胶层。
可选的，在所述的闪存器件的形成方法中，通过干法刻蚀去除所述逻辑区的所述介质层。
可选的，在所述的闪存器件的形成方法中，通过湿法刻蚀去除剩余的所述介质层。
可选的，在所述的闪存器件的形成方法中，所述湿法刻蚀所采用的溶液为磷酸。
在本发明提供的闪存器件的形成方法中，通过形成覆盖所述闪存区的所述半导体衬底的保护层，从而避免在后续去除所述逻辑区的所述介质层时，对所述闪存区的所述介质层造成损伤。进一步的，由于所述半导体衬底覆盖有所述介质层，再后续去除所述保护层和剩余的所述介质层的过程中，能够避免对所述半导体衬底造成损伤。
附图说明
图1是本发明实施例提供的闪存器件的形成方法的流程示意图；
图2-5是本发明实施例提供的闪存器件的形成方法中形成的结构示意图；
其中，附图标记说明如下：
100-半导体衬底；101-介质层；102-氧化层；110-闪存区；111-栅极结构；120-逻辑区；130-侧墙层；140保护层。
具体实施方式
以下结合附图和具体实施例对本发明提出的闪存器件的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明的核心思想在于，提供一种闪存器件的形成方法，通过形成覆盖所述闪存区的所述半导体衬底的保护层，从而避免在后续去除所述逻辑区的所述介质层时，对所述闪存区的所述介质层造成损伤。进一步的，由于所述半导体衬底覆盖有所述介质层，再后续去除所述保护层和剩余的所述介质层的过程中，能够避免对所述半导体衬底造成损伤。。
接下去，本申请将结合具体实施例做进一步描述。
请参考图1，其为本发明实施例提供的闪存器件的形成方法的流程示意图。如图1所示，本发明提供一种闪存器件的形成方法，包括以下步骤：
步骤S1：提供半导体衬底，所述半导体衬底包括闪存区和逻辑区，所述闪存区的所述半导体衬底上形成有栅极结构；
步骤S2：形成介质层，所述介质层覆盖所述栅极结构及所述半导体衬底表面；
步骤S3：形成保护层，所述保护层覆盖所述闪存区的所述半导体衬底；
步骤S4：去除所述逻辑区的所述介质层，暴露出所述逻辑区的所述半导体衬底；
步骤S5：对所述逻辑区的所述半导体衬底进行离子注入工艺；
步骤S6：去除所述保护层和剩余的所述介质层。
接着，请具体参考图2，其为本发明实施例提供的闪存器件的形成方法中形成的结构示意图。如图2所示，在步骤S1中，提供半导体衬底100,所述半导体衬底100表面形成一氧化层，所述氧化层能够保护所述半导体衬底100，避免所述半导体衬底100在后续的工艺中造成损伤。优选的，所述氧化层102可以是氧化硅层。所述半导体衬底100上形成有栅极结构111。所述半导体衬底100包括闪存区110和逻辑区120，所述闪存区110的所述半导体衬底100上形成有栅极结构111；述栅极结构111位于所述氧化层101上。具体的，所述栅极结构111包括栅介质层和位于所述栅介质层上的栅极，其中，所述栅介质层的材质可以为氧化硅；所述栅极的材质可以为多晶硅，但不限于多晶硅，也可以为本领域技术人员公知的其他可用作栅极的材料，例如金属等。
所述栅极结构111的侧面形成有侧墙层130，所述侧墙层130的形成方法包括：形成侧墙材料层，所述侧墙材料层覆盖所述栅极结构111的顶面和侧面及所述半导体衬底100表面；去除所述栅极结构111顶面和所述半导体衬底100表面的侧墙材料层以形成所述侧墙层130。可以通过干法刻蚀的方法去除所述栅极结构111顶面和所述半导体衬底100表面的侧墙材料层。优选的，所述侧墙层130包括覆盖所述栅极结构111侧面的第一氧化硅层、覆盖所述第一氧化硅层的氮化硅层和覆盖所述氮化硅层的第二氧化硅层。所述侧墙层130能够防止大剂量的源漏(S/D)注入时的源漏穿通。
请继续参考图2，在步骤S2中，形成介质层101，所述介质层101覆盖所述栅极结构111及所述半导体衬底100表面；所述介质层101覆盖所述栅极结构111顶面和所述侧墙层130。可以通过沉积的方法形成所述介质层101。进一步的，所述介质层101的形成方法包括，在所述栅极结构111和所述半导体衬底100上沉积介质材料，以形成所述介质层101。所述介质层101覆盖所述氧化层。在优选的，所述介质层101的材质为氮化硅。
请参考图3，其为本发明实施例提供的闪存器件的形成方法中形成的结构示意图。在步骤S3中，形成保护层140，所述保护层140覆盖所述闪存区110的所述半导体衬底100。优选的，所述保护层140为光刻胶层，形成所述保护层140的方法包括，将所述半导体衬底100放置在涂胶机台上，计算所述半导体衬底100需要形成的光刻胶层的厚度，以及计算出形成所述光刻胶层所需要的光刻胶总喷量，可以将将所述光刻胶总喷量分解成两次以上的光刻胶喷量，以在涂布光刻胶的过程中使所述光刻胶具有较好的流动性。由此形成较平坦的光刻胶层。涂胶后对所述半导体衬底100进行烘烤工艺，已形成所述光刻胶层，即所述保护层140。形成所述保护层140的目的是，保护所述闪存区110的所述介质层101，避免后续的刻蚀工艺对所述闪存区110的所述介质层101造成损伤。进一步的，由于所述介质层101覆盖所述半导体衬底100，由此能够避免在后续的刻蚀工艺中，对所述半导体衬底100造成损伤。
在步骤S4中，去除所述逻辑区120的所述介质层101，暴露出所述逻辑区120的所述半导体衬底100，可以通过干法刻蚀去除所述逻辑区120的所述介质层101。优选的，所述干法刻蚀所采用的气体可以为四氟化碳、氩气、溴化氢和三氯化硼其中的一种或者多种组合。由于所述闪存区110的所述介质层101上覆盖有所述保护层140。因此，通过所述干法刻蚀能够仅去除所述逻辑区120的所述介质层101，从而避免了对所述闪存区110的所述介质层101的损伤。
在步骤S5中，对所述逻辑区120的所述半导体衬底100进行离子注入工艺，所述离子注入工艺注入的离子可以为硼离子、砷离子或者磷离子其中的一种或者多种组合。
请参考图5，其为本发明实施例提供的闪存器件的形成方法中形成的结构示意图。在步骤S6中，去除所述保护层140和剩余的所述介质层101。可以通过湿法刻蚀的方法去除所述保护层140和剩余的所述介质层101。优选的，所述湿法刻蚀采用的溶液为磷酸。通过所述磷酸去除所述保护层140和剩余的所述介质层101的有益效果是，在刻蚀时能够形成较高的刻蚀比，由此能够使得在刻蚀过程中仅去除所述保护层140和剩余的所述介质层101，从而避免过刻蚀对所述半导体衬底100造成损伤。
在本发明提供的闪存器件刻蚀方法中，通过形成覆盖所述闪存区的所述半导体衬底的保护层，从而避免在后续去除所述逻辑区的所述介质层时，对所述闪存区的所述介质层造成损伤。进一步的，由于所述半导体衬底覆盖有所述介质层，在后续去除所述保护层和剩余的所述介质层的过程中，能够避免对所述半导体衬底造成损伤。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (7)

1.一种闪存器件的形成方法，其特征在于，所述闪存器件的形成方法包括：
提供半导体衬底，所述半导体衬底包括闪存区和逻辑区，所述闪存区的所述半导体衬底上形成有栅极结构；
形成介质层，所述介质层覆盖所述栅极结构及所述半导体衬底表面；
将所述半导体衬底放置在涂胶机台上，并计算所述半导体衬底上需形成的光刻胶层的厚度以及形成所述光刻胶层所需要的光刻胶总喷量；
将所述光刻胶总喷量分解呈两次以上的光刻胶喷量在所述半导体衬底上涂布光刻胶；
对涂布光刻胶后的半导体进行烘烤工艺以形成保护层，所述保护层覆盖所述闪存区的所述半导体衬底；
去除所述逻辑区的所述介质层，暴露出所述逻辑区的所述半导体衬底；
对所述逻辑区的所述半导体衬底进行离子注入工艺；
通过湿法刻蚀去除所述保护层和剩余的所述介质层，所述湿法刻蚀所采用的溶液为磷酸。
2.如权利要求1所述的闪存器件的形成方法，其特征在于，所述栅极结构的侧面形成有侧墙层，在形成所述介质层时，所述介质层覆盖所述栅极结构顶面和所述侧墙层。
3.如权利要求2所述的闪存器件的形成方法，其特征在于，所述侧墙层的形成方法包括：
形成侧墙材料层，所述侧墙材料层覆盖所述栅极结构的顶面和侧面及所述半导体衬底表面；
去除所述栅极结构顶面和所述半导体衬底表面的侧墙材料层以形成所述侧墙层。
4.如权利要求3所述的闪存器件的形成方法，其特征在于，通过干法刻蚀去除所述栅极结构顶面和所述半导体衬底表面的侧墙材料层。
5.如权利要求3所述的闪存器件的形成方法，其特征在于，所述侧墙材料层为层叠的氧化硅层和氮化硅层。
6.如权利要求1所述的闪存器件的形成方法，其特征在于，所述介质层的材料为氮化硅。
7.如权利要求1所述的闪存器件的形成方法，其特征在于，通过干法刻蚀去除所述逻辑区的所述介质层。
CN201911204016.3A 2019-11-29 2019-11-29 闪存器件的形成方法 Active CN110993605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911204016.3A CN110993605B (zh) 2019-11-29 2019-11-29 闪存器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911204016.3A CN110993605B (zh) 2019-11-29 2019-11-29 闪存器件的形成方法

Publications (2)

Publication Number Publication Date
CN110993605A CN110993605A (zh) 2020-04-10
CN110993605B true CN110993605B (zh) 2023-10-24

Family

ID=70088731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911204016.3A Active CN110993605B (zh) 2019-11-29 2019-11-29 闪存器件的形成方法

Country Status (1)

Country Link
CN (1) CN110993605B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284285B (zh) * 2021-06-02 2024-04-16 青岛昇瑞光电科技有限公司 一种nor型半导体存储器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465525A (zh) * 2014-12-30 2015-03-25 上海华虹宏力半导体制造有限公司 嵌入式闪存的形成方法
CN106409833A (zh) * 2016-10-19 2017-02-15 武汉新芯集成电路制造有限公司 嵌入式闪存的隔离方法和制备方法
CN108074933A (zh) * 2016-11-16 2018-05-25 无锡华润上华科技有限公司 存储器及其制作方法
CN108490739A (zh) * 2018-03-29 2018-09-04 上海华力集成电路制造有限公司 光刻胶涂布方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812237B1 (ko) * 2006-08-25 2008-03-10 삼성전자주식회사 임베디드 플래시 메모리 장치의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465525A (zh) * 2014-12-30 2015-03-25 上海华虹宏力半导体制造有限公司 嵌入式闪存的形成方法
CN106409833A (zh) * 2016-10-19 2017-02-15 武汉新芯集成电路制造有限公司 嵌入式闪存的隔离方法和制备方法
CN108074933A (zh) * 2016-11-16 2018-05-25 无锡华润上华科技有限公司 存储器及其制作方法
CN108490739A (zh) * 2018-03-29 2018-09-04 上海华力集成电路制造有限公司 光刻胶涂布方法

Also Published As

Publication number Publication date
CN110993605A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
CN104752363B (zh) 快闪存储器的形成方法
CN107863318B (zh) 基于间距倍增形成的集成电路图案及形成方法
EP3163606A1 (en) Flash memory and fabricating method thereof
CN109817529A (zh) 分栅快闪存储器的形成方法及分栅快闪存储器
CN108807404B (zh) 半导体制造方法及半导体结构
CN110993605B (zh) 闪存器件的形成方法
CN102254867B (zh) 快闪存储器的制作方法
KR100824633B1 (ko) 플래시 메모리 소자 및 그 제조 방법
CN101192011B (zh) 用于自对准蚀刻的系统和方法
CN106992177B (zh) 防止闪存单元控制栅极空洞的工艺制造方法
CN110767658A (zh) 闪存器件的形成方法
CN108074798B (zh) 一种自对准曝光半导体结构的制作方法
CN111341653A (zh) 浮栅层的形成方法
CN103972176B (zh) 半导体器件的制备方法
KR100650899B1 (ko) 플래시 메모리 셀의 제조 방법
CN107887390B (zh) 一种改善闪存单元的工艺集成方法
CN102543716A (zh) 金属硅化物阻挡层的形成方法
CN111370414B (zh) 分栅快闪存储器及其制备方法
CN115410991A (zh) 一种接触孔形成方法
US6596586B1 (en) Method of forming low resistance common source line for flash memory devices
CN116113239A (zh) 半导体结构及其形成方法
CN112614775A (zh) 半导体器件及其制造方法
CN100508198C (zh) 非挥发性存储器的制造方法
CN106257650B (zh) 半导体器件及其制备方法
CN116056445B (zh) 半导体结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant