CN100508198C - 非挥发性存储器的制造方法 - Google Patents

非挥发性存储器的制造方法 Download PDF

Info

Publication number
CN100508198C
CN100508198C CNB2005101097895A CN200510109789A CN100508198C CN 100508198 C CN100508198 C CN 100508198C CN B2005101097895 A CNB2005101097895 A CN B2005101097895A CN 200510109789 A CN200510109789 A CN 200510109789A CN 100508198 C CN100508198 C CN 100508198C
Authority
CN
China
Prior art keywords
substrate
layer
manufacture method
volatility memorizer
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101097895A
Other languages
English (en)
Other versions
CN1937226A (zh
Inventor
毕嘉慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Semiconductor Corp
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Priority to CNB2005101097895A priority Critical patent/CN100508198C/zh
Publication of CN1937226A publication Critical patent/CN1937226A/zh
Application granted granted Critical
Publication of CN100508198C publication Critical patent/CN100508198C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非挥发性存储器的制造方法,首先,提供一基底,此基底具有一存储单元区与一周边电路区,且存储单元区的基底上已形成有多个第一堆栈栅极结构,以及周边电路区的基底上已形成有一堆栈结构。接着,于基底上形成一层导体层,以于第一堆栈栅极结构之间形成多个栅极而形成存储单元列,以及于存储单元列与堆栈结构的侧壁上形成多个导体间隙壁。然后,于基底上形成一层图案化掩模层,其中此图案化掩模层至少覆盖存储单元列与导体间隙壁。之后,将堆栈结构图案化,以于周边电路区形成多个第二堆栈栅极结构。

Description

非挥发性存储器的制造方法
技术领域
本发明涉及一种半导体元件的制造方法,特别是涉及一种非挥发性存储器的制造方法。
背景技术
存储器,顾名思义便是用以储存数据或数据的半导体元件。当计算机微处理器的功能越来越强,软件所进行的程序与运算越来越庞大时,存储器的需求也就越来越高,为了制造容量大且便宜的存储器以满足这种需求的趋势,制作存储器元件的技术与工艺,已成为半导体科技持续往高集成度挑战的驱动力。
在各种存储器产品中,具有可进行多次数据的存入、读取或抹除等动作,且存入的数据在断电后也不会消失的优点的非挥发性存储器,已成为个人计算机和电子设备所广泛采用的一种存储器元件。
图1A至图1C绘示为现有一种非挥发性存储器元件的制作流程剖面图。首先,请参照图1A,提供一基底100,基底100具有存储单元区101与周边电路区103,且位于存储单元区101的基底100上已形成有穿隧介电层102、电荷陷入层104、阻挡介电层106、垫导体层110、导体层112与图案化顶盖层114,且位于周边电路区103的基底100上已形成有栅氧化层108、导体层112与图案化顶盖层114。接着,以图案化顶盖层114定义导体层112与垫导体层110,以于存储单元区101形成多个堆栈栅极结构116,以及于周边电路区103形成多个堆栈栅极结构116a。
然后,请参照图1B,于堆栈栅极结构116与堆栈结构116a的侧壁上形成多个介电层117。接下来,于基底100上形成导体层(未绘示)。然后,移除部分导体层至暴露出堆栈栅极结构116与116a的表面,以于各堆栈栅极结构116之间形成多个栅极118而形成一存储单元列120,以及于堆栈栅极结构116与116a的侧壁上形成多个导体间隙壁122。
之后,请参照图1C,移除未被存储单元列120被覆盖的阻挡介电层106、电荷陷入层104与穿隧介电层102,以及未被堆栈栅极结构116a覆盖的栅氧化层108。接着,于各堆栈栅极结构116与116a两侧的基底100中形成多个源极/漏极区124。
由图1B可知,在此工艺中,于存储单元区101利用位于相邻二堆栈栅极结构116之间的间隙,来形成另一堆栈栅极结构118,可以增加元件集成度。然而,在存储单元区101形成堆栈栅极结构118的同时,则会在周边电路区103的堆栈栅极结构116a的侧壁上,形成导体间隙壁122,需要多一道工艺来将其移除,使得工艺较为繁杂而增加制作成本。
发明内容
本发明的目的就是在提供一种非挥发性存储器的制造方法,能够避免导体间隙壁形成在堆栈栅极结构的侧壁上,且能够简化工艺与节省成本。
本发明提出一非挥发性存储器的制造方法,首先,提供一基底,此基底具有一存储单元区与一周边电路区,且存储单元区的基底上已形成有多个第一堆栈栅极,以及周边电路区的基底上已形成有一堆栈结构。接着,于基底上形成一层导体层并进行回蚀刻,以于第一堆栈栅极结构之间形成多个栅极而形成存储单元列,以及于存储单元列与堆栈结构的侧壁上形成多个导体间隙壁。然后,于基底上形成一层图案化掩模层,其中此图案化掩模层至少覆盖存储单元列与导体间隙壁。之后,将堆栈结构图案化,以于周边电路区形成多个第二堆栈栅极结构。
依照本发明实施例所述的非挥发性存储器的制造方法,还可以于存储单元列以及第二堆栈栅极结构两侧的基底中形成多个源极/漏极区。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的源极/漏极区的形成方法例如为进行离子注入。
依照本发明实施例所述的非挥发性存储器的制造方法,还可以于形成导体层前,于第一堆栈栅极结构与堆栈结构的侧壁上形成多个介电层
依照本发明实施例所述的非挥发性存储器的制造方法,上述的介电层的材料例如为氧化硅。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的堆栈栅极结构例如包含垫导体层、导体层与图案化顶盖层。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的堆栈结构例如包含垫导体层、导体层与图案化顶盖层。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的导体层的材料例如为掺杂多晶硅。
本发明另提出一非挥发性存储器的制造方法,首先,提供一基底,此基底具有一存储单元区与一周边电路区,且于存储单元区的基底上已依序形成有穿隧介电层、电荷陷入层与阻挡介电层,而于周边电路区的基底上已形成有栅氧化层。然后,于基底中形成元件隔离结构,以于存储单元区定义出多个第一有源区,并于周边电路区定义出一第二有源区。接着,于存储单元区形成多个第一存储单元,并于周边电路区形成至少覆盖第二有源区的一堆栈结构。然后,于基底上形成第一导体层并进行回蚀刻,以于各第一存储单元之间形成多个第二存储单元而形成一存储单元列,以及于存储单元列与堆栈结构的侧壁上形成多个导体间隙壁。然后,于基底上形成图案化掩模层,其中此图案化掩模层至少覆盖存储单元列与导体间隙壁。接着,将堆栈结构图案化,以于周边电路的第二有源区上形成堆栈栅极结构。之后,于存储单元列以及堆栈栅极结构两侧的基底中形成多个源极/漏极区。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的元件隔离结构的形成方法,包括先于垫导体层上形成一层顶盖层。接着,于存储单元区的顶盖层、垫导体层、阻挡介电层、电荷陷入层、穿隧介电层与部分基底中以及于周边电路区的垫导体层、栅氧化层与部分基底中形成多个开口。接下来,于开口中填入介电材料。之后,移除顶盖层与部分介电材料。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的第一存储单元与堆栈结构的形成方法例如是先于垫导体层上形成第二导体层。之后,定义第二导体层与垫导体层。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的第二存储单元的形成方法,包括先于基底上形成一层复合介电层。然后,于每一个第一存储单元之间形成第三导体层。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的复合介电层的材料例如是氧化硅/氮化硅/氧化硅。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的穿隧介电层的材料例如为氧化硅。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的穿隧介电层的形成方法例如为热氧化法。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的电荷陷入层的形成方法例如为化学气相沉积法。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的电荷陷入层的材料例如为氮化硅或掺杂多晶硅。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的阻挡介电层的形成方法例如为化学气相沉积法。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的阻挡介电层的材料例如为氧化硅。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的栅氧化层的形成方法例如为湿式氧化法。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的栅氧化层的材料例如为氧化硅。
依照本发明实施例所述的非挥发性存储器的制造方法,上述的垫导体层的材料例如为掺杂多晶硅。
在本发明的非挥发性存储器的制造方法中,第二堆栈栅极结构是在形成栅极与导体间隙壁之后,由堆栈结构中所定义出来,因此第二堆栈栅极结构的侧壁上不会有导体间隙壁存在。此外,存储单元区与周边电路区的堆栈栅极结构中的导体层为同时形成,即同一导体层,因此能简化工艺,并节省制造成本。
为让本发明的上述和其它目的、特征和优点能更明显易懂,以下配合附图以及优选实施例,以更详细地说明本发明。
附图说明
图1A至图1C绘示为现有一种非挥发性存储器元件的制作流程剖面图。
图2A至图2C为依照本发明实施例所绘示的非挥发性存储器中沟槽隔离结构的制作流程上视图。
图3A至图3D为依照图2A中I-I’剖面所绘示的制作流程剖面图。
图4为依照图2A中II-II’剖面所绘示的剖面示意图。
简单符号说明
100、200:基底
101、201:存储单元区
102、202:穿隧介电层
103、203:周边电路区
104、204:电荷陷入层
106、206:阻挡介电层
108、208:栅氧化层
110、210:垫导体层
112、216:导体层
114、217:图案化顶盖层
116、116a、218、230:堆栈栅极结构
117、222:介电层
118、224:栅极
120、226:存储单元列
122、228:导体间隙壁
124、232:源极/漏极区
205:元件隔离结构
207、209:有源区
213:开口
220:堆栈结构
221:图案化掩模层
具体实施方式
图2A至图2C为依照本发明实施例所绘示的非挥发性存储器中沟槽隔离结构的制作流程上视图。图3A至图3C为依照图2A中I-I’剖面所绘示的制作流程剖面图。图4为依照图2A中II-II’剖面所绘示的剖面示意图。请参照图2A与图3A,首先,提供一基底200,基底200具有存储单元区201与周边电路区203,且于存储单元区201的基底200上已依序形成有穿隧介电层202、电荷陷入层204与阻挡介电层206,而于周边电路区203的基底200上已形成有栅氧化层208。其中,穿隧介电层202的材料例如为氧化硅,其形成方法例如是热氧化法。电荷陷入层204的材料例如为氮化硅,其形成方法例如是化学气相沉积法。阻挡介电层206的材料例如为氧化硅,其形成方法例如是化学气相沉积法。栅氧化层208的材料例如为氧化硅,其形成方法例如是湿式氧化法。接着,于基底上形成一层垫导体层210。其中,垫导体层210的材料例如是掺杂多晶硅。然后,于基底200中形成元件隔离结构205,以于存储单元区201定义出多个有源区207,并于周边电路区203定义出有源区209。
接着,于垫导体层210上形成顶盖层(未绘示)。之后,将顶盖层与垫导体层210图案化。然后,进行蚀刻工艺,以于存储单元区201与周边电路区203的基底200中形成多个开口213。接着,于基底200上形成一层介电材料层(未绘示),然后再移除顶盖层与部分介电材料层,以形成元件隔离结构205,如图4所示。
然后,请继续参照图2A与图3A,于存储单元区201形成多个与有源区207垂直的堆栈栅极结构218,并于周边电路区203形成至少覆盖有源区209的堆栈结构220。堆栈栅极结构218与堆栈结构220的形成方法是先于垫导体层210上形成导体层216。导体层216的材料例如为掺杂多晶硅,其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后,再进行离子注入。然后,于导体层216上形成图案化顶盖层217。其中,图案化顶盖层217的材料例如为氮化硅。之后,再以图案化顶盖层217定义导体层216与垫导体层210,以于存储单元区201形成与有源区207垂直的多个堆栈栅极结构218,以及于周边电路区203形成至少覆盖有源区209的堆栈结构220。在此实施例中,位于周边电路区203的垫导体层210、导体层216与图案化顶盖层217统称为堆栈结构220。
然后,请参照图2B与图3B,以堆栈结构220为掩模,移除周边电路区203的未被堆栈结构220覆盖的部分栅氧化层208。接下来,于堆栈栅极结构218与堆栈结构220的侧壁上形成多个介电层222。其中,介电层222的材料例如为氧化硅,其形成方法例如是热氧化法。之后,于基底200上形成导体层(未绘式)。其中,导体层的材料例如为掺杂多晶硅,其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后,再进行离子注入。然后,再移除部分导体层至暴露出堆栈栅极结构218的表面,以于各堆栈栅极结构218之间形成多个栅极224而形成一存储单元列226,以及于存储单元列226与堆栈结构220的侧壁上形成多个导体间隙壁228。其中,除部分导体层的方法例如是使用回蚀刻法。
接着,请参照图2B与图3C,于基底200上形成图案化掩模层221来定义堆栈结构220,以于周边电路区203形成与有源区209垂直的堆栈栅极结构230。其中,此图案化掩模层221必须覆盖存储单元列226与导体间隙壁228,以避免存储单元列226再次进行蚀刻。接着,移除图案化掩模层221。
然后,请参照图2C与图3D,移除未被存储单元列226覆盖的阻挡介电层206、电荷陷入层204与穿隧介电层202。之后,于存储单元列226以及堆栈栅极结构230两侧的基底200中形成多个源极/漏极区232。其中,源极/漏极区232的形成方法例如为进行离子注入。
此外,上述存储单元列还可以另一种方法来形成。首先,以图案化顶盖层定义导体层、垫导体层、阻挡介电层、电荷陷入层与穿隧介电层,以形成多个第一存储单元。接着,形成一层复合介电层,以覆盖基底与第一存储单元的表面。其中,复合介电层的材料例如是氧化硅/氮化硅/氧化硅。然后,再于基底上形成一层导体材料层。接下来,移除部分的导体材料层与复合介电层,而暴露出第一存储单元,以在各个第一存储单元之间形成第二存储单元,进而形成上述的存储单元列。值得一提的是,在此方法中,电荷陷入层的材料除了可以为氮化硅之外,还可以为掺杂多晶硅。
综上所述,在本发明中,存储单元区与周边电路区的堆栈栅极结构中的导体层于同一工艺中所形成,因此在工艺上可缩短制造流程,且可降低制造成本。此外,本发明在形成栅极224与导体间隙壁228之后,再将堆栈栅极结构230由堆栈结构220中定义出来,如此一来,堆栈栅极结构230的侧壁上则不会有导体间隙壁存在,而省去了移除导体间隙壁的步骤。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (22)

1、一种非挥发性存储器的制造方法,包括:
提供一基底,该基底具有一存储单元区与一周边电路区,且该存储单元区的该基底上已形成有多个第一堆栈栅极结构,以及该周边电路区的该基底上已形成有一堆栈结构;
于该基底上形成一导体层并进行回蚀刻,以于该些第一堆栈栅极结构之间形成多个栅极而形成一存储单元列,以及于该存储单元列与该堆栈结构的侧壁上形成多个导体间隙壁;
于该基底上形成一图案化掩模层,其中该图案化掩模层至少覆盖该存储单元列与该些导体间隙壁;以及
图案化该堆栈结构,以于该周边电路区形成多个第二堆栈栅极结构。
2、如权利要求1所述的非挥发性存储器的制造方法,还包括于该存储单元列以及该些第二堆栈栅极结构两侧的该基底中形成多个源极/漏极区。
3、如权利要求2所述的非挥发性存储器的制造方法,其中该些源极/漏极区的形成方法包括进行离子注入。
4、如权利要求1所述的非挥发性存储器的制造方法,还包括于形成该导体层前,于该些第一堆栈栅极结构与该堆栈结构的侧壁上形成多个介电层。
5、如权利要求4所述的非挥发性存储器的制造方法,其中该些介电层的材料包括氧化硅。
6、如权利要求1所述的非挥发性存储器的制造方法,其中该堆栈栅极结构包含一垫导体层、一导体层与一图案化顶盖层。
7、如权利要求1所述的非挥发性存储器的制造方法,其中该堆栈结构包含一垫导体层、一导体层与一图案化顶盖层。
8、如权利要求1所述的非挥发性存储器的制造方法,其中该导体层的材料包括掺杂多晶硅。
9、一种非挥发性存储器的制造方法,包括:
提供一基底,该基底具有一存储单元区与一周边电路区,且于该存储单元区的该基底上已依序形成有一穿隧介电层、一电荷陷入层与一阻挡介电层,而该周边电路区的该基底上已形成有一栅氧化层;
于该基底上形成一垫导体层;
于该基底中形成一元件隔离结构,以于该存储单元区定义出多个第一有源区,并于该周边电路区定义出一第二有源区;
于该存储单元区形成多个第一存储单元,并于该周边电路区形成至少覆盖该第二有源区的一堆栈结构;
于该些第一存储单元之间形成多个第二存储单元而形成一存储单元列,以及于该存储单元列与该堆栈结构的侧壁上形成多个导体间隙壁;
于该基底上形成一图案化掩模层,其中该图案化掩模层至少覆盖该存储单元列与该些导体间隙壁;
图案化该堆栈结构,以于该周边电路区的该第二有源区上形成一堆栈栅极结构;以及
于该存储单元列以及该堆栈栅极结构两侧的该基底中形成多个源极/漏极区。
10、如权利要求9所述的非挥发性存储器的制造方法,其中该元件隔离结构的形成方法,包括:
于该垫导体层上形成一顶盖层;
于该存储单元区的该顶盖层、该垫导体层、该阻挡介电层、该电荷陷入层、该穿隧介电层与部分该基底中以及于该周边电路区的该垫导体层、该栅氧化层与部分该基底中形成多个开口;
于该些开口中填入一介电材料;以及
移除该顶盖层与部分该介电材料。
11、如权利要求9所述的非挥发性存储器的制造方法,其中该些第一存储单元与该堆栈结构的形成方法,包括:
于该垫导体层上形成一第二导体层;以及
定义该第二导体层与该垫导体层。
12、如权利要求9所述的非挥发性存储器的制造方法,其中该些第二存储单元的形成方法,包括:
于基底上形成一复合介电层;以及
于该些第一存储单元之间形成一第三导体层。
13、如权利要求12所述的非挥发性存储器的制造方法,其中该复合介电层的材料包括氧化硅/氮化硅/氧化硅。
14、如权利要求9所述的非挥发性存储器的制造方法,其中该穿隧介电层的材料包括氧化硅。
15、如权利要求9所述的非挥发性存储器的制造方法,其中该穿隧介电层的形成方法包括热氧化法。
16、如权利要求9所述的非挥发性存储器的制造方法,其中该电荷陷入层的形成方法包括化学气相沉积法。
17、如权利要求9所述的非挥发性存储器的制造方法,其中该电荷陷入层的材料包括氮化硅或掺杂多晶硅。
18、如权利要求9所述的非挥发性存储器的制造方法,其中该阻挡介电层的形成方法包括化学气相沉积法。
19、如权利要求9所述的非挥发性存储器的制造方法,其中该阻挡介电层的材料包括氧化硅。
20、如权利要求9所述的非挥发性存储器的制造方法,其中该栅氧化层的形成方法包括湿式氧化法。
21、如权利要求9所述的非挥发性存储器的制造方法,其中该栅氧化层的材料包括氧化硅。
22、如权利要求9所述的非挥发性存储器的制造方法,其中该垫导体层的材料包括掺杂多晶硅。
CNB2005101097895A 2005-09-20 2005-09-20 非挥发性存储器的制造方法 Expired - Fee Related CN100508198C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101097895A CN100508198C (zh) 2005-09-20 2005-09-20 非挥发性存储器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101097895A CN100508198C (zh) 2005-09-20 2005-09-20 非挥发性存储器的制造方法

Publications (2)

Publication Number Publication Date
CN1937226A CN1937226A (zh) 2007-03-28
CN100508198C true CN100508198C (zh) 2009-07-01

Family

ID=37954623

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101097895A Expired - Fee Related CN100508198C (zh) 2005-09-20 2005-09-20 非挥发性存储器的制造方法

Country Status (1)

Country Link
CN (1) CN100508198C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048512B (zh) * 2018-10-15 2022-08-05 联华电子股份有限公司 存储器结构
CN112242486A (zh) * 2019-07-19 2021-01-19 联华电子股份有限公司 存储器元件的结构及其制造方法

Also Published As

Publication number Publication date
CN1937226A (zh) 2007-03-28

Similar Documents

Publication Publication Date Title
US10297495B2 (en) Method of manufactuing semiconductor device
US9449977B2 (en) Semiconductor devices and methods for fabricating the same
US11456307B2 (en) Flash memory containing air gaps
CN103367317A (zh) 半导体器件、其制造方法以及包括其的系统
CN100508198C (zh) 非挥发性存储器的制造方法
US7144777B2 (en) Non-volatile memory and manufacturing method thereof
US5867362A (en) Storage capacitor for DRAM memory cell
CN107123651B (zh) 非易失性存储器的制造方法及非易失性存储器
CN101136373B (zh) 非易失性存储器的制造方法
CN100481391C (zh) 快闪存储器及其制造方法
CN101005047A (zh) 非挥发性存储器的制造方法
US7148107B1 (en) Method of fabricating non-volatile memory
US20090047765A1 (en) Method of manufacturing non-volatile memory
US7109082B2 (en) Flash memory cell
US11997845B2 (en) Method for manufacturing semiconductor structure and semiconductor structure
US20230114038A1 (en) Semiconductor structure and manufacturing method thereof
US11581325B2 (en) Memory structure and manufacturing method thereof
CN113363263B (zh) 非易失性存储器结构及其制造方法
CN100411144C (zh) 非挥发性存储器及其制造方法
CN114864587A (zh) 嵌入式闪存及其制备方法
US20070048937A1 (en) Method of fabricating non-volatile memory
CN100468700C (zh) 非挥发性存储器的制造方法
US20060292850A1 (en) Method for manufacturing semiconductor device and non-volatile memory
CN114068418A (zh) 半导体结构及其制作方法
CN100411150C (zh) 非易失性存储器的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090701

Termination date: 20091020