CN101136373B - 非易失性存储器的制造方法 - Google Patents
非易失性存储器的制造方法 Download PDFInfo
- Publication number
- CN101136373B CN101136373B CN2006101123589A CN200610112358A CN101136373B CN 101136373 B CN101136373 B CN 101136373B CN 2006101123589 A CN2006101123589 A CN 2006101123589A CN 200610112358 A CN200610112358 A CN 200610112358A CN 101136373 B CN101136373 B CN 101136373B
- Authority
- CN
- China
- Prior art keywords
- layer
- nonvolatile memory
- manufacture method
- grids
- memory according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
一种非易失性存储器的制造方法,其包括下列步骤。首先,在一衬底上依序形成一介电层、一第一导体层与一图案化罩幕层。然后,以图案化罩幕层为罩幕,移除部分第一导体层以形成多个第一栅极。接着,进行一氧化制程,在第一栅极的侧壁形成一氧化层,之后移除图案化罩幕层。继之,于两相邻的第一栅极之间形成多个第二栅极,使这些第一与第二栅极相互间隔以形成一记忆胞列。随后,于记忆胞列两侧的衬底中形成掺杂区。本发明可避免造成现有记忆胞列中各记忆胞之间的间隙内的绝缘材料层产生孔洞或无法填入的问题,进而影响整个制程的可靠度。
Description
技术领域
本发明是有关于一种半导体元件,且特别是有关于一种非易失性存储器的制造方法。
背景技术
存储器,顾名思义便是用以储存资料或数据的半导体元件。当电脑微处理器的功能越来越强,软件所进行的程式与运算越来越庞大时,存储器的需求也就越来越高,为了制造容量大且便宜的存储器以满足这种需求的趋势,制作存储器元件的技术与制程,已成为半导体科技持续往高积集度挑战的驱动力。
在各种存储器产品中,具有可进行多次资料的存入、读取或抹除等动作,且存入的资料在断电后也不会消失的优点的非易失性存储器,已成为个人电脑和电子设备所广泛采用的一种存储器元件。
目前,业界较常使用的多种存储器阵列的一包括反及闸(NAND)型阵列结构。由于,反及闸(NAND)型阵列结构主要是使各记忆胞串接在一起,来进行元件的编程与抹除操作。因此,将记忆胞阵列制作成反及闸(NAND)型阵列结构,可以使元件做的较密集,以提高元件的积集度。
然而,随着制程的发展,元件尺寸不断微缩的情况下,反及闸(NAND)型阵列结构的各记忆胞之间的间隙(space)也会相对地缩小,但是受限于目前微影与蚀刻制程窗口(process window)的限制,并无法制作出符合需求的记忆胞尺寸及记忆胞之间的间隙距离。而且,在后续制程中,因尺寸微缩造成各记忆胞之间的间隙相对地缩小也会产生一些问题,例如在各记忆胞之间的间隙内填入绝缘材料层时,会造成间隙内的绝缘材料层产生孔洞或甚至是无法填入的问题,进而影响整个制程的可靠度。
发明内容
有鉴于此,依据本发明提供实施例的目的就是在提供一种非易失性存储器的制造方法,能够避免填入各记忆胞之间的间隙内的绝缘材料层产生孔洞或无法填入的问题,且可提高元件的积集度。
本发明提出的一种非易失性存储器的制造方法,其包括下列步骤。首先,在一衬底上依序形成一介电层、一第一导体层与一图案化罩幕层。然后,以图案化罩幕层为罩幕,移除部分第一导体层以形成多个第一栅极。接着,进行一氧化制程,在第一栅极的侧壁形成一氧化层,之后移除图案化罩幕层。继之,于两相邻的第一栅极之间形成多个第二栅极,使这些第一与第二栅极相互间隔以形成一记忆胞列。随后,于记忆胞列两侧的衬底中形成掺杂区。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的氧化制程例如是原位蒸汽产生(ISSG)氧化制程或热氧化制程。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的氧化层的材质例如是二氧化硅。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的第二栅极的形成方法例如是,先在衬底上方形成一第二导体层,覆盖住第一栅极、氧化层以及介电层。然后,移除部分第二导体层至曝露出第一栅极的表面。
依照本发明的实施例所述的非易失性存储器的制造方法,其中移除部分第二导体层至曝露出第一栅极的表面的方法例如是化学机械研磨法或回蚀刻法。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的第一与第二栅极的材质相同,其材质例如是掺杂多晶硅。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的介电层例如是一氧化硅层或一复合介电层。承上所述,复合介电层例如是氧化硅/氮化硅/氧化硅(oxide-nitride-oxide,ONO)层或氧化硅/氮化硅/氧化硅/氮化硅/氧化硅(oxide-nitride-oxide-nitride-oxide,ONONO)层。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的图案化罩幕层的材质例如是氮化硅。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的掺杂区的形成方法例如是,先在记忆胞列上形成一光阻层。然后,以光阻层为罩幕,进行一离子植入法,接着再移除光阻层。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的移除图案化罩幕层的方法例如是进行一蚀刻制程或一剥离(lift off)制程。
本发明另提出一种非易失性存储器的制造方法,其包括下列步骤。首先,在一衬底上依序形成一介电层、一第一导体层与一图案化罩幕层。然后,以图案化罩幕层为罩幕,移除部分第一导体层以形成多个第一栅极。接着,进行一氧化制程,在第一栅极的侧壁形成一氧化层。随后,在衬底上方形成一第二导体层。继之,移除部分第二导体层至曝露出氧化层表面。之后,移除图案化罩幕层,以于两相邻的第一栅极之间形成多个第二栅极,使第一与第二栅极相互间隔以形成一记忆胞列。接着,于记忆胞列两侧的衬底中形成掺杂区。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的氧化制程例如是原位蒸汽产生氧化制程或热氧化制程。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的氧化层的材质例如是二氧化硅。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的移除部分第二导体层至曝露出氧化层表面的方法例如是回蚀刻法。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的第一与第二栅极的材质相同,其材质例如是掺杂多晶硅。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的介电层例如是一氧化硅层或一复合介电层。承上所述,复合介电层例如是氧化硅/氮化硅/氧化硅层或氧化硅/氮化硅/氧化硅/氮化硅/氧化硅层。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的图案化罩幕层的材质例如是氮化硅。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的掺杂区的形成方法例如是,先在记忆胞列上形成一光阻层。然后,以光阻层为罩幕,进行一离子植入法,接着再移除光阻层。
依照本发明的实施例所述的非易失性存储器的制造方法,上述的移除图案化罩幕层的方法例如是进行一蚀刻制程或一剥离制程。
本发明是先在第一栅极侧壁形成氧化层,以作为现有记忆胞列中各记忆胞之间的间隙(space)内所预填入的介电材料层,然后再形成第二栅极以完成记忆胞列,因此可避免造成现有记忆胞列中各记忆胞之间的间隙内的绝缘材料层产生孔洞或无法填入的问题,进而影响整个制程的可靠度。另一方面,本发明是是利用氧化制程来形成氧化层,因此可藉由调整氧化制程的制程条件,来控制所形成的氧化层的厚度,如此一来即可突破微影与蚀刻制程的限制缩小记忆胞列中各记忆胞之间的间隙距离。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举数个实施例,并配合所附图式,作详细说明如下。
附图说明
图1A至图1F为依照本发明一实施例所绘示的非易失性存储器的制造方法的流程剖面示意图。
图2A至图2D为依照本发明另一实施例所绘示的非易失性存储器的制造方法的流程剖面示意图。
100:衬底 102:介电层
104、112、202、203:导体层 106:图案化罩幕层
108、114、204:栅极 110:氧化层
116:光阻层 118:离子植入法
120:掺杂区
具体实施方式
图1A至图1F为依照本发明一实施例所绘示的非易失性存储器的制造方法的流程剖面示意图。
首先,请参照图1A,提供一衬底100,衬底100例如是硅衬底或其他半导体衬底。然后,在衬底100上形成一介电层102,介电层102的材质例如是氧化硅,其形成方法例如是化学气相沉积法。当然,介电层102还可例如是由多层介电层所组成的一复合介电层,而复合介电层可例如是氧化硅/氮化硅/氧化硅(oxide-nitride-oxide,ONO)层或氧化硅/氮化硅/氧化硅/氮化硅/氧化硅(oxide-nitride-oxide-nitride-oxide,ONONO)层。
然后,在介电层102形成之后,接着在介电层102上形成一层导体层104。导体层104的材质例如是掺杂多晶硅,其形成方法例如是化学气相沉积法。之后,在导体层104上形成一层图案化罩幕层106,图案化罩幕层106的材质例如是氮化硅,其形成方法例如是化学气相沉积法。
接着,请参照图1B,以图案化罩幕层106为罩幕,移除部分导体层104以形成多个栅极108。上述,移除部分导体层104的方法例如是利用进行一蚀刻制程来移除部分导体层104。
之后,请参照图1C,在栅极108形成后,接着进行一氧化制程,在这些栅极108的侧壁形成一层氧化层110。上述的氧化制程可例如是原位蒸汽产生(ISSG)氧化制程或热氧化制程。氧化层110的材质例如是二氧化硅。
值得注意的是,在栅极108的侧壁所形成的氧化层110是,作为现有记忆胞列中各记忆胞之间的间隙(space)内所预填入的绝缘材料层。而且,由于氧化层110是利用氧化制程所形成,因此可藉由调整氧化制程的制程条件,来控制所形成的氧化层110的厚度,如此即可突破微影与蚀刻制程的限制,以更进一步地缩小记忆胞列中各记忆胞之间的间隙距离。
除此之外,相对于现有的制程而言,由于本发明是先在栅极108的侧壁形成氧化层110,因此可避免造成记忆胞列中各记忆胞之间的间隙内的绝缘材料层产生孔洞或无法填入的问题,进而影响整个制程的可靠度。
继之,请参照图1D,在氧化层110形成之后,接着移除栅极108上方的图案化罩幕层106。移除图案化罩幕层106的方法例如是进行一蚀刻制程或一剥离(lift off)制程。随后,在衬底100上方形成一层导体层112,以覆盖住栅极108、氧化层110以及介电层102。承上述,导体层112的材质例如是掺杂多晶硅,其形成方法例如是化学气相沉积法。
然后,请参照图1E,移除部分导体层112至曝露出栅极108的表面,以于两相邻的栅极108之间形成多个栅极114。上述,移除部分导体层112至曝露出栅极108的表面的方法例如是利用进行一化学机械研磨法或一回蚀刻法。
承上述,栅极108以及栅极114会在衬底100上方相互间隔以形成一记忆胞列。接着,在此记忆胞列上形成一层光阻层116,然后以光阻层116为罩幕,进行一离子植入法118,在记忆胞列两侧的衬底100中形成掺杂区120。
然后,请参照图1F,在掺杂区120形成之后,接着将光阻层116移除,如此即可完成本实施例的非易失性存储器的制作。
本发明除了上述实施例之外,尚具有其他的实施型态。图2A至图2D为依照本发明另一实施例所绘示的非易失性存储器的制造方法的流程剖面示意图。其中图2A是接续上述实施例的图1C以进行,并且于图2A至图2D中,与图1A至图1F相同的构件是使用相同的标号并省略其说明。
首先,请参照图2A,本实施例与上述的图1A至图1F的实施例不同,本实施例是在形成氧化层110之后,并不进行移除图案化罩幕层106的制程,而是直接在衬底100上方形成一层导体层202。导体层202的材质例如是掺杂多晶硅,其形成方法例如是化学气相沉积法。
然后,请参照图2B,在导体层202形成之后,接着移除部分导体层202至曝露出氧化层110表面,以形成导体层203。上述,移除部分导体层202的方法例如是利用进行一回蚀刻法,而所形成的导体层203会有部分残留在图案化罩幕层106的顶部表面。
继之,请参照图2C,移除图案化罩幕层106。移除图案化罩幕层106的方法例如是进行一蚀刻制程或一剥离制程。上述,移除图案化罩幕层106之后,会连带移除残留在图案化罩幕层106的顶部表面的部分导体层203,而在两相邻的栅极108之间形成多个栅极204。
承上述,栅极108以及栅极204会在衬底100上方相互间隔以形成一记忆胞列。接着,在此记忆胞列上形成一层光阻层116,然后以光阻层116为罩幕,进行一离子植入法118,在记忆胞列两侧的衬底100中形成掺杂区120。
然后,请参照图2D,在掺杂区120形成之后,接着就可将光阻层116移除,如此即可完成本实施例的非易失性存储器的制作。
综上所述,本发明的方法至少具有下列优点:
1.本发明可避免造成现有记忆胞列中各记忆胞之间的间隙内的绝缘材料层产生孔洞或无法填入的问题,进而影响整个制程的可靠度。
2.本发明可突破微影与蚀刻制程的限制,以进一步缩小记忆胞列中各记忆胞之间的间隙距离。
3.本发明不限于应用在制造非易失性存储器,亦可适用于其他需要缩小元件间距的制程中。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (21)
1.一种非易失性存储器的制造方法,其特征在于其包括以下步骤:
在一衬底上依序形成一介电层、一第一导体层与一图案化罩幕层;
以该图案化罩幕层为罩幕,移除部分该第一导体层以形成多数个第一栅极;
进行一氧化制程,在该些第一栅极的侧壁形成一氧化层;
移除该图案化罩幕层;
于两相邻的该些第一栅极之间形成多数个第二栅极,使该些第一栅极与该些第二栅极相互间隔以形成一记忆胞列;以及
于该记忆胞列两侧的该衬底中形成掺杂区。
2.根据权利要求1所述的非易失性存储器的制造方法,其特征在于其中所述的氧化制程包括原位蒸汽产生(ISSG)氧化制程或热氧化制程。
3.根据权利要求1所述的非易失性存储器的制造方法,其特征在于其中所述的氧化层的材质包括二氧化硅。
4.根据权利要求1所述的非易失性存储器的制造方法,其特征在于其中所述的第二栅极的形成方法,包括:
在该衬底上方形成一第二导体层,覆盖住该些第一栅极、该氧化层以及该介电层;以及
移除部分该第二导体层至曝露出该些第一栅极的表面。
5.根据权利要求4所述的非易失性存储器的制造方法,其特征在于其中移除部分该第二导体层至曝露出该些第一栅极的表面的方法包括化学机械研磨法或回蚀刻法。
6.根据权利要求1所述的非易失性存储器的制造方法,其特征在于其中所述的第一栅极与第二栅极的材质相同,其材质包括掺杂多晶硅。
7.根据权利要求1所述的非易失性存储器的制造方法,其特征在于其中所述的介电层包括一氧化硅层或一复合介电层。
8.根据权利要求7所述的非易失性存储器的制造方法,其特征在于其中所述的复合介电层包括氧化硅/氮化硅/氧化硅层或氧化硅/氮化硅/氧化硅/氮化硅/氧化硅层。
9.根据权利要求1所述的非易失性存储器的制造方法,其特征在于其中所述的图案化罩幕层的材质包括氮化硅。
10.根据权利要求1所述的非易失性存储器的制造方法,其特征在于其中所述的掺杂区的形成方法包括:
在该记忆胞列上形成一光阻层;
以该光阻层为罩幕,进行一离子植入法;以及
移除该光阻层。
11.根据权利要求1所述的非易失性存储器的制造方法,其特征在于其中所述的移除该图案化罩幕层的方法包括进行一蚀刻制程或一剥离制程。
12.一种非易失性存储器的制造方法,其特征在于其包括以下步骤:
在一衬底上依序形成一介电层、一第一导体层与一图案化罩幕层;
以该图案化罩幕层为罩幕,移除部分该第一导体层以形成多数个第一栅极;
进行一氧化制程,在该些第一栅极的侧壁形成一氧化层;
在该衬底上方形成一第二导体层;
移除部分该第二导体层至曝露出该氧化层表面;
移除该图案化罩幕层,以于两相邻的该些第一栅极之间形成多数个第二栅极,使该些第一栅极与该些第二栅极相互间隔以形成一记忆胞列;以及
于该记忆胞列两侧的该衬底中形成掺杂区。
13.根据权利要求12所述的非易失性存储器的制造方法,其特征在于其中所述的氧化制程包括原位蒸汽产生氧化制程或热氧化制程。
14.根据权利要求12所述的非易失性存储器的制造方法,其特征在于其中所述的氧化层的材质包括二氧化硅。
15.根据权利要求12所述的非易失性存储器的制造方法,其特征在于其中移除部分该第二导体层至曝露出该氧化层表面的方法包括回蚀刻法。
16.根据权利要求12所述的非易失性存储器的制造方法,其特征在于其中所述的第一栅极与第二栅极的材质相同,其材质包括掺杂多晶硅。
17.根据权利要求12所述的非易失性存储器的制造方法,其特征在于其中所述的介电层包括一氧化硅层或一复合介电层。
18.根据权利要求17所述的非易失性存储器的制造方法,其特征在于其中所述的复合介电层包括氧化硅/氮化硅/氧化硅层或氧化硅/氮化硅/氧化硅/氮化硅/氧化硅层。
19.根据权利要求12所述的非易失性存储器的制造方法,其特征在于其中所述的图案化罩幕层的材质包括氮化硅。
20.根据权利要求12所述的非易失性存储器的制造方法,其特征在于其中所述的掺杂区的形成方法包括:
在该记忆胞列上形成一光阻层;
以该光阻层为罩幕,进行一离子植入法;以及
移除该光阻层。
21.根据权利要求12所述的非易失性存储器的制造方法,其特征在于其中移除该图案化罩幕层的方法包括进行一蚀刻制程或一剥离制程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2006101123589A CN101136373B (zh) | 2006-08-31 | 2006-08-31 | 非易失性存储器的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2006101123589A CN101136373B (zh) | 2006-08-31 | 2006-08-31 | 非易失性存储器的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101136373A CN101136373A (zh) | 2008-03-05 |
CN101136373B true CN101136373B (zh) | 2010-11-17 |
Family
ID=39160352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101123589A Active CN101136373B (zh) | 2006-08-31 | 2006-08-31 | 非易失性存储器的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101136373B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10304680B1 (en) * | 2017-12-22 | 2019-05-28 | Macronix International Co., Ltd. | Fabricating semiconductor devices having patterns with different feature sizes |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6445046B1 (en) * | 1996-12-17 | 2002-09-03 | Siemens Aktiengesellschaft | Memory cell arrangement and process for manufacturing the same |
US6765271B2 (en) * | 2000-03-10 | 2004-07-20 | Fujitsu Limited | Method for manufacturing non-volatile semiconductor memory and non-volatile semiconductor memory manufactured thereby |
CN1719598A (zh) * | 2004-07-06 | 2006-01-11 | 旺宏电子股份有限公司 | 多重闸极电荷捕捉非挥发性记忆体的制作方法 |
-
2006
- 2006-08-31 CN CN2006101123589A patent/CN101136373B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6445046B1 (en) * | 1996-12-17 | 2002-09-03 | Siemens Aktiengesellschaft | Memory cell arrangement and process for manufacturing the same |
US6765271B2 (en) * | 2000-03-10 | 2004-07-20 | Fujitsu Limited | Method for manufacturing non-volatile semiconductor memory and non-volatile semiconductor memory manufactured thereby |
CN1719598A (zh) * | 2004-07-06 | 2006-01-11 | 旺宏电子股份有限公司 | 多重闸极电荷捕捉非挥发性记忆体的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101136373A (zh) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102332432B1 (ko) | 메모리 어레이들, 및 메모리 어레이들을 형성하는 방법들 | |
CN101312197B (zh) | 储存单元及其制造方法与操作方法 | |
TWI464831B (zh) | 半導體元件的製造方法 | |
CN101055853B (zh) | 非易失性半导体存储元件及其制造方法 | |
CN106356374A (zh) | 快闪存储器及其制作方法 | |
US20110318914A1 (en) | Method of fabricating semiconductor device | |
CN105845681B (zh) | 非挥发性存储器及其制造方法 | |
KR100706815B1 (ko) | 전하 트랩막 패턴을 가진 비 휘발성 메모리 소자 및 그제조 방법 | |
CN101136373B (zh) | 非易失性存储器的制造方法 | |
CN100372101C (zh) | 非挥发性存储单元及其制造方法 | |
US7183607B1 (en) | Non-volatile memory structure | |
US6620687B2 (en) | Method of making non-volatile memory with sharp corner | |
CN100508198C (zh) | 非挥发性存储器的制造方法 | |
CN100362664C (zh) | 非挥发性存储单元及其制造方法 | |
CN102024820B (zh) | 记忆胞及其制造方法以及记忆体结构 | |
US20090047765A1 (en) | Method of manufacturing non-volatile memory | |
CN100481391C (zh) | 快闪存储器及其制造方法 | |
CN100386864C (zh) | 非易失性存储器及其制造方法 | |
US7109082B2 (en) | Flash memory cell | |
CN100411150C (zh) | 非易失性存储器的制造方法 | |
CN1224095C (zh) | 快闪存储器的存储单元的制造方法 | |
CN100378961C (zh) | 非挥发性存储器的制造方法 | |
CN101005047A (zh) | 非挥发性存储器的制造方法 | |
CN100461376C (zh) | 非易失存储器的制造方法 | |
CN100468700C (zh) | 非挥发性存储器的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |