CN100372101C - 非挥发性存储单元及其制造方法 - Google Patents

Abstract

一种非挥发性存储单元，此非挥发性存储单元由基底、栅极堆栈层、绝缘层与导电层所构成。其中，栅极堆栈层配置在基底上，此栅极堆栈层由基底依序为穿隧层、电荷陷入层、阻挡层与控制栅极层，而且栅极堆栈层中具有开口贯穿这些膜层。此外，绝缘层配置在开口表面。另外，导电层配置在开口中，且覆盖此绝缘层。

Description

非挥发性存储单元及其制造方法

技术领域

本发明涉及一种存储器元件及其制造方法，且特别是有关于一种非挥发性存储单元(Non-Volatile Memory Cell)及其制造方法。

背景技术

可电抹除且可程序的非挥发性存储器元件由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种存储器元件。

这种非挥发性存储器元件以多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。当对存储器元件进行程序化(Program)时，注入的电荷会均匀分布于整个多晶硅浮置栅极层之中。然而，当多晶硅浮置栅极层下方的穿隧层有缺陷存在时，就容易造成元件的漏电流，进而影响元件的可靠性。

因此，为了解决上述问题，目前较常采取的方法是利用绝缘的电荷陷入层来取代多晶硅浮置栅极，此电荷陷入层的材料例如是氮化硅。由于氮化硅电荷陷入层上下通常各有一层氧化硅，所以会形成一种包含氧化硅/氮化硅/氧化硅(ONO)堆栈层在内的栅极堆栈(Stacked)结构，而此具有栅极堆栈结构的存储器元件即称为SONOS存储器。当对此SONOS存储器程序化时，电荷虽会注入氮化硅电荷陷入层中，但并不会均匀分布其中，也就是说电荷是局部集中于氮化硅电荷陷入层中。如此一来，不但可以解决上述元件漏电流的问题，而且对于单一存储单元来说，还可于其中存入二个位，即形成单一存储单元可储存二位(2bits/cell)的非挥发性存储器。

图1是绘示现有一种SONOS存储单元的剖面示意图。请参照图1，SONOS存储单元由基底100、源极区102、漏极区104、下氧化硅层106、氮化硅层108、上氧化硅110与栅极层112所构成。其中，配置于基底100上的下氧化硅层106、氮化硅层108与上氧化硅110为氧化硅-氮化硅-氧化硅堆栈层，即所谓的ONO堆栈层114。另外，图1中的实线区域116与118表示电荷储存的区域。对SONOS存储单元而言，可以在接近漏极区104与源极区102的氮化硅层108中各自注入电荷。换言之，可于区域116与118中分别存入一个位(bit)，而得到单一存储单元可储存二位(2bits/cell)的非挥发性存储器。

然而，注入氮化硅层108电荷是以高斯(Gauss)分布的方式分布于区域116与118中(如图1中曲线120与122所示)。所以，当元件集成度提升之后，元件尺寸会愈来愈小，如此将可能导致曲线120与122越来越靠近，甚至彼此重叠。当曲线120与122重叠时，储存于区域116与118中的位可能会相互影响，从而降低存储器元件的可靠性(Reliability)。

发明内容

有鉴于此，本发明的目的就是在提供一种非挥发性存储单元的制造方法，以避免因单一存储单元中的二位彼此互相影响，而使得存储器元件的可靠性降低。

本发明的再一目的是提供一种非挥发性存储单元，以能够在单一存储单元中储存二位数据，而作为多阶存储单元使用。

本发明提出一种非挥发性存储单元的制造方法，此方法先于基底上依序形成穿隧层、电荷陷入层、阻挡层与控制栅极层。然后，于控制栅极层上形成第一掩模层，此第一掩模层具有第一开口而暴露出预定形成存储单元的区域。之后，于第一开口的侧壁上形成第二掩模层。接着，以第一掩模层与第二掩模层为掩模，移除部分的控制栅极层、阻挡层、电荷陷入层与穿隧层，而形成贯穿这些膜层的第二开口。继之，移除第一掩模层与第二掩模层。然后，于第二开口表面形成绝缘层。之后，于第二开口填入导电层，并且覆盖绝缘层。接着，于部分的控制栅极层、绝缘层与导电层上形成第三掩模层。继之，利用第三掩模层定义出栅极堆栈结构。然后，移除第三掩模层。

依照本发明的优选实施例所述的非挥发性存储单元的制造方法，于第一开口的侧壁上形成第二掩模层的方法例如是先于第一掩模层顶面、第一开口表面形成共形的掩模材料层，之后再进行各向异性蚀刻工艺，以移除位于第一掩模层顶面与第一开口底部的掩模材料层。

依照本发明的优选实施例所述的非挥发性存储单元的制造方法，其中第一掩模层的第一开口以及/或是第三掩模层的尺寸为光刻工艺的临界尺寸(Critical Dimension，CD)。

依照本发明的优选实施例所述的非挥发性存储单元的制造方法，其中第一掩模层以及/或是第二掩模层的材料例如是氧化硅、氮化硅或氮氧化硅

依照本发明的优选实施例所述的非挥发性存储单元的制造方法，其中导电层的材料例如是多晶硅。

依照本发明的优选实施例所述的非挥发性存储单元的制造方法，其中电荷陷入层的材料例如是多晶硅或氮化硅；穿隧层的材料例如是氧化硅；阻挡层的材料例如是氧化硅；控制栅极层的材料例如是多晶硅。

依照本发明的优选实施例所述的非挥发性存储单元的制造方法，其中于第二开口表面形成绝缘层以及于第二开口填入导电层的方法例如是先于控制栅极层的顶面与第二开口的表面形成共形的绝缘材料层，接着于绝缘材料层上形成导电材料层，且此导电材料层至少填满第二开口，然后移除第二开口以外的导电材料层与绝缘材料层。或者是，先于控制栅极层顶面与第二开口表面形成共形的绝缘材料层，然后移除第二开口以外的绝缘材料层，以形成绝缘层，之后于绝缘层与控制栅极层顶面上形成导电材料层，且此导电材料层至少填满该第二开口，接着移除第二开口以外的导电材料层。

依照本发明的优选实施例所述的非挥发性存储单元的制造方法，其中在利用第三掩模层定义出栅极堆栈结构之后，还可于栅极堆栈结构的侧边的基底中形成源极区与漏极区。

本发明提出一种非挥发性存储单元，此非挥发性存储单元由基底、栅极堆栈层、绝缘层与导电层所构成。其中，栅极堆栈层配置在基底上，此栅极堆栈层由基底依序为穿隧层、电荷陷入层、阻挡层与控制栅极层，而且栅极堆栈层具有开口贯穿这些膜层。此外，绝缘层配置在开口表面。另外，导电层配置在开口中，且覆盖此绝缘层。

依照本发明的优选实施例所述的非挥发性存储单元，其中电荷陷入层的材料例如是多晶硅或氮化硅；穿隧层的材料例如是氧化硅；阻挡层的材料例如是氧化硅；控制栅极层或导电层的材料例如是多晶硅。

依照本发明的优选实施例所述的非挥发性存储单元，还包括源极区与漏极区分别配置在栅极堆栈层侧边的基底中。

本发明通过栅极堆栈层中形成开口并于其中形成绝缘层，以将同一存储单元内用于储存电荷的电荷陷入层的两位区域分开。因此，当对此存储单元进行程序化时，由于储存于电荷陷入层中的两位会彼此分开，因此可避免产生单一存储单元的两个位彼此互相影响的问题。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。

附图说明

图1是现有一种SONOS存储单元的剖面示意图。

图2A至图2E是依照本发明一优选实施例的一种非挥发性存储单元的制造流程剖面示意图。

简单符号说明

100、200：基底

102、228：源极区

104、230：漏极区

106、110：氧化硅层

108：氮化硅层

112：栅极层

114：ONO堆栈层

116、118、230、232：区域

120、122：曲线

202、202a、202b：穿隧层

204、204a、204b：电荷陷入层

206、206a、206b：阻挡层

208、208a、208b：控制栅极层

210、216、224：掩模层

212、218：开口

214：预定形成存储单元的区域

220：绝缘层

222：导电层

226：栅极堆栈结构

具体实施方式

图2A至图2E是绘示依照本发明一优选实施例的一种非挥发性存储单元的制造流程剖面示意图。

请参照图2A，于基底200上依序形成穿隧层202、电荷陷入层204、阻挡层206与控制栅极层208。其中，穿隧层202的材料例如是氧化硅或是其它可用于电荷穿隧的材料，其形成方法例如是进行热氧化工艺或是其它合适的工艺。此外，电荷陷入层204的材料例如是多晶硅、氮化硅或是其它可以用于电荷储存的材料，其形成方法例如是进行化学气相沉积工艺或是其它合适的工艺。另外，阻挡层206的材料例如是氧化硅、氧化硅/氮化硅/氧化硅堆栈层或是其它可用于阻挡电荷的材料，其形成方法例如是进行热氧化工艺或是其它合适的工艺。此外，控制栅极层208的材料例如是多晶硅或是其它可作为栅极使用的导电材料，其形成方法例如是进行化学气相沉积工艺或是其它合适的工艺。

然后，于控制栅极层208上形成掩模层210，此掩模层210具有开口212而暴露出预定形成存储单元的区域214。其中，掩模层210的材料例如是氧化硅、氮化硅、氮氧化硅或其它和控制栅极层208具有不同蚀刻选择性的材料。此外，掩模层210的形成方法例如是利用具有光刻工艺的临界尺寸(CD)的光致抗蚀剂图案(未绘示)而定义出来的。也就是说，预定形成存储单元的区域214的尺寸是在目前光刻工艺中，在曝光分辨率的限制下，所能达到的最小尺寸。

之后，于开口212的侧壁上形成另一掩模层216，此掩模层216会覆盖住部分的裸露的控制栅极层208。其中掩模层216的材料例如是氧化硅、氮化硅或氮氧化硅或其它和控制栅极层208具有不同蚀刻选择性的材料，而掩模层210与216的材料可以是相同或是不同。此掩模层216的形成方法例如是先于掩模层210顶面、开口212表面形成共形的一掩模材料层(未绘示)，然后再进行各向异性蚀刻工艺，以移除位于掩模层210顶面与开口212底部的掩模材料层而形成之。

接着，请参照图2B，以掩模层210与216为掩模，移除部分的控制栅极层208、阻挡层206、电荷陷入层204与穿隧层202，而形成贯穿这些膜层的开口218，并且形成控制栅极层208a、阻挡层206a、电荷陷入层204a与穿隧层202a。移除的方法例如是各向异性蚀刻工艺。

继之，请参照图2C，在移除掩模层210与216之后，于开口218表面形成绝缘层220，并且于开口218填入导电层222并覆盖绝缘层220。其中，绝缘层220的材料例如是氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料，导电层222的材料例如是多晶硅、金属或是其它合适的导电材料。

在一实施例中，绝缘层220与导电层222形成的方法例如是先于控制栅极层208a的顶面与开口218的表面形成共形的绝缘材料层(未绘示)，其形成方法例如是进行化学气相沉积工艺。接着，于绝缘材料层上形成导电材料层(未绘示)，且此导电材料层至少填满开口218，其形成方法例如是进行化学气相沉积工艺。然后，移除开口218以外的导电材料层与绝缘材料层，其移除方法例如是进行化学机械研磨工艺或是回蚀刻工艺。

或者，在另一实施例中，绝缘层220与导电层222形成的方法例如是先于控制栅极层208a顶面与开口218表面形成共形的绝缘材料层(未绘示)，其形成方法例如是进行化学气相沉积工艺。然后，移除开口218以外的绝缘材料层，以形成绝缘层220，其移除方法例如是进行化学机械研磨工艺或是回蚀刻工艺。之后，于绝缘层220与控制栅极层208a顶面上形成导电材料层(未绘示)，且此导电材料层至少填满开口218，其形成方法例如是进行化学气相沉积工艺。接着，移除开口218以外的导电材料层，其移除方法例如是进行化学机械研磨工艺或是回蚀刻工艺。

接着，请参照图2D，于部分的控制栅极层208a、绝缘层220与导电层222上形成掩模层224。在一实施例中，掩模层224覆盖预定形成存储单元的区域214。此外，掩模层224的材料例如是氧化硅、氮化硅、氮氧化硅、光致抗蚀剂材料或是其它合适的材料。此外，掩模层224的材料为光致抗蚀剂材料时，则掩模层224所形成的尺寸是在目前光刻工艺中，在曝光分辨率的限制下，所能达到的最小尺寸。

继之，请参照图2E，利用掩模层224定义出栅极堆栈结构226，此栅极堆栈结构226由穿隧层202b、电荷陷入层204b、阻挡层206b与控制栅极层208b所构成。然后，移除掩模层224。之后，于栅极堆栈结构226的侧边的基底200中形成源极区228与漏极区230。

以下说明利用上述方法所得的存储单元结构。

请参照图2E，本发明的非挥发性存储单元由基底200、栅极堆栈层226、绝缘层220与导电层222所构成。其中，栅极堆栈层226配置在基底200上，此栅极堆栈层226由基底200依序为穿隧层202b、电荷陷入层204b、阻挡层206b与控制栅极层208b，而且此栅极堆栈层226中具有开口218贯穿这些膜层。其中，穿隧层202b的材料例如是氧化硅或是其它可用于电荷穿隧的材料。电荷陷入层204b的材料例如是多晶硅、氮化硅或是其它可以用于电荷储存的材料。阻挡层206b的材料例如是氧化硅、氧化硅/氮化硅/氧化硅堆栈层或是其它可用于阻挡电荷的材料。控制栅极层208b的材料例如是多晶硅或是其它可作为栅极使用的导电材料。

此外，绝缘层220配置在开口218表面。其中，绝缘层220的材料例如是氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料。另外，导电层222配置在开口218中，且覆盖此绝缘层220。其中，导电层222的材料例如是多晶硅、金属或是其它合适的导电材料。

在本发明一优选实施例中，此非挥发性存储单元还可包括在栅极堆栈层226侧边的基底200中配置源极区228与漏极区230。

本发明通过绝缘层220以将同一存储单元内用于储存电荷的电荷陷入层204b的两位区域分隔开来。因此，当对此存储单元进行程序化时，无论注入的电荷是否以高斯分布的方式分布于电荷陷入层204b，由于同一存储单元内的两位以透过绝缘层220分隔开来，因此可避免产生单一存储单元的两个位彼此互相影响的问题。因此，本发明采用绝缘层隔离同一存储单元的两位区域的方法除了可于SONOS存储单元，亦可用于快闪存储单元。也就是说，在上述实施例中，若电荷陷入层204使用多晶硅等导电材料，则利用本发明的方法所得的存储单元为一种快闪存储单元，此时电荷陷入层204为浮置栅极。此外，若电荷陷入层204使用氮化硅等绝缘材料，则利用本发明的方法所得的存储单元为一种氮化硅只读存储单元(NROM)或是SONOS存储单元。

此外，在进行存储单元操作时，控制栅极层208b与导电层222可以共同耦接至一端点，此时的操作方式如现有的存储器元件的操作方法。或者，在另一实施例，控制栅极层208b与导电层222可以分别耦接至不同的端点，此时的操作方式如下：在进行存储单元操作时，若欲于电荷陷入层204b的右边(区域234)存入电荷，于右边的控制栅极层208b、导电层222施加电压，而使源极区228的电荷通过左边的控制栅极层208b与导电层222下方的基底200(通道区)而进入电荷陷入层204b的右边(区域234)。也就是说，导电层222有类似栅的功能，可通过于其上施加电压来决定其下方的通道区是否开启。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (20)

1.一种非挥发性存储单元的制造方法，包括：

于一基底上依序形成一穿隧层、一电荷陷入层、一阻挡层与一控制栅极层；

于该控制栅极层上形成一第一掩模层，该第一掩模层具有一第一开口而暴露出一预定形成存储单元的区域；

于该第一开口的侧壁上形成一第二掩模层；

以该第一掩模层与该第二掩模层为掩模，移除部分该控制栅极层、该阻挡层、该电荷陷入层与该穿隧层，而形成贯穿该些膜层的一第二开口；

移除该第一掩模层与该第二掩模层；

于该第二开口表面形成一绝缘层；

于该第二开口填入一导电层，并且覆盖该绝缘层；

于该控制栅极层、该绝缘层与该导电层上形成一第三掩模层；

利用该第三掩模层定义出一栅极堆栈结构；以及

移除该第三掩模层。

2.如权利要求1所述的非挥发性存储单元的制造方法，其中于该第一开口的侧壁上形成该第二掩模层的方法包括：

于该第一掩模层顶面、该第一开口表面形成共形的一掩模材料层；以及

进行一各向异性蚀刻工艺，以移除位于该第一掩模层顶面与该第一开口底部的该掩模材料层。

3.如权利要求1所述的非挥发性存储单元的制造方法，其中该第一掩模层的该第一开口的尺寸为光刻工艺的临界尺寸。

4.如权利要求1所述的非挥发性存储单元的制造方法，其中该第三掩模层的尺寸为光刻工艺的临界尺寸。

5.如权利要求1所述的非挥发性存储单元的制造方法，其中该第一掩模层的材料包括氧化硅、氮化硅或氮氧化硅。

6.如权利要求1所述的非挥发性存储单元的制造方法，其中该第二掩模层的材料包括氧化硅、氮化硅或氮氧化硅。

7.如权利要求1所述的非挥发性存储单元的制造方法，其中该导电层的材料包括多晶硅。

8.如权利要求1所述的非挥发性存储单元的制造方法，其中该电荷陷入层的材料包括多晶硅或氮化硅。

9.如权利要求1所述的非挥发性存储单元的制造方法，其中该穿隧层的材料包括氧化硅。

10.如权利要求1所述的非挥发性存储单元的制造方法，其中该阻挡层的材料包括氧化硅。

11.如权利要求1所述的非挥发性存储单元的制造方法，其中该控制栅极层的材料包括多晶硅。

12.如权利要求1所述的非挥发性存储单元的制造方法，其中于该第二开口表面形成该绝缘层以及于该第二开口填入该导电层的方法包括：

于该控制栅极层的顶面与该第二开口的表面形成共形的一绝缘材料层；

于该绝缘材料层上形成一导电材料层，该导电材料层至少填满该第二开口；以及

移除该第二开口以外的该导电材料层与该绝缘材料层。

13.如权利要求1所述的非挥发性存储单元的制造方法，其中于该第二开口表面形成该绝缘层以及于该第二开口填入该导电层的方法包括：

于该控制栅极层顶面与该第二开口表面形成共形的一绝缘材料层；

移除该第二开口以外的该绝缘材料层，以形成该绝缘层；

于该绝缘层与该控制栅极层顶面上形成一导电材料层，该导电材料层至少填满该第二开口；以及

移除该第二开口以外的该导电材料层。

14.如权利要求1所述的非挥发性存储单元的制造方法，其中在利用该第三掩模层定义出该栅极堆栈结构之后，还包括于该栅极堆栈结构的侧边的该基底中形成一源极区与一漏极区。

15.一种非挥发性存储单元，包括：

一栅极堆栈层，配置在一基底上，该栅极堆栈层由该基底依序为一穿隧层、一电荷陷入层、一阻挡层与一控制栅极层，而且该栅极堆栈层中具有一开口贯穿该些膜层；

一绝缘层，配置在该开口表面；以及

一导电层，仅配置在该开口中，且覆盖该绝缘层。

16.如权利要求15所述的非挥发性存储单元，其中该电荷陷入层的材料包括多晶硅或氮化硅。

17.如权利要求15所述的非挥发性存储单元，其中该穿隧层的材料包括氧化硅。

18.如权利要求15所述的非挥发性存储单元，其中该阻挡层的材料包括氧化硅。

19.如权利要求15所述的非挥发性存储单元，其中该控制栅极层或该导电层的材料包括多晶硅。

20.如权利要求15所述的非挥发性存储单元，还包括一源极区与一漏极区分别配置在该栅极堆栈层侧边的该基底中。

Images