CN105845681B - 非挥发性存储器及其制造方法 - Google Patents
非挥发性存储器及其制造方法 Download PDFInfo
- Publication number
- CN105845681B CN105845681B CN201510013033.4A CN201510013033A CN105845681B CN 105845681 B CN105845681 B CN 105845681B CN 201510013033 A CN201510013033 A CN 201510013033A CN 105845681 B CN105845681 B CN 105845681B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductor
- volatility memorizer
- stacked structure
- charge storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000004020 conductor Substances 0.000 claims abstract description 110
- 238000003860 storage Methods 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000003989 dielectric material Substances 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 43
- 239000011232 storage material Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000008520 organization Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种非挥发性存储器及其制造方法，该存储器包括基底、堆叠结构、通道层与第二介电层。堆叠结构包括第一介电层与多个存储单元。第一介电层设置于基底上。存储单元堆叠设置于第一介电层上。各个存储单元包括二层第一导体层与电荷存储结构。电荷存储结构设置于第一导体层之间。垂直相邻的存储单元中的电荷存储结构彼此隔离。通道层设置于堆叠结构的侧壁上，且连接于基底。第二介电层设置于通道层与第一导体层之间。
Description
技术领域
本发明涉及一种存储器及其制造方法，且特别是涉及一种非挥发性存储器及其制造方法。
背景技术
非挥发性存储器元件由于具有使存入的数据在断电后也不会消失的优点，因此成为个人电脑和电子设备所广泛采用的一种存储器元件。
目前业界较常使用的闪存存储器阵列包括反或栅(NOR)型阵列结构与反及栅(NAND)型阵列结构。由于反及栅(NAND)型阵列的非挥发性存储器结构是使各存储单元串接在一起，其积成度与面积利用率较反或栅(NOR)型阵列的非挥发性存储器佳，已经广泛地应用在多种电子产品中。
然而，在目前元件小型化的趋势下，如何在有限的空间中进一步地提升存储器元件的积成度为目前业界积极追求的目标。
发明内容
本发明的目的在于提供一种非挥发性存储器及其制造方法，其可有效地提升存储器元件的积成度。
为达上述目的，本发明提出一种非挥发性存储器，包括基底、堆叠结构、通道层与第二介电层。堆叠结构包括第一介电层与多个存储单元。第一介电层设置于基底上。存储单元堆叠设置于第一介电层上。各个存储单元包括二层第一导体层与电荷存储结构。电荷存储结构设置于第一导体层之间。垂直相邻的存储单元中的电荷存储结构彼此隔离。通道层设置于堆叠结构的侧壁上，且连接于基底。第二介电层设置于通道层与第一导体层之间。
依照本发明的一实施例所述，在上述的非挥发性存储器中，垂直相邻的两个存储单元可共用位于其间的第一导体层。
依照本发明的一实施例所述，在上述的非挥发性存储器中，各个电荷存储结构包括第三介电层、第四介电层与电荷存储层。第三介电层设置于各层第一导体层上。第四介电层设置于第三介电层上。电荷存储层设置于第三介电层与第四介电层之间。
依照本发明的一实施例所述，在上述的非挥发性存储器中，电荷存储层例如是电荷捕捉层。
依照本发明的一实施例所述，在上述的非挥发性存储器中，通道层包括主通道层与间隙壁通道层。主通道层设置于堆叠结构的一侧。间隙壁通道层设置于堆叠结构与主通道层之间。
依照本发明的一实施例所述，在上述的非挥发性存储器中，还包括掺杂区，设置于通道层下方的基底中。
依照本发明的一实施例所述，在上述的非挥发性存储器中，还包括导线，设置于堆叠结构上，且连接于通道层。
依照本发明的一实施例所述，在上述的非挥发性存储器中，导线与通道层例如是一体成型或是各自独立的结构。
依照本发明的一实施例所述，在上述的非挥发性存储器中，堆叠结构还包括第二导体层，设置于第一介电层与堆叠结构中最下方的第一导体层之间。第二导体层与堆叠结构中最下方的第一导体层例如是电性隔离。
依照本发明的一实施例所述，在上述的非挥发性存储器中，堆叠结构还包括第三导体层，设置于堆叠结构中最上方的第一导体层上。第三导体层与堆叠结构中最上方的第一导体层例如是电性隔离。
本发明提出一种非挥发性存储器的制造方法，包括下列步骤。在基底上形成堆叠结构。堆叠结构包括第一介电层与多个存储单元。第一介电层设置于基底上。存储单元堆叠设置于第一介电层上。各个存储单元包括二层第一导体层与电荷存储结构。电荷存储结构设置于第一导体层之间。垂直相邻的存储单元中的电荷存储结构彼此隔离。在堆叠结构的侧壁上形成通道层。通道层连接于基底。在通道层与第一导体层之间形成第二介电层。
依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，堆叠结构的形成方法包括下列步骤。在基底上形成第一介电材料层。在第一介电材料层上交替地形成多层第一导体材料层与多层电荷存储结构层。对第一导体材料层、电荷存储结构层与第一介电材料层进行图案化制作工艺。
依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，各层电荷存储结构层的形成方法包括下列步骤。在各层第一导体材料层上形成第三介电材料层。在第三介电材料层上形成电荷存储材料层。在电荷存储材料层上形成第四介电材料层。
依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，图案化制作工艺可于第一导体材料层、电荷存储结构层与第一介电材料层中形成暴露出基底的开口。
依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，通道层的形成方法包括下列步骤。在堆叠结构侧壁上的第二介电层上形成间隙壁通道层。形成填满开口的主通道层。
依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，还包括于通道层下方的基底中形成掺杂区。
依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，还包括于堆叠结构上形成连接于通道层的导线。
依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，导线与通道层可通过一体成型的方式形成或是各自独立形成。
依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，还包括于第一介电层与堆叠结构中最下方的第一导体层之间形成第二导体层。第二导体层与堆叠结构中最下方的第一导体层例如是电性隔离。
依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，还包括于堆叠结构中最上方的第一导体层上形成第三导体层。第三导体层与堆叠结构中最上方的第一导体层例如是电性隔离。
基于上述，在本发明所提出的非挥发性存储器及其制造方法中，通过将多个存储单元中的第一导体层与电荷存储结构堆叠设置，且搭配平坦式的电荷存储结构与垂直式的通道层，可有效地提升存储器元件的积成度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1F为本发明的一实施例的非挥发性存储器的制造流程剖视图；
图2为对图1F的非挥发性存储器进行编程操作的电路简图；
图3为对图1F的非挥发性存储器进行抹除操作的电路简图；
图4为对图1F的非挥发性存储器进行读取操作的电路简图。
符号说明
10：非挥发性存储器
100：基底
102、106、112、116、118、122、130：介电材料层
102a、106a、112a、116a、118a、122a、130a：介电层
104、108、120：导体材料层
104a、108a、120a：导体层
110：电荷存储结构层
110a：电荷存储结构
114：电荷存储材料层
114a：电荷存储层
124：堆叠结构
126：开口
128：存储单元
132：间隙壁通道层
134：掺杂区
136：主通道层
138：通道层
140：导线
BL：位线
CG1～CG6：控制栅极
SGD、SGS：选择栅极
SL：源极线
具体实施方式
图1A至图1F为本发明的一实施例的非挥发性存储器的制造流程剖视图。
首先，请参照图1A，在基底100上形成介电材料层102。基底100例如是硅基底。介电材料层102的材料例如是氧化硅。介电材料层102的形成方法例如是化学气相沉积法或热氧化法。
接着，可选择性地于介电材料层102上形成导体材料层104。导体材料层104的材料例如是掺杂多晶硅。导体材料层104的形成方法例如是化学气相沉积法。
然后，可选择性地于导体材料层104上形成介电材料层106。介电材料层106的材料例如是氧化硅。介电材料层106的形成方法例如是化学气相沉积法。
接下来，请参照图1B，在介电材料层106上交替地形成多层导体材料层108与多层电荷存储结构层110。在此实施例中，是以形成六层导体材料层108与五层电荷存储结构层110为例进行说明，但本发明并不以此为限。于此技术领域具有通常知识者可依照产品设置需求来调整导体材料层108的层数与电荷存储结构层110的层数。
导体材料层108的材料例如是掺杂多晶硅。导体材料层108的形成方法例如是化学气相沉积法。
各层电荷存储结构层110例如是通过下列方法形成。在各层导体材料层108上形成介电材料层112。在介电材料层112上形成电荷存储材料层114。在电荷存储材料层114上形成介电材料层116。介电材料层112、116的材料例如分别是氧化硅。介电材料层112、116的形成方法例如分别是化学气相沉积法或热氧化法。电荷存储材料层114的材料例如是电荷捕捉材料，如氮化硅等。电荷存储材料层114的形成方法例如是化学气相沉积法。
再者，请参照图1C，可选择性地于导体材料层108上形成介电材料层118。介电材料层118的材料例如是氧化硅。介电材料层118的形成方法例如是化学气相沉积法。
随后，可选择性地于介电材料层118上形成导体材料层120。导体材料层120的材料例如是掺杂多晶硅。导体材料层120的形成方法例如是化学气相沉积法。
继之，可选择性地于导体材料层120上形成介电材料层122。介电材料层122的材料例如是氧化硅。介电材料层122的形成方法例如是化学气相沉积法。
接着，请参照图1D，对介电材料层122、导体材料层120、介电材料层118、导体材料层108、电荷存储结构层110、介电材料层106、导体材料层104与介电材料层102进行图案化制作工艺，而形成堆叠结构124。堆叠结构124包括介电层122a、导体层120a、介电层118a、导体层108a、电荷存储结构110a、介电层106a、导体层104a与介电层102a。电荷存储结构110a包括介电层112a、电荷存储层114a与介电层116a。在此实施例中，是以形成两个堆叠结构124为例进行说明，但本发明并不以此为限，只要形成一个以上堆叠结构124即属于本发明所保护的范围。于此技术领域具有通常知识者可依照产品设置需求来调整堆叠结构124的个数。
此外，上述图案化制作工艺可于介电材料层122、导体材料层120、介电材料层118、导体材料层108、电荷存储结构层110、介电材料层106、导体材料层104与介电材料层102中形成暴露出基底100的开口126。上述图案化制作工艺例如是组合使用光刻制作工艺与蚀刻制作工艺来进行。
此外，由相邻的两层导体层108a与位于其间的电荷存储结构110a形成存储单元128。导体层108a可作为控制栅极使用。导体层120a与导体层104a分别可作为选择栅极使用。在此实施例中，是以在一个堆叠结构124中形成五个存储单元128为例进行说明，但本发明并不以此为限。于此技术领域具有通常知识者可依照产品设置需求来调整存储单元128的个数。
然后，共形地于开口126上形成介电材料层130。介电材料层130的材料例如是氧化硅。介电材料层130的形成方法例如是化学气相沉积法或热氧化法。
接下来，请参照图1E，在堆叠结构124侧壁上的介电材料层130上形成间隙壁通道层132。间隙壁通道层132的材料例如是多晶硅。间隙壁通道层132的形成方法例如是先共形地于开口126中形成通道材料层(未绘示)，再对通道材料层进行回蚀刻制作工艺而形成。回蚀刻制作工艺例如是干式蚀刻制作工艺。
之后，对介电材料层130进行回蚀刻制作工艺，移除未被间隙壁通道层132所覆盖的介电材料层130，而形成暴露出基底100的介电层130a。回蚀刻制作工艺例如是干式蚀刻制作工艺。
再者，在暴露出的基底100中形成掺杂区134。掺杂区134可作为源极线使用。掺杂区134的形成方法例如是离子注入法。
随后，请参照图1F，形成填满开口126的主通道层136。主通道层136连接于基底100中的掺杂区134。主通道层136与间隙壁通道层132形成通道层138。主通道层136的材料例如是多晶硅。主通道层136的形成方法例如是化学气相沉积法。
继之，在堆叠结构124上形成连接于通道层138的导线140。导线140的材料例如是掺杂多晶硅等导体材料。导线140的形成方法例如是化学气相沉积法。导线140与通道层138中的主通道层136可通过一体成型的方式形成或是各自独立形成。
通过上述制造方法已完成反或栅(NOR)型阵列的非挥发性存储器10的制作。以下，通过图1F来说明本实施例的非挥发性存储器10的结构。
请参照图1F，非挥发性存储器10包括基底100、堆叠结构124、通道层138与介电层130a。堆叠结构124包括介电层102a与多个存储单元128。介电层102a设置于基底100上。存储单元128堆叠设置于介电层102a上。各个存储单元128包括二层导体层108a与电荷存储结构110a。电荷存储结构110a设置于导体层108a之间。垂直相邻的存储单元128中的电荷存储结构110a彼此隔离。垂直相邻的两个存储单元128可共用位于其间的导体层108a。各个电荷存储结构110a包括介电层112a、介电层116a与电荷存储层114a。介电层112a设置于各层导体层108a上。介电层116a设置于介电层112a上。电荷存储层114a设置于介电层112a与介电层116a之间。电荷存储层114a例如是电荷捕捉层。通道层138设置于堆叠结构124的侧壁上，且连接于基底100。通道层138包括主通道层136与间隙壁通道层132。主通道层136设置于堆叠结构124的一侧。间隙壁通道层132设置于堆叠结构124与主通道层136之间。介电层130a设置于通道层138与导体层108a之间，还可延伸至通道层138与导体层104a之间以及通道层138与导体层120a之间。
此外，非挥发性存储器10还可选择性地包括掺杂区134、导线140、介电层122a、导体层104a、介电层106a、导体层120a与介电层118a中的至少一者。掺杂区134设置于通道层138下方的基底100中，且可与通道层138进行连接。导线140设置于堆叠结构124上，且连接于通道层138。导线140与堆叠结构124中的导体层120a例如是通过介电层122a而电性隔离。导线140与通道层138例如是一体成型或是各自独立的结构。导体层104a设置于介电层102a与堆叠结构124中最下方的导体层108a之间。导体层104a与堆叠结构124中最下方的导体层108a例如是通过介电层106a而电性隔离。导体层120a设置于堆叠结构124中最上方的导体层108a上。导体层120a与堆叠结构124中最上方的导体层108a例如是通过介电层118a而电性隔离。
此外，非挥发性存储器10中各构件的材料、设置方式、形成方法与功效已于上述图1A至图1F的制造方法中进行详尽地说明，故于此不再赘述。
基于上述，在上述实施例所提出的非挥发性存储器10及其制造方法中，通过将多个存储单元128中的导体层108a与电荷存储结构110a堆叠设置，且搭配平坦式的电荷存储结构110a与垂直式的通道层138，可有效地提升存储器元件的积成度。
图2为对图1F的非挥发性存储器进行编程操作的电路简图。图3为对图1F的非挥发性存储器进行抹除操作的电路简图。图4为对图1F的非挥发性存储器进行读取操作的电路简图。以下，通过图2至图4来说明上述实施例的非挥发性存储器10的操作方法。在图2至图4中仅绘示出非挥发性存储器10中选定要进行操作的一串NAND存储单元串。
请同时参照图1F与图2至图4，将导体层108a设为控制栅极CG1～CG6。将掺杂区134设为源极线SL。将导线140设为字符线BL。将导体层104a与导体层120a分别设为选择栅极SGS与选择栅极SGD。
请参照图2，在对选定的存储单元128(图2中框示处)进行编程操作时，可采用源极端注入(source-side injection)的方式将电荷注入电荷存储结构110a而进行编程，由此可具有低电压操作与避免阈值电压(threshold voltage)分布太广的功效。
举例来说，在对选定的存储单元128(图2中框示处)进行编程操作所施加的电压如下。在源极线SL施加操作电压Vcc，在字符线BL施加0V，在选择栅极SGS、SGD分别施加4.5V，在选定的存储单元128中的控制栅极CG3、CG4分别施加6.5V与1.5V，在其他的控制栅极CG1、CG2、CG5、CG6分别施加4V。然而，于此技术领域具有通常知识者可依照实际的操作条件来对编程电压进行调整。
请参照图3，在对非挥发性存储器10进行抹除操作时，是对非挥发性存储器10的整串NAND存储单元串进行页式抹除(page erase)，可采用FN穿隧(Fowler-Nordheimtunneling)的方式将存储在电荷存储结构110a中的电荷抹除。在进行抹除操作时，电荷会分别在控制栅极CG1～CG6与电荷存储结构110a之间的抹除路径流动。
举例来说，在对非挥发性存储器10的整串NAND存储单元串进行抹除操作所施加的电压如下。在源极线SL与字符线BL施加0V或使其浮置，在选择栅极SGS、SGD分别施加4.5V，在控制栅极CG1、CG3、CG5分别施加0V，在控制栅极CG2、CG4、CG6分别施加11V。然而，于此技术领域具有通常知识者可依照实际的操作条件来对抹除电压进行调整。
请参照图4，在对选定的存储单元128(图4中框示处)进行读取操作时，在控制栅极CG3、CG4所施加的电压可具有以下电压特性。在控制栅极CG3、CG4所施加的电压不会将其下方的通道打开，但是敏感度可以侦测到在电荷存储结构110a是否存在电荷。
举例来说，在对选定的存储单元128(图4中框示处)进行读取操作所施加的电压如下。在源极线SL施加0V，在字符线BL施加1V，在选择栅极SGS、SGD分别施加4.5V，在选定的存储单元128中的控制栅极CG3、CG4分别施加0V，在其他的控制栅极CG1、CG2、CG5、CG6分别施加4V。然而，于此技术领域具有通常知识者可依照实际的操作条件来对读取电压进行调整。
综上所述，在上述实施例所提出的非挥发性存储器及其制造方法至少具有以下特点。通过将多个存储单元中的导体层与电荷存储结构堆叠设置，且搭配平坦式的电荷存储结构与垂直式的通道层，可有效地提升存储器元件的积成度。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (19)
1.一种非挥发性存储器，包括：
基底；
堆叠结构，包括：
第一介电层，设置于该基底上；以及
多个存储单元，堆叠设置于该第一介电层上，其中各该存储单元包括：
二第一导体层；以及
电荷存储结构，设置于该些第一导体层之间，其中垂直相邻的该些存储单元中的该些电荷存储结构彼此隔离；
通道层，设置于该堆叠结构的侧壁上，且连接于该基底；以及
第二介电层，设置于该通道层与该些第一导体层之间，
其中垂直相邻的两个存储单元共用位于其间的该第一导体层。
2.如权利要求1所述的非挥发性存储器，其中各该电荷存储结构包括：
第三介电层，设置于各该第一导体层上；
第四介电层，设置于该第三介电层上；以及
电荷存储层，设置于该第三介电层与该第四介电层之间。
3.如权利要求2所述的非挥发性存储器，其中各该电荷存储层包括一电荷捕捉层。
4.如权利要求1所述的非挥发性存储器，其中该通道层包括：
主通道层，设置于该堆叠结构的一侧；以及
间隙壁通道层，设置于该堆叠结构与该主通道层之间。
5.如权利要求1所述的非挥发性存储器，还包括掺杂区，设置于该通道层下方的该基底中。
6.如权利要求1所述的非挥发性存储器，还包括导线，设置于该堆叠结构上，且连接于该通道层。
7.如权利要求6所述的非挥发性存储器，其中该导线与该通道层为一体成型或为各自独立的结构。
8.如权利要求1所述的非挥发性存储器，其中该堆叠结构还包括第二导体层，设置于该第一介电层与该堆叠结构中最下方的该第一导体层之间，其中该第二导体层与该堆叠结构中最下方的该第一导体层电性隔离。
9.如权利要求1所述的非挥发性存储器，其中该堆叠结构还包括第三导体层，设置于该堆叠结构中最上方的该第一导体层上，且与该堆叠结构中最上方的该第一导体层电性隔离。
10.一种非挥发性存储器的制造方法，包括：
在一基底上形成一堆叠结构，其中该堆叠结构包括：
第一介电层，设置于该基底上；以及
多个存储单元，堆叠设置于该第一介电层上，其中各该存储单元包括：
二第一导体层；以及
电荷存储结构，设置于该些第一导体层之间，其中垂直相邻的该些存储单元中的该些电荷存储结构彼此隔离，并且
其中垂直相邻的两个存储单元共用位于其间的该第一导体层；
在该堆叠结构的侧壁上形成一通道层，其中该通道层连接于该基底；以及
在该通道层与该些第一导体层之间形成一第二介电层。
11.如权利要求10所述的非挥发性存储器的制造方法，其中该堆叠结构的形成方法包括：
在该基底上形成一第一介电材料层；
在该第一介电材料层上交替地形成多层第一导体材料层与多层电荷存储结构层；以及
对该些第一导体材料层、该些电荷存储结构层与该第一介电材料层进行一图案化制作工艺。
12.如权利要求11所述的非挥发性存储器的制造方法，其中各该电荷存储结构层的形成方法包括：
在各该第一导体材料层上形成一第三介电材料层；
在该第三介电材料层上形成一电荷存储材料层；以及
在该电荷存储材料层上形成一第四介电材料层。
13.如权利要求11所述的非挥发性存储器的制造方法，其中该图案化制作工艺包括于该些第一导体材料层、该些电荷存储结构层与该第一介电材料层中形成暴露出该基底的一开口。
14.如权利要求13所述的非挥发性存储器的制造方法，其中该通道层的形成方法包括：
在该堆叠结构侧壁上的该第二介电层上形成一间隙壁通道层；以及
形成填满该开口的一主通道层。
15.如权利要求10所述的非挥发性存储器的制造方法，还包括于该通道层下方的该基底中形成一掺杂区。
16.如权利要求10所述的非挥发性存储器的制造方法，还包括于该堆叠结构上形成连接于该通道层的一导线。
17.如权利要求16所述的非挥发性存储器的制造方法，其中该导线与该通道层是以一体成型的方式形成或是各自独立形成。
18.如权利要求10所述的非挥发性存储器的制造方法，还包括于该第一介电层与该堆叠结构中最下方的该第一导体层之间形成一第二导体层，其中该第二导体层与该堆叠结构中最下方的该第一导体层电性隔离。
19.如权利要求10所述的非挥发性存储器的制造方法，还包括于该堆叠结构中最上方的该第一导体层上形成一第三导体层，其中该第三导体层与该堆叠结构中最上方的该第一导体层电性隔离。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103145465A TW201624623A (zh) | 2014-12-25 | 2014-12-25 | 非揮發性記憶體及其製造方法 |
| TW103145465 | 2014-12-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105845681A CN105845681A (zh) | 2016-08-10 |
| CN105845681B true CN105845681B (zh) | 2019-04-16 |
Family
ID=56165130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510013033.4A Active CN105845681B (zh) | 2014-12-25 | 2015-01-12 | 非挥发性存储器及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9780195B2 (zh) |
| CN (1) | CN105845681B (zh) |
| TW (1) | TW201624623A (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807408B (zh) * | 2017-05-02 | 2020-12-11 | 旺宏电子股份有限公司 | 半导体结构的制造方法 |
| US10461125B2 (en) * | 2017-08-29 | 2019-10-29 | Micron Technology, Inc. | Three dimensional memory arrays |
| KR102465936B1 (ko) * | 2017-11-30 | 2022-11-10 | 삼성전자주식회사 | 수직형 메모리 장치 |
| TWI669805B (zh) * | 2018-01-04 | 2019-08-21 | 力晶積成電子製造股份有限公司 | 非揮發性記憶體結構及其製造方法 |
| TWI743728B (zh) * | 2020-04-01 | 2021-10-21 | 力晶積成電子製造股份有限公司 | 非揮發性記憶體元件 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8829591B2 (en) * | 2010-06-30 | 2014-09-09 | Sandisk Technologies Inc. | Ultrahigh density vertical NAND memory device |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7005350B2 (en) | 2002-12-31 | 2006-02-28 | Matrix Semiconductor, Inc. | Method for fabricating programmable memory array structures incorporating series-connected transistor strings |
| US8487450B2 (en) | 2007-05-01 | 2013-07-16 | Micron Technology, Inc. | Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems |
| KR101226685B1 (ko) * | 2007-11-08 | 2013-01-25 | 삼성전자주식회사 | 수직형 반도체 소자 및 그 제조 방법. |
| US8394683B2 (en) | 2008-01-15 | 2013-03-12 | Micron Technology, Inc. | Methods of forming semiconductor constructions, and methods of forming NAND unit cells |
| US8203187B2 (en) | 2009-03-03 | 2012-06-19 | Macronix International Co., Ltd. | 3D memory array arranged for FN tunneling program and erase |
| JP5651415B2 (ja) | 2010-09-21 | 2015-01-14 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2012069679A (ja) | 2010-09-22 | 2012-04-05 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR20140043711A (ko) | 2010-12-14 | 2014-04-10 | 쌘디스크 3디 엘엘씨 | 선택 디바이스들의 이중 층을 갖는 삼차원 비휘발성 저장 |
| KR101113765B1 (ko) | 2010-12-31 | 2012-02-27 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 그 제조 방법 |
| US8681555B2 (en) | 2011-01-14 | 2014-03-25 | Micron Technology, Inc. | Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same |
| US8363476B2 (en) | 2011-01-19 | 2013-01-29 | Macronix International Co., Ltd. | Memory device, manufacturing method and operating method of the same |
| KR101842900B1 (ko) | 2011-02-16 | 2018-03-29 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
| JP2013201270A (ja) | 2012-03-23 | 2013-10-03 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US8643078B2 (en) | 2012-04-10 | 2014-02-04 | Macronix International Co., Ltd. | Semiconductor structure and manufacturing method of the same |
| KR20130116604A (ko) * | 2012-04-16 | 2013-10-24 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
| KR102188501B1 (ko) * | 2014-09-02 | 2020-12-09 | 삼성전자주식회사 | 반도체 장치 |
-
2014
- 2014-12-25 TW TW103145465A patent/TW201624623A/zh unknown
-
2015
- 2015-01-12 CN CN201510013033.4A patent/CN105845681B/zh active Active
- 2015-03-04 US US14/639,087 patent/US9780195B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8829591B2 (en) * | 2010-06-30 | 2014-09-09 | Sandisk Technologies Inc. | Ultrahigh density vertical NAND memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105845681A (zh) | 2016-08-10 |
| TW201624623A (zh) | 2016-07-01 |
| US20160190150A1 (en) | 2016-06-30 |
| US9780195B2 (en) | 2017-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10461095B2 (en) | Ferroelectric non-volatile memory | |
| US9721668B2 (en) | 3D non-volatile memory array with sub-block erase architecture | |
| US10319738B2 (en) | Three dimensional semiconductor memory devices | |
| CN105845681B (zh) | 非挥发性存储器及其制造方法 | |
| US10453861B1 (en) | Ferroelectric non-volatile memory | |
| US10453862B1 (en) | Ferroelectric non-volatile memory | |
| KR20120052664A (ko) | 비휘발성 메모리 장치 | |
| US20150318299A1 (en) | Ssl/gsl gate oxide in 3d vertical channel nand | |
| TW200816460A (en) | NAND flash memory device with 3-dimensionally arranged memory cell transistors | |
| TWI433269B (zh) | 半導體結構及其製造方法與操作方法/ | |
| TW200427068A (en) | Flash memory cell, flash memory cell array and manufacturing method thereof | |
| US10014306B2 (en) | Memory structure and manufacturing method for the same | |
| CN104821319B (zh) | 半导体器件及其操作方法 | |
| US20070108503A1 (en) | Non-volatile memory and manufacturing method and operating method thereof | |
| CN105742287B (zh) | 存储器元件 | |
| TW200534473A (en) | Non-volatile memory structure and manufacturing method thereof | |
| CN109712983A (zh) | 3d存储器件及其制造方法 | |
| US20150099343A1 (en) | Semiconductor memory device | |
| US20070108504A1 (en) | Non-volatile memory and manufacturing method and operating method thereof | |
| CN105870120B (zh) | 非挥发性存储器 | |
| CN107808883B (zh) | 具有可交换栅极/通道晶体管的存储器元件与其制造方法 | |
| JP2009212149A (ja) | Ｎａｎｄ混載型半導体時限スイッチ | |
| CN106887434B (zh) | 三维存储器元件 | |
| CN100448009C (zh) | 非易失存储器及其制造方法 | |
| CN116209269B (zh) | 存储器及其制备方法、电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190628 Address after: Hsinchu Science Park, Taiwan, China Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd. Address before: Hsinchu Science Park, Taiwan, China Patentee before: Powerflash Technology Corporation |