CN101728254A - 在晶圆上制造栅极的方法 - Google Patents

在晶圆上制造栅极的方法 Download PDF

Info

Publication number
CN101728254A
CN101728254A CN200810224595A CN200810224595A CN101728254A CN 101728254 A CN101728254 A CN 101728254A CN 200810224595 A CN200810224595 A CN 200810224595A CN 200810224595 A CN200810224595 A CN 200810224595A CN 101728254 A CN101728254 A CN 101728254A
Authority
CN
China
Prior art keywords
polysilicon layer
etching
polycrystalline silicon
doped polycrystalline
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200810224595A
Other languages
English (en)
Inventor
张海洋
陈海华
黄怡
何其旸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN200810224595A priority Critical patent/CN101728254A/zh
Publication of CN101728254A publication Critical patent/CN101728254A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种在晶圆上制造栅极的方法，在晶圆的栅氧化层上沉积作为栅极的多晶硅层之前，沉积掺杂的多晶硅层，该方法还包括：图案化多晶硅层后，采用终点检测方法主刻蚀多晶硅层，去除没有被图案覆盖的多晶硅层；对掺杂的多晶硅层进行过刻蚀，去除没有被图案覆盖的掺杂多晶硅层，得到栅极。本发明提供的方法保证了在制造栅极过程中，避免对晶圆的栅氧化层的损伤。

Description

在晶圆上制造栅极的方法
技术领域
本发明涉及芯片制造技术，特别涉及一种在晶圆上制造栅极的方法。
背景技术
随着半导体制造技术的飞速发展，集成电路制造工艺已经进入深亚微米时代，比如65纳米或更小，半导体器件的尺寸和隔离半导体器件的隔离结构亦随之缩小；在通过光刻胶开出的窗口对晶圆进行干法刻蚀时，窗口之间的空隙也越来越小，这给采用干法刻蚀制造晶圆上的栅极带来了困难。
图1a～图1c为现有技术采用干法刻蚀制造晶圆上的栅极过程的结构简化剖面图，具体地，
首先，如图1a，在晶圆的栅氧化层10采用化学气相沉积(CVD，ChemicalVapor deposition)方法沉积多晶硅层20作为栅极；
在这个步骤中，栅氧化层10下层为晶圆的衬底；
其次，在多晶硅层20上涂抹光刻胶层后，按照需要的掩模板图案进行曝光和显影后，得到图1b所示的结构，包括晶圆的栅氧化层10、多晶硅层20和经过显影的光刻胶层30；
在这里，可以称为图案化多晶硅层20；
再次，进行刻至终点的主刻蚀，将没有被图案覆盖的多晶硅层20刻蚀掉，得到图1c所示的结构；
在这个步骤中，为了在对多晶硅层刻蚀时保证不损伤晶圆的栅氧化层，即不使晶圆的栅氧化层形成凹陷点，使用终点检测方法。终点检测方法通过检测刻蚀速率的变化、在刻蚀中被去除的腐蚀产物类型或在刻蚀反应室中气体放电中活性反应剂的变化来确定是否停止刻蚀；
具体说明，可以使用终点检测方法中的光发射谱方式实现主刻蚀，即在刻蚀过程中，在刻蚀反应室中对被激发的原子或分子所发出的不同光进行光发射谱分析，从而检测出多晶硅层已经被刻蚀完，并进行了晶圆的栅氧化层的刻蚀，停止主刻蚀；
在进行主刻蚀中，使用的主刻蚀气体可以为氟化硅(SiF4)、氯化硅(SiCl4)或溴化硅(SiBr4)等，等到主刻蚀后将主刻蚀气体抽走。
再次，进行过刻蚀，去除主刻蚀残留物；
在这个步骤中，不需要像主刻蚀过程那样采用终点检测方法确定是否停止过刻蚀，由于剩余的残留物不是很多，可以采用设定较少时间去除刻蚀残留物。
最后，采用灰化方法和全湿法去胶方法去除经过显影的光刻胶层30，最终得到栅极。
在这个过程中，由于作为栅极的多晶硅比较难以刻蚀，所以在主刻蚀过程中需要仔细且精密。为了不损伤晶圆的栅氧化层，不造成晶圆的栅氧化层的多个凹陷点，要保证刻蚀多晶硅层的刻蚀速率比刻蚀晶圆的栅氧化层的速率要高很多，即采用高选择比的刻蚀工艺进行，这样才能在采用终点检测方法检测得到停止主刻蚀时，还没有对晶圆的栅氧化层进行过度刻蚀。当然，在进行过刻蚀中，所采用的选择比更高于主刻蚀所采用的选择比，保证对晶圆的栅氧化层不损坏。
目前，提高多晶硅层对晶圆的栅氧化层刻蚀速率的选择比，从而在主刻蚀多晶硅层不损伤晶圆的栅氧化层，可以通过更改刻蚀气体或在刻蚀反应室中减少轰击离子能量的方法来完成，其中，更改刻蚀气体，即将传统采用的氟基气体更改为能够提高选择比的SiF4、SiCl4或SiBr4，减少轰击离子能量可以避免在刻蚀时溅射掉晶圆的栅氧化层。但是，采用这种方法虽然可以提高多晶硅层对晶圆的栅氧化层刻蚀速率的选择比，但是主刻蚀过程仍然是采用终点检测方法检测到已刻蚀晶圆的栅氧化层时才停止的，所以无法避免对晶圆的栅氧化层的凹陷损伤。如图2所示，图2为晶圆栅极制造后的平面结构示意图，可以看出，图中的晶圆的栅氧化层上有很多的凹陷点，使得最终得到的有源区域(AA，Active area)存在很多凹陷点，造成AA的断路，使得最终得到的集成电路的性能降低，从而导致可靠性问题和器件失效。
发明内容
有鉴于此，本发明提供一种在晶圆上制造栅极的方法，该方法能够保证在制造栅极过程中，避免对晶圆栅氧化层的损伤。
为达到上述目的，本发明实施例的技术方案具体是这样实现的：
一种在晶圆上制造栅极的方法，其特征在于，在晶圆的栅氧化层上沉积作为栅极的多晶硅层之前，沉积掺杂的多晶硅层，该方法还包括：
图案化多晶硅层后，采用终点检测方法主刻蚀多晶硅层，去除没有被图案覆盖的多晶硅层；
对掺杂的多晶硅层进行过刻蚀，去除没有被图案覆盖的掺杂多晶硅层，得到栅极。
所述对掺杂的多晶硅层进行过刻蚀时，还去除主刻蚀的残留物。
所述掺杂的多晶硅层厚度为沉积的多晶硅层厚度的百分之五到百分之十五。
所述掺杂的多晶硅层采用化学气相沉积工艺进行。
所述掺杂的多晶硅层中掺杂的聚合物为磷P、氮N、砷As、锑Sb、铋Bi、硼B、铝Al、镓Ga、铟In或铊Tl中的一种或多种组合。
所述采用终点检测方法主刻蚀多晶硅层，去除没有被图案覆盖的多晶硅层为：
采用终点检测方法通过检测刻蚀速率的变化、在刻蚀中去除的腐蚀产物类型或在刻蚀反应室中气体放电中活性反应剂的变化确定去除没有被图案覆盖的多晶硅层，完成主刻蚀。
所述采用终点检测方法主刻蚀多晶硅层，去除没有被图案覆盖的多晶硅层的过程为：
采用终点检测方法中的光发射谱方式，在刻蚀反应室中对被激发的原子或分子所发出的不同光进行光发射谱分析，当检测到掺杂的多晶硅层中所掺杂的原子时，完成主刻蚀。
在得到栅极之前，该方法还包括：
进行灰化和全湿去除法去除所述图案。
在去除所述图案时，还包括：
去除过刻蚀残留的没有被图案覆盖的掺杂多晶硅层。
所述沉积的掺杂的多晶硅层和多晶硅层厚度之和为所述栅极的高度。
由上述技术方案可见，本发明在晶圆的栅氧化层上沉积作为栅极的多晶硅层之前，沉积一层掺杂的多晶硅层，从而在制造栅极的主刻蚀中，将该掺杂的多晶硅层作为主刻蚀停止层，避免对晶圆的栅氧化层的损伤。
附图说明
图1a～图1c为现有技术采用干法刻蚀制造晶圆上的栅极过程的结构简化剖面图；
图2为晶圆栅极制造后的平面结构示意图；
图3a～图3e为本发明采用干法刻蚀制造晶圆上的栅极过程的结构简化剖面图；
图4为本发明采用干法刻蚀制造晶圆上的栅极过程流程图；
图5为采用本发明晶圆栅极制造后的平面结构图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
本发明提出了在晶圆的栅氧化层上沉积作为栅极的多晶硅之前，沉积一层掺杂的多晶硅层，在进行主刻蚀时，刻蚀到该掺杂的多晶硅层为止，在进行过刻蚀时，则刻蚀掉该掺杂的多晶硅层，从而保证在主刻蚀过程中，不会对晶圆的栅氧化层表面损伤，造成凹陷点。
在本发明中，沉积的掺杂的多晶硅层中掺杂的聚合物可以为磷(P)、氮(N)、砷(As)、锑(Sb)、铋(Bi)、硼(B)、铝(Al)、镓(Ga)、铟(In)或铊(Tl)中的一种或多种组合，主要用于采用终点检测方法时进行检测判别，停止主刻蚀过程。
结合图3a～图3e所示的采用干法刻蚀制造晶圆上的栅极过程的结构简化剖面图，具体说明图4所示的本发明采用干法刻蚀制造晶圆上的栅极过程流程图，其具体步骤为：
步骤401、在晶圆的栅氧化层10上沉积掺杂的多晶硅层11，得到图3a所示的结构；
在本步骤中，沉积的掺杂的多晶硅层厚度是根据所沉积的多晶硅层厚度确定的，一般为所沉积的作为栅极的多晶硅层厚度的百分之五到百分之十五之间，比如，如果所沉积的多晶硅层厚度为100纳米，则沉积的掺杂的多晶硅层厚度为5纳米到15纳米之间，也可以为5纳米或15纳米；
在本步骤中，沉积掺杂的多晶硅层可以采用CVD工艺进行。
步骤402、掺杂的多晶硅层11上沉积作为栅极的多晶硅，形成图3b所示的结构，包括晶圆的栅氧化层10、掺杂的多晶硅层11和多晶硅层20。
步骤403、图案化多晶硅层20，得到图3c所示的结构，包括晶圆的栅氧化层10、掺杂的多晶硅层11、多晶硅层20和经过显影的光刻胶层30；
在本步骤中，按照现有技术进行，即在多晶硅层20上涂抹光刻胶层后，按照需要的掩模板图案进行曝光和显影后，图案化多晶硅层20。
步骤404、以光刻胶为掩膜，对多晶硅层20进行刻至终点的主刻蚀，将没有被图案覆盖的多晶硅层20刻蚀掉，得到图3d所示的结构；
在这个步骤中，对多晶硅层20进行刻至终点的主刻蚀时，将掺杂的多晶硅层11作为刻蚀停止层，由于掺杂的多晶硅层11和多晶硅层20的刻蚀速率变化、腐蚀产物类型或在刻蚀反应室中气体放电中活性反应剂不同，所以可以采用终点检测方法通过检测刻蚀速率的变化、在刻蚀中去除的腐蚀产物类型或在刻蚀反应室中气体放电中活性反应剂的变化确定到达刻蚀终止层，停止刻蚀；
具体地，可以使用终点检测方法中的光发射谱方式实现主刻蚀，即在刻蚀过程中，在刻蚀反应室中对被激发的原子或分子所发出的不同光进行光发射谱分析，当检测到掺杂的多晶硅层掺杂的原子时，从而检测出多晶硅层20已经被刻蚀完，并进行了掺杂的多晶硅层11的刻蚀，停止刻蚀；
在进行主刻蚀中，使用的主刻蚀气体可以为SiF4、SiCl4或SiBr4等，等到主刻蚀后将主刻蚀气体抽走。
步骤405、进行过刻蚀，去除主刻蚀残留物和没有被图案覆盖的掺杂的多晶硅层层11，得到如图3e所示的结构，包括晶圆的栅氧化层10、被图案覆盖的掺杂的多晶硅层11、被图案覆盖的多晶硅层20和经过显影的光刻胶层30；
在本发明中，采用的过刻蚀技术和现有的过刻蚀技术相同，由于现有的过刻蚀技术中采用的过刻蚀气体可以和掺杂的多晶硅层11反应，所以没有被图案覆盖的掺杂的多晶硅层11可以被去除掉。
步骤406、采用现有技术灰化方法和全湿法去胶方法去除经过显影的光刻胶层30，即去除光刻胶图案，最终得到栅极；
在这个步骤中，也可以进一步腐蚀掉没有被图案覆盖的掺杂的多晶硅层11。
可以看出，由于本发明在晶圆的栅氧化层上沉积了掺杂的多晶硅层，所以在主刻蚀作为栅极的多晶硅层时，采用终点检测方法检测得到停止主刻蚀过程，只需要刻蚀到掺杂的多晶硅层，不会损伤晶圆的栅氧化层造成凹陷点，采用本发明提供的方法制造栅极最终得到的平面图如图5所示，可以看出，在晶圆的栅氧化层上没有凹陷点，没有造成的栅氧化层上的损伤。
另外，作为刻蚀停止层的掺杂的多晶硅层11也具有形成栅极的多晶硅，可以作为所形成栅极的一部分存在。
因此，采用本发明提供的方法制造栅极，不会在晶圆的栅氧化层上形成凹陷点，使得最终得到的AA平滑，使得最终得到的集成电路的性能较高，从而保证器件的可靠性。
以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种在晶圆上制造栅极的方法，其特征在于，在晶圆的栅氧化层上沉积作为栅极的多晶硅层之前，沉积掺杂的多晶硅层，该方法还包括：
图案化多晶硅层后，采用终点检测方法主刻蚀多晶硅层，去除没有被图案覆盖的多晶硅层；
对掺杂的多晶硅层进行过刻蚀，去除没有被图案覆盖的掺杂多晶硅层，得到栅极。
2.如权利要求1所述的方法，其特征在于，所述对掺杂的多晶硅层进行过刻蚀时，还去除主刻蚀的残留物。
3.如权利要求1所述的方法，其特征在于，所述掺杂的多晶硅层厚度为沉积的多晶硅层厚度的百分之五到百分之十五。
4.如权利要求1所述的方法，其特征在于，所述掺杂的多晶硅层采用化学气相沉积工艺进行。
5.如权利要求1所述的方法，其特征在于，所述掺杂的多晶硅层中掺杂的聚合物为磷P、氮N、砷As、锑Sb、铋Bi、硼B、铝Al、镓Ga、铟In或铊Tl中的一种或多种组合。
6.如权利要求1所述的方法，其特征在于，所述采用终点检测方法主刻蚀多晶硅层，去除没有被图案覆盖的多晶硅层为：
采用终点检测方法通过检测刻蚀速率的变化、在刻蚀中去除的腐蚀产物类型或在刻蚀反应室中气体放电中活性反应剂的变化确定去除没有被图案覆盖的多晶硅层，完成主刻蚀。
7.如权利要求1所述的方法，其特征在于，所述采用终点检测方法主刻蚀多晶硅层，去除没有被图案覆盖的多晶硅层的过程为：
采用终点检测方法中的光发射谱方式，在刻蚀反应室中对被激发的原子或分子所发出的不同光进行光发射谱分析，当检测到掺杂的多晶硅层中所掺杂的原子时，完成主刻蚀。
8.如权利要求1所述的方法，其特征在于，在得到栅极之前，该方法还包括：
进行灰化和全湿去除法去除所述图案。
9.如权利要求7所述的方法，其特征在于，在去除所述图案时，还包括：
去除过刻蚀残留的没有被图案覆盖的掺杂多晶硅层。
10.如权利要求1所述的方法，其特征在于，所述沉积的掺杂的多晶硅层和多晶硅层厚度之和为所述栅极的高度。
CN200810224595A 2008-10-21 2008-10-21 在晶圆上制造栅极的方法 Pending CN101728254A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810224595A CN101728254A (zh) 2008-10-21 2008-10-21 在晶圆上制造栅极的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810224595A CN101728254A (zh) 2008-10-21 2008-10-21 在晶圆上制造栅极的方法

Publications (1)

Publication Number Publication Date
CN101728254A true CN101728254A (zh) 2010-06-09

Family

ID=42448916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810224595A Pending CN101728254A (zh) 2008-10-21 2008-10-21 在晶圆上制造栅极的方法

Country Status (1)

Country Link
CN (1) CN101728254A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376553A (zh) * 2010-08-05 2012-03-14 中芯国际集成电路制造(上海)有限公司 一种栅极刻蚀方法
CN112582263A (zh) * 2019-09-30 2021-03-30 扬州扬杰电子科技股份有限公司 一种点状残留改善方法
CN113540214A (zh) * 2021-06-28 2021-10-22 上海华虹宏力半导体制造有限公司 屏蔽盾的刻蚀方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376553A (zh) * 2010-08-05 2012-03-14 中芯国际集成电路制造(上海)有限公司 一种栅极刻蚀方法
CN102376553B (zh) * 2010-08-05 2013-06-12 中芯国际集成电路制造(上海)有限公司 一种栅极刻蚀方法
CN112582263A (zh) * 2019-09-30 2021-03-30 扬州扬杰电子科技股份有限公司 一种点状残留改善方法
CN112582263B (zh) * 2019-09-30 2024-04-26 扬州扬杰电子科技股份有限公司 一种点状残留改善方法
CN113540214A (zh) * 2021-06-28 2021-10-22 上海华虹宏力半导体制造有限公司 屏蔽盾的刻蚀方法
CN113540214B (zh) * 2021-06-28 2024-04-19 上海华虹宏力半导体制造有限公司 屏蔽盾的刻蚀方法

Similar Documents

Publication Publication Date Title
TWI600061B (zh) 半導體裝置處理工具及用於將基板型樣化的方法
US6559049B2 (en) All dual damascene oxide etch process steps in one confined plasma chamber
CN101459116B (zh) 浅沟槽隔离结构的制造方法
US20160372334A1 (en) SiARC REMOVAL WITH PLASMA ETCH AND FLUORINATED WET CHEMICAL SOLUTION COMBINATION
KR100955265B1 (ko) 반도체 소자의 미세패턴 형성방법
US20090068838A1 (en) Method for forming micropatterns in semiconductor device
KR100965775B1 (ko) 반도체 소자의 미세패턴 형성방법
CN111524795B (zh) 自对准双重图形化方法及其形成的半导体结构
US6579809B1 (en) In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric
CN102478763A (zh) 光刻方法
CN100517576C (zh) 半导体器件的制造方法
CN100561675C (zh) 栅极及半导体器件的制造方法、用于制造栅极的结构
CN101577250B (zh) 在sonos产品中制备ono结构的方法
CN109427651B (zh) 半导体结构及其形成方法
CN101673674A (zh) 一种多晶硅预掺杂方法
US9111861B2 (en) Method of fabricating a semiconductor structure with ion-implanted conductive layer
CN101728254A (zh) 在晶圆上制造栅极的方法
CN105575787A (zh) 半导体结构的形成方法
KR20090044810A (ko) 이온주입 마스크 및 그 마스크 형성방법
CN108074798B (zh) 一种自对准曝光半导体结构的制作方法
WO1996027899A1 (en) Method for plasma etching an oxide/polycide structure
CN101567313A (zh) 栅极制造方法
CN101740462A (zh) 浅沟槽隔离结构的制造方法
CN101140873A (zh) 半导体器件栅极的制造方法
CN101577212B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100609