JPH11230981A - 半導体加速度センサ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 下部ストッパを位置合わせすることなく行う
ことのできる半導体加速度センサ及びその製造方法を提
供する。 【解決手段】 単結晶シリコン基板１の一主表面に、中
央部１ｃの外縁から外側方向に延びるｐ＋型埋込犠牲層
３ａを形成する工程と、単結晶シリコン基板１の一主表
面上に、加速度印加時に撓む撓み部４ｂに相当する厚さ
でエピタキシャル層４を形成する工程と、撓み部４ｂに
ピエゾ抵抗５及び拡散配線６を形成する工程と、撓み部
４ｂで発生する電気信号を取り出す金属配線１１，電極
パッド１２を形成する工程と、切り込み部１０を形成す
る工程と、ｐ＋型埋込犠牲層３ａを等方性エッチングに
て除去して、中央部４ｂ１と梁部４ｂ２とを有して成る
撓み部４ｂを形成する工程とを有し、重り部１ａは撓み
部４ｂに懸架支持されて成る半導体加速度センサの製造
方法において、重り部１ａの底面に該当する個所にｐ＋
型埋込犠牲層３ｂを形成し、ｐ＋型埋込犠牲層３ｂを等
方性エッチングにより除去することにより重り部１ａの
厚さを薄くする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、自動車、航空機、
家電製品等に用いられる半導体加速度センサ及びその製
造方法に関するものである。

【０００２】

【従来の技術】一般に加速度センサとしては、片持ち梁
方式と両持ち梁方式とが提案されている。検出方法とし
ては、機械的な歪みを電気抵抗の変化として検出する方
法と、静電容量の変化による検出方法とがある。例え
ば、特開平6-109755号公報には機械的な歪みを電気抵抗
の変化として検出する両持ち梁方式の加速度センサが開
示され、このような加速度センサの製造方法が特願平9-
204269号に提案されている。

【０００３】図４は、従来例に係る半導体加速度センサ
のエッチング加工前の状態を示す概略構成図であり、
（ａ）は上面から見た状態を示す概略平面図であり、
（ｂ）はＡ−Ａ’断面における概略断面図であり、
（ｃ）はＢ−Ｂ’断面における概略断面図であり、図５
は、従来例に係る半導体加速度センサのエッチング加工
後の状態を示す概略構成図であり、（ａ）は上面から見
た状態を示す概略平面図であり、（ｂ）はＡ−Ａ’断面
における概略断面図であり、（ｃ）はＢ−Ｂ’断面にお
ける概略断面図であり、図６は、従来例に係る半導体加
速度センサの製造工程を示す図４（ａ），図５（ａ）の
Ｂ−Ｂ’断面における概略断面図である。

【０００４】先ず、半導体基板であるｎ型の単結晶シリ
コン基板１上に熱酸化等によりシリコン酸化膜２を形成
し、所定形状にパタ−ニングされたフォトレジスト（図
示せず）をマスクとしてシリコン酸化膜２のエッチング
を行うことにより開口部２ａを形成し、プラズマアッシ
ング等によりフォトレジストを除去する。このとき、開
口部２ａは単結晶シリコン基板１の矩形状の中央部１ｃ
を外囲した箇所に形成されている。

【０００５】なお、中央部１ｃの形状としては、矩形状
に限定されるものではなく、例えば円形，楕円形等どの
ような形状であっても良い。

【０００６】続いて、開口部２ａが形成されたシリコン
酸化膜２をマスクとしてボロン（Ｂ）等のｐ型不純物を
デポジション及び熱拡散またはイオン注入及びアニール
処理を行うことにより高濃度埋込不純物層であるｐ＋型
埋込犠牲層３を形成し（図６（ａ））、シリコン酸化膜
２をエッチングにより除去する。

【０００７】次に、単結晶シリコン基板１のｐ＋型埋込
犠牲層３を形成した面側にｎ型のエピタキシャル層４を
形成する。ここで、エピタキシャル層４は、後に撓み部
４ｂとなるため、加速度印加時に撓む厚さに形成されて
いる。

【０００８】次に、エピタキシャル層４の撓み部４ｂに
対応する箇所に、ボロン（Ｂ）等のｐ型不純物を拡散し
てピエゾ抵抗５を形成し、ピエゾ抵抗５と電気的に接続
されるようにエピタキシャル層４内にボロン（Ｂ）等の
ｐ型不純物を拡散して拡散配線６を形成する。この時、
単結晶シリコン基板１上及びエピタキシャル層４上にシ
リコン酸化膜７が形成される（図６（ｂ））。

【０００９】次に、シリコン酸化膜７上にＣＶＤ法等に
よりシリコン窒化膜等の保護膜８を形成し、所定形状に
パタ−ニングされたフォトレジスト（図示せず）をマス
クとして保護膜８及びシリコン酸化膜７のエッチングを
行うことにより、後述する重り部１ａの外周縁に対応す
る箇所に開口部９を形成し、フォトレジストを除去する
（図６（ｃ））。

【００１０】次に、開口部９が形成された保護膜８をマ
スクとして単結晶シリコン基板１を、水酸化カリウム
（ＫＯＨ）溶液等のアルカリ系のエッチャントを用いて
異方性エッチングを行うことにより、ｐ＋型埋込犠牲層
３に到達する切り込み部１０を形成する（図６
（ｄ））。

【００１１】次に、拡散配線６上の所望の箇所の保護膜
８及びシリコン酸化膜７をエッチングにより除去し、拡
散配線６と電気的に接続されるように、スパッタリング
または蒸着等により金属配線１１，電極パッド１２及び
ストッパ接合用パッド１３を形成し、単結晶シリコン基
板１の金属配線１１形成面側に、クロム膜，シリコン窒
化膜，フッ素樹脂膜等の配線保護膜１４を形成する（図
６（ｅ））。

【００１２】次に、配線保護膜１４，保護膜８，シリコ
ン酸化膜７及びエピタキシャル層４の一部を、ＲＩＥ(R
eactive Ion Etching)，ＫＯＨ溶液等のアルカリ系の
エッチャントを用いた異方性エッチング等によりエッチ
ング除去してｐ＋型埋込犠牲層３に到達するエッチャン
ト導入口１５を形成して、単結晶シリコン基板１から成
る重り部１ａと、重り部１ａを囲むとともに、後述する
フレーム４ａの下面側（単結晶シリコン基板１とエピタ
キシャル層４との界面側）を支持する単結晶シリコン基
板１から成る支持部材１ｂを形成する（図６（ｆ））。

【００１３】この時、エッチャント導入口１５は、図５
（ａ）に示すように、エピタキシャル層４の内、フレー
ム４ａ及び撓み部４ｂに該当する箇所を除いた箇所に形
成されている。

【００１４】次に、エッチャント導入口１５よりフッ酸
等を含んだ酸性溶液から成るエッチャント（５０％フッ
酸水溶液：６９％硝酸水溶液：酢酸＝１：１〜３：８の
体積基準）を導入し、ｐ＋型埋込犠牲層３を等方性エッ
チングにより除去して切り込み溝（ｐ＋型埋込犠牲層３
を除去することによって形成される空隙）を形成すると
ともに、両端（梁部４ｂ２）がエピタキシャル層４から
成る枠状のフレーム４ａに支持されて、重り部１ａの中
央部１ｃが中央部４ｂ１に接続された十字型の撓み部４
ｂを形成する（図６（ｇ））。

【００１５】次に、配線保護膜１４，単結晶シリコン基
板１の切り込み部１０形成面側の保護膜８及びシリコン
酸化膜７をエッチングにより除去する。

【００１６】最後に、撓み部４ｂに対応する箇所に凹部
１６ａを有して成る上部ストッパ１６及び重り部１ａに
対応する箇所に凹部１７ａを有して成る下部ストッパ１
７とを、陽極接合等によりそれぞれ、ストッパ接合用パ
ッド１３及び単結晶シリコン基板１に接合する（図６
（ｈ））。

【００１７】この半導体加速度センサは、重り部１ａに
加速度が印加されると、重り部１ａが加速度の印加方向
と反対方向に変位して撓み部４ｂが撓み、その撓み部４
ｂの一面に形成されたピエゾ抵抗５が撓んで、ピエゾ抵
抗５の抵抗値が変化する。この抵抗値の変化を電気信号
に変換して加速度を検出する。

【００１８】

【発明が解決しようとする課題】上述の半導体加速度セ
ンサにおいて、重り部１ａと下部ストッパ１７との間
と、撓み部４ｂと上部ストッパ１６との間にギャップを
設けるために、上部ストッパ１６及び下部ストッパ１７
側を加工して凹部１６ａ，１７ａを形成していた。上部
ストッパ１６及び下部ストッパ１７の材質としては、接
合の容易性からパイレックスガラス（アメリカ・コーニ
ング社の商標）を用いる場合が多い。

【００１９】このガラスの加工方法としては、例えばサ
ンドブラスト等があるが、半導体プロセスの加工精度と
比較すると精度が良くない。上部ストッパ１６及び下部
ストッパ１７の役割は、過度の衝撃による撓み部４ｂの
破壊の防止以外に、前記ギャップを適当な大きさとする
ことにより重り部１ａの振動に対して所望のエアダンピ
ング効果を持たせ、所定の周波数範囲における感度特性
を一定とし、また、構造体の固有振動数に基づく共振破
壊を防止するという役割がある。

【００２０】また、上部ストッパ１６及び下部ストッパ
１７の接合工程においては、重り部１ａと凹部１７ａ、
及び撓み部４ｂと凹部１６ａとが対応する位置にくるよ
うに位置合わせを行う必要があるが、この工程における
合わせずれは半導体プロセスの加工レベルと比較する
と、非常に大きなものである。

【００２１】この時に合わせずれが特に大きい場合に
は、重り部１ａ及び撓み部４ｂが上部ストッパ１６及び
下部ストッパ１７に固着され、センサとしての機能を果
たさなくなることもあり得る。そこまで大きなずれでな
くとも、合わせずれを見込んだチップ設計が必要となる
ため、チップ面積は大きくなり、製造コストも大きくな
る。

【００２２】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、下部ストッパを位置
合わせすることなく行うことのできる半導体加速度セン
サ及びその製造方法を提供することにある。

【００２３】

【課題を解決するための手段】請求項１記載の発明は、
上面側及び下面側を有するフレームと、複数の梁部及び
中央部を有して成る撓み部であって、該梁部は前記フレ
ームの内縁部の少なくとも一部分と前記中央部との間で
延在し、前記梁部と前記中央部とが一体につながってい
る撓み部と、前記中央部に懸架支持されている重り部
と、前記フレームの下面側を支持し、内側側面が前記重
り部の側面と切り込み部を隔てて向かい合う支持部材
と、前記重り部と前記梁部との間に形成された切り込み
溝と、前記撓み部で発生する電気信号を取り出す配線及
び電極パッドとを有して成り、前記切り込み部と前記切
り込み溝とはつながっており、前記重り部及び前記支持
部材とは半導体基板を用いて構成され、前記撓み部及び
前記フレームは前記半導体基板上に設けたエピタキシャ
ル層を用いて構成され、前記切り込み溝は第一の高濃度
埋込不純物層を除去することにより形成された半導体加
速度センサにおいて、前記重り部の底面に第二の高濃度
埋込不純物層が設けられ、該第二の高濃度埋込不純物層
を除去して前記重り部の厚さを薄くしたことを特徴とす
るものである。

【００２４】請求項２記載の発明は、一主表面及び二主
表面を有する半導体基板の一主表面に、該半導体基板の
中央部の外縁から外側方向に延びる第一の高濃度埋込不
純物層を形成する工程と、前記半導体基板の一主表面上
に、加速度印加時に撓む撓み部に相当する厚さでエピタ
キシャル層を形成する工程と、前記半導体基板の該エピ
タキシャル層形成面側の所定の箇所に前記撓み部で発生
する電気信号を取り出す配線及び電極パッドを形成する
工程と、加速度印加時に前記撓み部に撓みを与える重り
部の外周縁に対応する部分を前記半導体基板の二主表面
側から異方性エッチングして、前記第一の高濃度埋込不
純物層に到達する切り込み部を形成する工程と、前記第
一の高濃度埋込不純物層を等方性エッチングにて除去し
て、中央部と該中央部と前記エピタキシャル層により形
成されたフレームとの間で延在する梁部とを有して成る
撓み部を前記エピタキシャル層により形成する工程とを
有し、前記重り部は前記撓み部に懸架支持されて成る半
導体加速度センサの製造方法において、前記重り部の底
面に該当する個所の前記半導体基板の二主表面に第二の
高濃度埋込不純物層を形成し、該第二の高濃度埋込不純
物層を除去することにより前記重り部の厚さを薄くする
ようにしたことを特徴とするものである。

【００２５】請求項３記載の発明は、請求項２記載の半
導体加速度センサの製造方法において、前記第二の高濃
度埋込不純物層を、前記第一の高濃度埋込不純物層を形
成する際に同時に形成し、前記第一の高濃度埋込不純物
層をエッチングにより除去する際に同時に除去するよう
にしたことを特徴とするものである。

【００２６】請求項４記載の発明は、請求項２記載の半
導体加速度センサの製造方法において、前記第二の高濃
度埋込不純物層の導電型を、前記第一の高濃度埋込不純
物層の導電型と逆の導電型としたことを特徴とするもの
である。

【００２７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づき説明する。図１は、本発明の一実施の形
態に係る半導体加速度センサの製造工程を示す概略断面
図であり、図２は、本実施の形態に係る半導体加速度セ
ンサのエッチング加工前の状態を示す概略構成図であ
り、（ａ）は上面から見た状態を示す概略平面図であ
り、（ｂ）は下面から見た状態を示す概略平面図であ
り、（ｃ）は（ａ）のＡ−Ａ’断面における概略断面図
であり、（ｄ）は（ａ）のＢ−Ｂ’断面における概略断
面図であり、図３は、本実施の形態に係る半導体加速度
センサのエッチング加工後の状態を示す概略構成図であ
り、（ａ）は上面から見た状態を示す概略平面図であ
り、（ｂ）は（ａ）のＡ−Ａ’断面における概略断面図
であり、（ｃ）は（ａ）のＢ−Ｂ’断面における概略断
面図である。なお、図１は、図２（ａ），図３（ａ）の
Ｂ−Ｂ’断面における製造工程を示している。

【００２８】本実施の形態に係る半導体加速度センサの
製造工程と、従来例として図６に示す半導体加速度セン
サの製造工程と異なる工程は、図６（ａ）において、単
結晶シリコン基板１の一主表面にｐ＋型埋込犠牲層３
（図１においてはｐ＋型埋込犠牲層３ａ）を形成する際
に、同時に単結晶シリコン基板１の二主表面の重り部１
ａの底面に該当する箇所に開口部２ａが形成されたシリ
コン酸化膜２をマスクとして、デポジション及び熱拡散
またはイオン注入及びアニール処理を行うことによりｐ
＋型埋込犠牲層３ｂを形成している。

【００２９】なお、ｐ＋型埋込犠牲層３ｂをｐ＋型埋込
犠牲層３ａを形成する際に同時に形成するようにしても
良いし、別々に形成するようにしても良い。

【００３０】そして、図６（ｇ）の工程において、ｐ＋
型埋込犠牲層３ａを等方性エッチングにより除去する際
に、同時にｐ＋型埋込犠牲層３ｂを等方正エッチングに
より除去して重り部１ａの厚さを支持部材１ｂの厚さよ
りも薄くしている。

【００３１】最後に、図６（ｈ）の工程において、平板
状の下部ストッパ１７を単結晶シリコン基板１の切り込
み部１０形成面側に接合している。

【００３２】従って、本実施の形態においては、重り部
１ａの厚さを支持部材１ｂの厚さよりも薄くしたので、
平板状の下部ストッパ１７を用いて所望のギャップを有
する半導体加速度センサを製造することができ、下部ス
トッパ１７の加工コストが不要となる。

【００３３】また、従来のように下部ストッパ１７に形
成された凹部１７ａと重り部１ａとが対応する位置にく
るように位置合わせを行う必要がなくなり、合わせずれ
を見込んだチップ設計が不要となって、チップ面積を小
さくしてコストを削減することができる。

【００３４】また、従来ではギャップを形成するため
に、下部ストッパ１７をサンドブラスト加工のようなガ
ラス加工により行っていたが、本実施の形態において
は、単結晶シリコン基板１への不純物拡散の拡散深さで
規定しているため、ギャップを精度良く形成することが
でき、重り部１ａの振動に対するエアダンピングを高精
度に調節できるようになり、周波数特性（所定の周波数
範囲における感度特性を一定とする）を向上させること
ができる。

【００３５】更に、ｐ＋型埋込犠牲層３ａ形成の際にｐ
＋型埋込犠牲層３ｂを形成できるとともに、ｐ＋型埋込
犠牲層３ａのエッチング除去の際にｐ＋型埋込犠牲層３
ｂをエッチング除去できるため、工程数を増やすことな
く重り部１ａの厚さを薄くすることができる。

【００３６】なお、本実施の形態においては、ｐ＋型埋
込犠牲層３ａ，３ｂの導電型が同じとなるように形成し
たが、これに限定されるものではなく、逆の導電型とな
るように形成してもよい。この場合、エピタキシャル層
４を形成するときのチャンバー雰囲気中にはｐ型とｎ型
の両方の不純物が放出されるので、従来問題となってい
た、単結晶シリコン基板１とエピタキシャル層４との界
面付近に形成されるオートドーピングによる反転層は、
ｐ型不純物とｎ型不純物とでキャリアとしては相殺され
る方向に働き、この反転層中のキャリア濃度を低減させ
て、素子の特性に対する悪影響を低減または解消させる
ことができる。

【００３７】なお、上述の実施の形態においては、梁部
４ｂ２が４本の半導体加速度センサの場合について説明
したが、梁部４ｂ２が２本または８本，１２本等、何本
でもよい。

【００３８】

【発明の効果】請求項１または請求項２記載の発明は、
重り部の底面に第二の高濃度埋込不純物層を形成して、
第二の高濃度埋込不純物層を除去することにより重り部
の厚さを薄くするようにしたので、平板状の下部ストッ
パを用いて所望のギャップを有する半導体加速度センサ
を製造することができ、下部ストッパの加工コストが不
要となり、また、従来のように下部ストッパに形成され
た凹部と重り部とが対応する位置にくるように位置合わ
せを行う必要がなくなり、合わせずれを見込んだチップ
設計が不要となって、チップ面積を小さくしてコストを
削減することができ、また、従来ではギャップを形成す
るために、下部ストッパをサンドブラスト加工のような
ガラス加工により行っていたが、半導体基板への不純物
拡散の拡散深さで規定できるので、ギャップを精度良く
形成することができ、重り部の振動に対するエアダンピ
ングを高精度に調節できるようになり、周波数特性を向
上させることができ、下部ストッパを位置合わせするこ
となく行うことのできる半導体加速度センサ及びその製
造方法を提供することができた。

【００３９】請求項３記載の発明は、請求項２記載の半
導体加速度センサの製造方法において、第二の高濃度埋
込不純物層を、第一の高濃度埋込不純物層を形成する際
に同時に形成し、第一の高濃度埋込不純物層をエッチン
グにより除去する際に同時に除去するようにしたので、
請求項２記載の発明の効果に加えて、工程数を増やすこ
となく重り部の厚さを薄くすることができる。

【００４０】請求項４記載の発明は、請求項２記載の半
導体加速度センサの製造方法において、第二の高濃度埋
込不純物層の導電型を、第一の高濃度埋込不純物層の導
電型と逆の導電型としたので、請求項２記載の発明の効
果に加えて、エピタキシャル層を形成するときのチャン
バー雰囲気中にはｐ型とｎ型の両方の不純物が放出され
ることになり、従来問題となっていた、半導体基板とエ
ピタキシャル層との界面付近に形成されるオートドーピ
ングによる反転層は、ｐ型不純物とｎ型不純物とでキャ
リアとしては相殺される方向に働き、この反転層中のキ
ャリア濃度を低減させて、素子の特性に対する悪影響を
低減または解消させることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係る半導体加速度セン
サの製造工程を示す概略断面図である。

【図２】本実施の形態に係る半導体加速度センサのエッ
チング加工前の状態を示す概略構成図であり、（ａ）は
上面から見た状態を示す概略平面図であり、（ｂ）は下
面から見た状態を示す概略平面図であり、（ｃ）は
（ａ）のＡ−Ａ’断面における概略断面図であり、
（ｄ）は（ａ）のＢ−Ｂ’断面における概略断面図であ
る。

【図３】本実施の形態に係る半導体加速度センサのエッ
チング加工後の状態を示す概略構成図であり、（ａ）は
上面から見た状態を示す概略平面図であり、（ｂ）は
（ａ）のＡ−Ａ’断面における概略断面図であり、
（ｃ）は（ａ）のＢ−Ｂ’断面における概略断面図であ
る。

【図４】従来例に係る半導体加速度センサのエッチング
加工前の状態を示す概略構成図であり、（ａ）は上面か
ら見た状態を示す概略平面図であり、（ｂ）はＡ−Ａ’
断面における概略断面図であり、（ｃ）はＢ−Ｂ’断面
における概略断面図である。

【図５】従来例に係る半導体加速度センサのエッチング
加工後の状態を示す概略構成図であり、（ａ）は上面か
ら見た状態を示す概略平面図であり、（ｂ）はＡ−Ａ’
断面における概略断面図であり、（ｃ）はＢ−Ｂ’断面
における概略断面図である。

【図６】従来例に係る半導体加速度センサの製造工程を
示す図４（ａ），図５（ａ）のＢ−Ｂ’断面における概
略断面図である。

【符号の説明】

１ 単結晶シリコン基板 １ａ 重り部 １ｂ 支持部材 １ｃ 中央部 ２ シリコン酸化膜 ２ａ 開口部 ３，３ａ，３ｂ ｐ＋型埋込犠牲層 ４ エピタキシャル層 ４ａ フレーム ４ｂ 撓み部 ４ｂ１ 中央部 ４ｂ２ 梁部 ５ ピエゾ抵抗 ６ 拡散配線 ７ シリコン酸化膜 ８ 保護膜 ９ 開口部 １０ 切り込み部 １１ 金属配線 １２ 電極パッド １３ ストッパ接合用パッド １４ 配線保護膜 １５ エッチャント導入口 １６ 上部ストッパ １６ａ 凹部 １７ 下部ストッパ １７ａ 凹部

Claims (4)

【特許請求の範囲】
1. 【請求項１】 上面側及び下面側を有するフレームと、
   複数の梁部及び中央部を有して成る撓み部であって、該
   梁部は前記フレームの内縁部の少なくとも一部分と前記
   中央部との間で延在し、前記梁部と前記中央部とが一体
   につながっている撓み部と、前記中央部に懸架支持され
   ている重り部と、前記フレームの下面側を支持し、内側
   側面が前記重り部の側面と切り込み部を隔てて向かい合
   う支持部材と、前記重り部と前記梁部との間に形成され
   た切り込み溝と、前記撓み部で発生する電気信号を取り
   出す配線及び電極パッドとを有して成り、前記切り込み
   部と前記切り込み溝とはつながっており、前記重り部及
   び前記支持部材とは半導体基板を用いて構成され、前記
   撓み部及び前記フレームは前記半導体基板上に設けたエ
   ピタキシャル層を用いて構成され、前記切り込み溝は第
   一の高濃度埋込不純物層を除去することにより形成され
   た半導体加速度センサにおいて、前記重り部の底面に第
   二の高濃度埋込不純物層が設けられ、該第二の高濃度埋
   込不純物層を除去して前記重り部の厚さを薄くしたこと
   を特徴とする半導体加速度センサ。
2. 【請求項２】 一主表面及び二主表面を有する半導体基
   板の一主表面に、該半導体基板の中央部の外縁から外側
   方向に延びる第一の高濃度埋込不純物層を形成する工程
   と、前記半導体基板の一主表面上に、加速度印加時に撓
   む撓み部に相当する厚さでエピタキシャル層を形成する
   工程と、前記半導体基板の該エピタキシャル層形成面側
   の所定の箇所に前記撓み部で発生する電気信号を取り出
   す配線及び電極パッドを形成する工程と、加速度印加時
   に前記撓み部に撓みを与える重り部の外周縁に対応する
   部分を前記半導体基板の二主表面側から異方性エッチン
   グして、前記第一の高濃度埋込不純物層に到達する切り
   込み部を形成する工程と、前記第一の高濃度埋込不純物
   層を等方性エッチングにて除去して、中央部と該中央部
   と前記エピタキシャル層により形成されたフレームとの
   間で延在する梁部とを有して成る撓み部を前記エピタキ
   シャル層により形成する工程とを有し、前記重り部は前
   記撓み部に懸架支持されて成る半導体加速度センサの製
   造方法において、前記重り部の底面に該当する個所の前
   記半導体基板の二主表面に第二の高濃度埋込不純物層を
   形成し、該第二の高濃度埋込不純物層を除去することに
   より前記重り部の厚さを薄くするようにしたことを特徴
   とする半導体加速度センサの製造方法。
3. 【請求項３】 前記第二の高濃度埋込不純物層を、前記
   第一の高濃度埋込不純物層を形成する際に同時に形成
   し、前記第一の高濃度埋込不純物層をエッチングにより
   除去する際に同時に除去するようにしたことを特徴とす
   る請求項２記載の半導体加速度センサの製造方法。
4. 【請求項４】 前記第二の高濃度埋込不純物層の導電型
   を、前記第一の高濃度埋込不純物層の導電型と逆の導電
   型としたことを特徴とする請求項２記載の半導体加速度
   センサの製造方法。