JPH07263712A

JPH07263712A - 半導体センサ

Info

Publication number: JPH07263712A
Application number: JP7951594A
Authority: JP
Inventors: Yutaka Shimotori; 裕霜鳥; Kazunori Sakai; 一則坂井; Takeshi Nakahara; 剛中原; Kazuo Igarashi; 和夫五十嵐; Keiichi Nagano; 恵一永野; Ikuo Kobayashi; 郁夫小林
Original assignee: Nippon Seiki Co Ltd
Current assignee: Nippon Seiki Co Ltd
Priority date: 1994-03-25
Filing date: 1994-03-25
Publication date: 1995-10-13

Abstract

(57)【要約】【目的】上，下ガラスの内面でシリコン基板側の重り
部に対向した位置に導電部材からなる導電性膜を形成す
ることにより、陽極接合の際に発生するマススタック現
象を抑えることのできる半導体センサを提供する。【構成】シリコン基板１は重り部５を支持する両持梁
１６にピエゾ抵抗６を形成して絶縁層を上面に形成す
る。上，下ガラス７，８はシリコン基板１の重り部５に
対向した位置に複数個の上，下ストッパ１７，１８を有
し、シリコン基板１の上，下側に陽極接合で固定する。
導電性膜１９は上，下ガラス７，８の重り部５に対向し
た位置に形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、自動車等の車両の加速
度や圧力をピエゾ抵抗の変化により検出する半導体セン
サに関するものである。

【０００２】

【従来の技術】かかる半導体センサを加速度センサとし
て利用した従来の技術として、例えばIEEE TRANS. Vol.
ED-26 DEC. 1979. "A Batch-Fabricated Silicon Acce
lerometer"に開示され、図５〜７に示すものがある。図
５は要部断面図で、１は固定部２を有するＰ型シリコン
基板であり、シリコン基板１は選択的なエッチングによ
り溝３の部分が取り除かれ、固定部２の所定位置には薄
肉の片持梁４が固定され、その自由端部には略正方形の
重り部５が設けられている。また、片持梁４の上面には
複数のピエゾ抵抗６がブリッジ回路を構成するように形
成されていて、重り部５に加わる加速度により片持梁４
が撓んだ時、その応力によってピエゾ抵抗６の抵抗値が
変化するようになっている。また、シリコン基板１の
上，下側には絶縁材料からなる上，下ガラス７，８が固
定され、この上，下ガラス７，８の内側の重り部５に対
向する凹部が上下方向への変位を規制する上，下ストッ
パとなっており、過大な加速度に対する片持梁４の応力
破壊を防止するものである。そして、前記ブリッジ回路
にはリード線９が接続され、ピエゾ抵抗６の抵抗値の変
化を外部へ出力するようになっている。

【０００３】図６は、図５の片持梁４付近のピエゾ抵抗
６の配置例を示す平面図で、１０は端部にリード線９接
続用の電極端子１０ａを有する配線電極、１１は配線電
極１０とピエゾ抵抗６とを接続するリード、１２は配線
電極１０とリード１１とを接続するためのコンタクトホ
ールであり、ピエゾ抵抗６とリード１１とは直に接続さ
れている。そして、配線電極１０及び電極端子１０ａを
除いて他の上面には、外部からの影響を阻止するための
後述する各種絶縁層（図示しない）が設けられている
（このような配置例として、例えば特開平4- 13975号公
報参照）。

【０００４】このような加速度センサの製造方法の一例
を図７を用いて説明すると、Ｐ型（１００）シリコン基
板１の表面にＮ型エピタキシャル層１ａを成長形成し、
この層１ａの表面の一部から重り部５を囲むようにＰ型
素子分離拡散領域１ｂをシリコン基板１へ達するように
形成する（図７（ａ））。

【０００５】次に、エピタキシャル層１ａの所定個所
に、リンの拡散等によりウエハコンタクト１ｃ、ボロン
の拡散等によりリード１１、ボロンのイオン注入等によ
りピエゾ抵抗６を夫々＜１１０＞方向に設け、その上面
にＳｉＯ₂ からなる安定化膜（絶縁層）１３及びＳｉ₃
Ｎ₄からなる保護膜（絶縁層）１４を形成する（図７
（ｂ））。

【０００６】次に、ウエハコンタクト１ｃ及びリード１
１の所定個所に対応する安定化膜１３及び保護膜１４に
コンタクトホール１２を形成し、保護膜１４の上面にア
ルミの印刷等によりコンタクトホール１２に合わせて配
線電極１０及び電極端子１０ａを形成する。また、シリ
コン基板１の下面には、Ｓｉ₃Ｎ₄からなる耐エッチング
膜１５をパターン形成する（図７（ｃ））。

【０００７】そして、Ｎ型エピタキシャル層１ａを正電
位にバイアスしながらシリコン基板１をＫＯＨ等のアル
カリエッチング液により異方性エッチングする。これに
より、Ｐ型シリコン基板１は、（１１１）面を残すよう
にエッチングが進行し、同時にＰ型素子分離拡散領域１
ｂまでエッチングが行われ、片持梁４はＮ型エピタキシ
ャル層１ａが残り、耐エッチング膜１５を除去すると、
片持梁４や重り部５を有するウエハ構造が得られる（図
７（ｄ））。

【０００８】このようなシリコンウエハは、パイレック
スガラスからなる上，下ガラス７，８を陽極接合等によ
り固定した後、個々のチップにダイシングされ、電極端
子１０ａにリード線９をワイヤボンディング等により接
続することにより、図４で示した加速度センサが完成す
る。

【０００９】

【発明が解決しようとする課題】前述した加速度センサ
をシリコン基板１と上，下ガラス７，８とを陽極接合に
より固定する際、シリコン基板１の重り部５が静電引力
により上，下ガラス７，８の何れかの方向へ引き付けら
れて固着してしまう現象（マススタック現象）を生じる
という問題があった。

【００１０】上記問題を解決する手段として、実開平4-
21872号に開示され、図８，９に示すものがある。即
ち、前記従来技術と同一個所に同一符号を付して説明す
ると、シリコン基板１は選択的なエッチングにより溝３
が取り除かれ、所定位置には薄肉の両持梁１６が形成さ
れ、シリコン基板１のほぼ中央には略正方形の重り部５
が構成されている。そして、両持梁１６の上面にはピエ
ゾ抵抗６がブリッジ回路を構成するように形成されてお
り、重り部５に加わる加速度により両持梁１６が撓んだ
時、その応力によってピエゾ抵抗６の抵抗値が変化する
ようになっている。また、シリコン基板１の上，下側に
はシリコン基板１と対向する少なくとも一部、例えば重
り部５と対向する部分を一次エッチングにより凹部を形
成し、重り部５に対応する部分的個所を二次エッチング
することにより複数個の上，下ストッパ１７，１８を形
成した絶縁材料からなる上，下ガラス７，８が陽極接合
にて固定されている。従って、シリコン基板１の上，下
側に固定される上，下ガラス７，８の内面で重り部５と
対向する部分的個所に上下ストッパ１７，１８を形成す
ることにより、重り部５と対向する表面積を小さくして
静電引力の発生を減少させることで重り部５のマススタ
ック現象を抑えていた。

【００１１】しかしながら、重り部５と対向する表面積
を小さくしてマススタック現象を抑える手段は、重り部
５と対向する表面積が小さくとも存在する以上、マスス
タック現象を全く生じないようにすることはできなかっ
た。

【００１２】

【課題を解決するための手段】本発明は、前記課題を解
決するため、重り部を支持する梁部にピエゾ抵抗を形成
して上面に絶縁層を形成したシリコン基板と、前記重り
部に対向した位置に突出形成した複数個のストッパを有
する前記シリコン基板の上，下側に陽極接合で固定した
上，下ガラスとからなり、前記ピエゾ抵抗の抵抗値変化
により外力を検出する半導体センサにおいて、前記上，
下ガラスの内面で前記シリコン基板と対向する少なくと
も一部に導電部材からなる導電性膜を形成したものであ
る。

【００１３】また、重り部を支持する梁部にピエゾ抵抗
を形成して上面に絶縁層を形成したシリコン基板と、前
記重り部に対向した位置に突出形成した複数個のストッ
パを有する前記シリコン基板の上，下側に陽極接合で固
定した上，下ガラスとからなり、前記ピエゾ抵抗の抵抗
値変化により外力を検出する半導体センサにおいて、前
記上，下ガラスの内面で前記シリコン基板と対向する少
なくとも一部に導電部材からなる導電性膜を形成し、こ
の導電性膜と当接する前記シリコン基板に前記導電性膜
とのショットキーバリア層の障壁の高さを低くする接合
促進層を形成したものである。

【００１４】また、重り部を支持する梁部にピエゾ抵抗
を形成して上面に絶縁層を形成したシリコン基板と、前
記シリコン基板の上，下側に陽極接合で固定した上，下
ガラスとからなり、前記ピエゾ抵抗の抵抗値変化により
外力を検出する半導体センサにおいて、前記シリコン基
板に対向する前記上，下ガラスの内面に導電部材からな
る導電性膜を形成し、この導電性膜の前記重り部に対向
した位置の膜厚を大きくすることにより複数個のストッ
パを部分的に形成したものである。

【００１５】また、前記導電性膜は、透光性の導電部材
からなるものである。

【００１６】

【作用】上，下ガラスの内面でシリコン基板側の重り部
に対向した位置に導電部材からなる導電性膜を形成し、
前記上，下ガラスに形成される前記導電性膜の少なくと
も一部を外方に引出して前記シリコン基板の表裏面に接
続し、前記シリコン基板と前記上下ガラスとの電位を略
同電位とすることで、陽極接合の際に生じる静電引力に
よるマススタック現象の改善を図れる。

【００１７】また、下ガラスの導電性膜と当接するシリ
コン基板の下部に前記導電性膜とのショットキーバリア
層の障壁の高さを低くする接合促進層を形成することに
より、前記下ガラスの前記導電性膜は、前記接合促進層
を介して前記シリコン基板に接触されるため、二つの異
なる物質の電位が略同電位となり、電子の蓄積が一層減
少して、静電引力の発生を抑えマススタック現象を一層
確実に抑えられる。

【００１８】また、シリコン基板に形成する重り部に対
向した上，下ガラスに導電部材からなる導電性膜を形成
し、前記導電性膜上に上，下ストッパ層を所定位置に部
分的に積層形成して上，下ストッパを形成することで、
前記シリコン基板の前記重り部が静電引力により生じる
上，下ガラスとのマススタック現象の改善を図れると共
に、煩雑である上，下ガラスのエッチング処理工程の簡
素化を可能とする。

【００１９】また、前記導電性膜を透光性を有する導電
部材で形成することにより、完成検査時のパターンの断
線チェック及び異物混入の発見等が容易，確実にでき
る。

【００２０】

【実施例】以下、図１から図４に記載の実施例に基づき
本発明を説明するが、前記従来例における同一もしくは
相当個所には同一符号を付してその詳細な説明を省く。

【００２１】本発明の第１実施例を図１に示す要部断面
図及び図２に示す分解斜視図を用いて説明すると、上，
下ストッパ１７，１８を形成する絶縁材料からなる上，
下ガラス７，８は、シリコン基板１と対向する少なくと
も一部、例えば重り部５と対向する部分（上，下ストッ
パ１７，１８を含む部分）に陽極接合の際の静電引力よ
るマススタック現象を抑えるため、アルミ等の導電部材
で0.2 〜0.3 μｍの膜厚に導電性膜１９が蒸着あるいは
スパッタリング法等によりが形成されている。そして、
上，下ガラス７，８に形成される導電性膜１９の一部を
外方に引出し、シリコン基板１と接合する接合端子１９
ａとし、シリコン基板１と上，下ガラス７，８との陽極
接合を行う。また、上ガラス７に形成した導電性膜１９
の接合端子１９ａとシリコン基板１との接合は、図７に
示すシリコン基板１のＳｉＯ₂ からなる安定化膜（絶縁
層）１３及びＳｉ₃Ｎ₄からなる保護膜（絶縁層）１４を
エッチングにより除去しエピタキシャル層１ａと接合す
る。

【００２２】導電性膜１９は、予め上，下ガラス７，８
の内面全体に蒸着あるいはスパッタリング法等により形
成し、導電性膜１９の必要な部分をマスキングしてエッ
チングすることにより所望個所に導電性膜１９が形成さ
れる。

【００２３】前述した第１実施例によると、陽極接合を
行う際に発生するシリコン基板１と上，下ガラス７，８
との間の電位差は、シリコン基板１と上，下ガラス７，
８とを導電性膜１９を介して接触させることで略同電位
となり、静電引力によるシリコン基板１の重り部５のマ
ススタック現象を抑えることができる。

【００２４】図３は、本発明の第２実施例の要部断面図
であり、上、下ガラス７，８は、シリコン基板１と対向
する少なくも一部、例えば重り部５と対向する部分に、
陽極接合の際の静電引力によるマススタック現象を抑え
るための導電性膜１９を形成しており、下ガラス８の導
電性膜１９と当接するシリコン基板１の下部に導電性膜
１９とのショットキーバリア層の障壁の高さを低くする
接合促進層２０を形成している。即ち、第１実施例では
シリコン基板１に導電性膜１９を接触させていたのに対
し、本実施例では、下ガラス８の導電性膜１９は、例え
ばリンの気相拡散やイオン注入等の適宜な手段により形
成される高濃度ｎ層等からなる接合促進層２０を介して
シリコン基板１に接触され、シリコン基板１と下ガラス
８の二つの異なる物質の電位が導電性膜１９を介して略
同電位となり、しかもシリコン基板１と導電性膜１９と
の接続が接合促進層２０により良好に行われ、前記従来
例よりも電子の蓄積が一層減少して、静電引力の発生を
抑え、マススタック現象を一層確実に抑えられる。

【００２５】また、シリコン基板１の上部、即ち、図７
で示すＳｉＯ₂ からなる安定化膜（絶縁層）１３及びＳ
ｉ₃Ｎ₄からなる保護膜（絶縁層）１４をエッチングによ
り除去し、エピタキシャル層１ａ中に導電性膜１９との
ショットキーバリア層の障壁の高さを低くする接合促進
層２０をシリコン基板１の下部と同様に形成すること
で、下ガラス８の場合と同様にマススタック現象を改善
することができる。

【００２６】図４は、第３実施例の要部断面図であり、
上，下ガラス７，８は、シリコン基板１と対向する少な
くとも一部、例えば重り部５と対向する部分を、約２〜
10μｍ程度エッチングして凹部を形成し、陽極接合の際
の静電引力よるマススタック現象を抑えるため、アルミ
等の導電部材で0.2 〜0.5 μｍの膜厚からなる導電性膜
１９を蒸着あるいはスパッタリング法等の適宜な手段に
より形成する。そして、導電性膜１９の上面でシリコン
基板１の重り部５と対向し、図２に示すような部分的な
所望個所に導電性膜１９と同等なアルミ等の導電部材を
蒸着あるいはスパッタリング法等の手段により0.2 〜0.
5 μｍ程度の膜厚で上，下ストッパ層２１ａ，２２ａを
繰り返し積層形成することにより、1.2 〜6.0 μｍ程度
の上，下ストッパ２１，２２を形成する。そして、第１
実施例と同様に上，下ガラス７，８に形成される導電性
膜１９の一部を外方へ引出し、シリコン基板１と上，下
ガラス７，８とを陽極接合を行う。

【００２７】この第３実施例では、導電性膜１９及び
上，下ストッパ２１，２２を蒸着あるいはスパッタリン
グ法等の製造が行いやすい適宜な手段より形成できるの
で、陽極接合の際に発生する静電引力によるマススタッ
ク現象を抑えるだけでなく、上，下ガラス７，８の２次
エッチング（図１，２で示すような上，下ガラス７，８
の上，下ストッパ１７，１８を形成するエッチング工
程）が不要となることから、製造方法が簡素化し、ま
た、図１，２で示すような上，下ストッパ１７，１８を
形成した上，下ガラス７，８に導電性膜１９を形成する
ときに起こりうる導電性膜１９の断線の発生を抑えるこ
とができる。

【００２８】この場合、導電性膜１９及び上下ストッパ
２０，２１の形状を四角形状及び立方体形状としたが、
これに限定されるものではない。

【００２９】第４実施例として図示しないが第１から第
３実施例の導電性膜１９及び上，下ストッパ２１，２２
とを、非透光性のアルミ等の導電部材から、ＩＴＯ，ク
ロム，酸化クロム，ポリシリコン，シリコン，パラジュ
ウム等からなる透光性の導電部材として、前記各実施例
と同様な手段により形成することにより、前記各実施例
で得られなかった完成検査時のパターンの断線チェッ
ク，異物混入の発見等を確実に行うことができる。

【００３０】尚、前記第３，４実施例においても、上ガ
ラス７に形成した導電性膜１９とシリコン基板１との接
合は、図７に示すシリコン基板１のＳｉＯ₂ からなる安
定化膜（絶縁層）１３及びＳｉ₃Ｎ₄からなる保護膜（絶
縁層）１４をエッチングにより除去することで、シリコ
ン基板１のエピタキシャル層１ａと導電性膜１９とを接
合することができる。

【００３１】また、前記第３，４実施例において、第２
実施例を同時に適用することができることは言うまでも
ない。

【００３２】また、本発明の半導体センサは、前記各実
施例で述べた加速度センサの他に、触圧や気圧等の圧
力、機械的振動の物理的な外力等を検出するセンサとし
て利用することができる。

【００３３】

【発明の効果】本発明は、重り部を支持する梁部にピエ
ゾ抵抗を形成して上面に絶縁層を形成したシリコン基板
と、前記重り部に対向した位置に突出形成した複数個の
ストッパを有する前記シリコン基板の上，下側に陽極接
合で固定した上，下ガラスとからなり、前記ピエゾ抵抗
の抵抗値変化により外力を検出する半導体センサにおい
て、前記上，下ガラスの内面で前記シリコン基板と対向
する少なくとも一部に導電部材からなる導電性膜を形成
したものであり、前記陽極接合を行う際に発生する前記
シリコン基板と前記上，下ガラスとの間の電位差を、前
記導電性膜を介して前記シリコン基板と前記上，下ガラ
スとを接触しせて略同電位とすることで、静電引力によ
る前記シリコン基板の前記重り部のマススタック現象を
抑えることができる。

【００３４】また、重り部を支持する梁部にピエゾ抵抗
を形成して上面に絶縁層を形成したシリコン基板と、前
記重り部に対向した位置に突出形成した複数個のストッ
パを有する前記シリコン基板の上，下側に陽極接合で固
定した上，下ガラスとからなり、前記ピエゾ抵抗の抵抗
値変化により外力を検出する半導体センサにおいて、前
記上，下ガラスの内面で前記シリコン基板と対向する少
なくとも一部に導電部材からなる導電性膜を形成し、こ
の導電性膜と当接する前記シリコン基板に前記導電性膜
とのショットキーバリア層の障壁の高さを低くする接合
促進層を形成したものであり、前記接合促進層を介して
前記シリコン基板に接触されるため、二つの異なる物質
の電位が略同電位となり、電子の蓄積が一層減少して、
静電引力の発生を抑えマススタック現象を一層確実に抑
えられる。

【００３５】また、重り部を支持する梁部にピエゾ抵抗
を形成して上面に絶縁層を形成したシリコン基板と、前
記シリコン基板の上，下側に陽極接合で固定した上，下
ガラスとからなり、前記ピエゾ抵抗の抵抗値変化により
外力を検出する半導体センサにおいて、前記シリコン基
板に対向する前記上，下ガラスの内面に導電部材からな
る導電性膜を形成し、この導電性膜の前記重り部に対向
した位置の膜厚を大きくすることにより複数個のストッ
パを部分的に形成することで、前記シリコン基板の前記
重り部が静電引力によるマススタック現象を抑えると共
に、煩雑である上，下ガラスのエッチング処理工程を簡
素化でき、また、前記上，下ストッパを形成した前記
上，下ガラスに前記導電性膜を形成する工程で起こりう
る前記導電性膜の断線の発生を抑えることができる。

【００３６】また、前記導電性膜を透光性の導電部材と
することにより、陽極接合時の静電引力によるマススタ
ック現象を抑え、かつ、完成検査時のパターンの断線チ
ェック及び異物混入の発見等を確実に行うことができ
る。

【図面の簡単な説明】

【図１】本発明の第１実施例の要部断面図。

【図２】同上実施例の斜視図。

【図３】本発明の第２実施例の要部断面図。

【図４】本発明の第３実施例の要部断面図。

【図５】従来の加速度センサの要部断面図。

【図６】同上の要部平面図。

【図７】同上の製造方法を説明する工程図。

【図８】従来例を示す要部断面図。

【図９】同上従来例の要部斜視図。

【符号の説明】

１シリコン基板５重り部６ピエゾ抵抗７上ガラス８下ガラス１３安定化膜（絶縁層）１４保護膜（絶縁層）１６両持梁１７上ストッパ１８下ストッパ１９導電性膜２０接合促進層２１上ストッパ２１ａ上ストッパ層２２下ストッパ２２ａ下ストッパ層

───────────────────────────────────────────────────── フロントページの続き (72)発明者五十嵐和夫新潟県長岡市藤橋１丁目190番地１日本精機株式会社アールアンドデイセンター内 (72)発明者永野恵一新潟県長岡市藤橋１丁目190番地１日本精機株式会社アールアンドデイセンター内 (72)発明者小林郁夫新潟県長岡市藤橋１丁目190番地１日本精機株式会社アールアンドデイセンター内

Claims

【特許請求の範囲】

【請求項１】重り部を支持する梁部にピエゾ抵抗を形
成して上面に絶縁層を形成したシリコン基板と、前記重
り部に対向した位置に突出形成した複数個のストッパを
有する前記シリコン基板の上，下側に陽極接合で固定し
た上，下ガラスとからなり、前記ピエゾ抵抗の抵抗値変
化により外力を検出する半導体センサにおいて、前記
上，下ガラスの内面で前記シリコン基板と対向する少な
くとも一部に導電部材からなる導電性膜を形成したこと
を特徴とする半導体センサ。
【請求項２】重り部を支持する梁部にピエゾ抵抗を形
成して上面に絶縁層を形成したシリコン基板と、前記重
り部に対向した位置に突出形成した複数個のストッパを
有する前記シリコン基板の上，下側に陽極接合で固定し
た上，下ガラスとからなり、前記ピエゾ抵抗の抵抗値変
化により外力を検出する半導体センサにおいて、前記
上，下ガラスの内面で前記シリコン基板と対向する少な
くとも一部に導電部材からなる導電性膜を形成し、この
導電性膜と当接する前記シリコン基板に前記導電性膜と
のショットキーバリア層の障壁の高さを低くする接合促
進層を形成したことを特徴とする半導体センサ。
【請求項３】重り部を支持する梁部にピエゾ抵抗を形
成して上面に絶縁層を形成したシリコン基板と、前記シ
リコン基板の上，下側に陽極接合で固定した上，下ガラ
スとからなり、前記ピエゾ抵抗の抵抗値変化により外力
を検出する半導体センサにおいて、前記シリコン基板に
対向する前記上，下ガラスの内面に導電部材からなる導
電性膜を形成し、この導電性膜の前記重り部に対向した
位置の膜厚を大きくすることにより複数個のストッパを
部分的に形成したことを特徴とする半導体センサ。
【請求項４】前記導電性膜は、透光性の導電部材から
なることを特徴とする請求項１，請求項２または請求項
３の何れかに記載の半導体センサ。