JPH07273351A - 半導体センサ - Google Patents
半導体センサInfo
- Publication number
- JPH07273351A JPH07273351A JP6085697A JP8569794A JPH07273351A JP H07273351 A JPH07273351 A JP H07273351A JP 6085697 A JP6085697 A JP 6085697A JP 8569794 A JP8569794 A JP 8569794A JP H07273351 A JPH07273351 A JP H07273351A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- silicon substrate
- wiring electrode
- electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 シリコン基板と接合部材との接合強度を高め
ながら、ピエゾ抵抗の出力を精度良く伝えることができ
る半導体センサを提供すること。 【構成】 シリコン基板１に抵抗値変化により外力を検
出するピエゾ抵抗６を設ける。シリコン基板１の表面に
ピエゾ抵抗６を覆う安定化膜１３，保護膜１４からなる
絶縁層を形成する。保護膜１４の表面に凹溝状の窪み部
１６をエッチングによりパターン形成する。窪み部１６
にコンタクトホール１２を介してピエゾ抵抗６と導通す
る配線電極１０を埋設して上ストッパ７（接合部材）と
の接合領域Ｓを含む保護膜１４の表面を略平坦に形成す
る。
ながら、ピエゾ抵抗の出力を精度良く伝えることができ
る半導体センサを提供すること。 【構成】 シリコン基板１に抵抗値変化により外力を検
出するピエゾ抵抗６を設ける。シリコン基板１の表面に
ピエゾ抵抗６を覆う安定化膜１３，保護膜１４からなる
絶縁層を形成する。保護膜１４の表面に凹溝状の窪み部
１６をエッチングによりパターン形成する。窪み部１６
にコンタクトホール１２を介してピエゾ抵抗６と導通す
る配線電極１０を埋設して上ストッパ７（接合部材）と
の接合領域Ｓを含む保護膜１４の表面を略平坦に形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、自動車等の車両の加速
度や圧力をピエゾ抵抗の変化により検出する半導体セン
サに関するものである。
度や圧力をピエゾ抵抗の変化により検出する半導体セン
サに関するものである。
【０００２】
【従来の技術】かかる半導体センサを加速度センサとし
て利用した従来の技術として、例えばIEEE TRANS. Vol.
ED-26 DEC. 1979. "A Batch-Fabricated Silicon Acce
lerometer"に開示され、図４から図６に示すものがあ
る。図４は要部断面図で、１は固定部２を有するＰ型シ
リコン基板であり、シリコン基板１は選択的なエッチン
グにより溝３の部分が取り除かれ、固定部２の所定位置
には薄肉の片持梁４が固定され、その自由端部には略正
方形の重り部５が設けられている。また、片持梁４の上
面には複数のピエゾ抵抗６がブリッジ回路を構成するよ
うに形成されていて、重り部５に加わる加速度により片
持梁４が撓んだ時、その応力によってピエゾ抵抗６の抵
抗値が変化するようになっている。また、シリコン基板
１の上，下側には絶縁材料からなる上，下ストッパ（接
合部材）７，８が固定され、重り部５の上下方向への変
位を規制することにより、過大な加速度に対する片持梁
４の応力破壊を防止するものである。そして、前記ブリ
ッジ回路にはリード線９が接続され、ピエゾ抵抗６の抵
抗値の変化を外部へ出力するようになっている。
て利用した従来の技術として、例えばIEEE TRANS. Vol.
ED-26 DEC. 1979. "A Batch-Fabricated Silicon Acce
lerometer"に開示され、図４から図６に示すものがあ
る。図４は要部断面図で、１は固定部２を有するＰ型シ
リコン基板であり、シリコン基板１は選択的なエッチン
グにより溝３の部分が取り除かれ、固定部２の所定位置
には薄肉の片持梁４が固定され、その自由端部には略正
方形の重り部５が設けられている。また、片持梁４の上
面には複数のピエゾ抵抗６がブリッジ回路を構成するよ
うに形成されていて、重り部５に加わる加速度により片
持梁４が撓んだ時、その応力によってピエゾ抵抗６の抵
抗値が変化するようになっている。また、シリコン基板
１の上，下側には絶縁材料からなる上，下ストッパ（接
合部材）７，８が固定され、重り部５の上下方向への変
位を規制することにより、過大な加速度に対する片持梁
４の応力破壊を防止するものである。そして、前記ブリ
ッジ回路にはリード線９が接続され、ピエゾ抵抗６の抵
抗値の変化を外部へ出力するようになっている。
【０００３】図５は図４の片持梁４付近のピエゾ抵抗６
の配置例を示す平面図で、１０は端部にリード線９接続
用の電極端子１０ａを有する配線電極、１１は配線電極
１０とピエゾ抵抗６とを接続するリード、１２は配線電
極１０とリード１１とを接続するためのコンタクトホー
ルであり、ピエゾ抵抗６とリード１１とは直に接続され
ている。そして、配線電極１０及び電極端子１０ａを除
いて他の上面には、外部からの影響を阻止するための後
述する各種絶縁層（図示しない）が設けられている（こ
のような配置例として、例えば特開平4- 13975号公報参
照）。
の配置例を示す平面図で、１０は端部にリード線９接続
用の電極端子１０ａを有する配線電極、１１は配線電極
１０とピエゾ抵抗６とを接続するリード、１２は配線電
極１０とリード１１とを接続するためのコンタクトホー
ルであり、ピエゾ抵抗６とリード１１とは直に接続され
ている。そして、配線電極１０及び電極端子１０ａを除
いて他の上面には、外部からの影響を阻止するための後
述する各種絶縁層（図示しない）が設けられている（こ
のような配置例として、例えば特開平4- 13975号公報参
照）。
【０００４】このような加速度センサの製造方法の一例
を図６を用いて説明すると、Ｐ型（１００）シリコン基
板１の表面にＮ型エピタキシャル層１ａを成長形成し、
この層１ａの表面の一部から重り部５を囲むようにＰ型
素子分離拡散領域１ｂをシリコン基板１へ達するように
形成する（図６（ａ））。
を図６を用いて説明すると、Ｐ型（１００）シリコン基
板１の表面にＮ型エピタキシャル層１ａを成長形成し、
この層１ａの表面の一部から重り部５を囲むようにＰ型
素子分離拡散領域１ｂをシリコン基板１へ達するように
形成する（図６（ａ））。
【０００５】次に、エピタキシャル層１ａの所定個所
に、リンの拡散等によりウエハコンタクト１ｃ、ボロン
の拡散等によりリード１１、ボロンのイオン注入等によ
りピエゾ抵抗６を夫々＜１１０＞方向に設け、その上面
にＳｉＯ2 からなる安定化膜（絶縁層）１３及びＳｉ3
Ｎ4からなる保護膜（絶縁層）１４を形成する（図６
（ｂ））。
に、リンの拡散等によりウエハコンタクト１ｃ、ボロン
の拡散等によりリード１１、ボロンのイオン注入等によ
りピエゾ抵抗６を夫々＜１１０＞方向に設け、その上面
にＳｉＯ2 からなる安定化膜（絶縁層）１３及びＳｉ3
Ｎ4からなる保護膜（絶縁層）１４を形成する（図６
（ｂ））。
【０００６】次に、ウエハコンタクト１ｃ及びリード１
１の所定個所に対応する安定化膜１３及び保護膜１４に
コンタクトホール１２を形成し、保護膜１４の上面にア
ルミの印刷等によりコンタクトホール１２に合わせて配
線電極１０及び電極端子１０ａを形成する。また、シリ
コン基板１の下面には、Ｓｉ3Ｎ4からなる耐エッチング
膜１５をパターン形成する（図６（ｃ））。
１の所定個所に対応する安定化膜１３及び保護膜１４に
コンタクトホール１２を形成し、保護膜１４の上面にア
ルミの印刷等によりコンタクトホール１２に合わせて配
線電極１０及び電極端子１０ａを形成する。また、シリ
コン基板１の下面には、Ｓｉ3Ｎ4からなる耐エッチング
膜１５をパターン形成する（図６（ｃ））。
【０００７】そして、Ｎ型エピタキシャル層１ａを正電
位にバイアスしながらシリコン基板１をＫＯＨ等のアル
カリエッチング液により異方性エッチングする。これに
より、Ｐ型シリコン基板１は、（１１１）面を残すよう
にエッチングが進行し、同時にＰ型素子分離拡散領域１
ｂまでエッチングが行われ、片持梁４はＮ型エピタキシ
ャル層１ａが残り、耐エッチング膜１５を除去すると、
片持梁４や重り部５を有するウエハ構造が得られる（図
６（ｄ））。
位にバイアスしながらシリコン基板１をＫＯＨ等のアル
カリエッチング液により異方性エッチングする。これに
より、Ｐ型シリコン基板１は、（１１１）面を残すよう
にエッチングが進行し、同時にＰ型素子分離拡散領域１
ｂまでエッチングが行われ、片持梁４はＮ型エピタキシ
ャル層１ａが残り、耐エッチング膜１５を除去すると、
片持梁４や重り部５を有するウエハ構造が得られる（図
６（ｄ））。
【０００８】このようなシリコンウエハは、パイレック
スガラスからなる上，下ストッパ７，８を陽極接合等に
より固定した後、個々のチップにダイシングされ、電極
端子１０ａにリード線９をワイヤボンディング等により
接続することにより、図４で示した加速度センサが完成
する。
スガラスからなる上，下ストッパ７，８を陽極接合等に
より固定した後、個々のチップにダイシングされ、電極
端子１０ａにリード線９をワイヤボンディング等により
接続することにより、図４で示した加速度センサが完成
する。
【０００９】ところで、このような加速度センサにおい
て接合部材からなる上ストッパ７は、電極端子１０ａに
リード線９を接続する都合から、電極端子１０ａを外部
に露出してシリコン基板１に接合固定されている。この
際、上ストッパ７とシリコン基板１との接合面積を大き
くして接合強度を高めるために、保護膜（絶縁層）１４
表面に所定膜厚をもって形成される配線電極１０は、上
ストッパ７との接合領域Ｓとなる保護膜（絶縁層）１４
表面を除いて形成されている（図５参照）。そして、接
合領域Ｓを除くことにより保護膜１４表面で分断された
配線電極１０は、保護膜１４及び安定化膜１３の下部に
形成したリード１１及びコンタクトホール１２からなる
専用の配線電路を介して接続されている（図６（ｃ）参
照）。
て接合部材からなる上ストッパ７は、電極端子１０ａに
リード線９を接続する都合から、電極端子１０ａを外部
に露出してシリコン基板１に接合固定されている。この
際、上ストッパ７とシリコン基板１との接合面積を大き
くして接合強度を高めるために、保護膜（絶縁層）１４
表面に所定膜厚をもって形成される配線電極１０は、上
ストッパ７との接合領域Ｓとなる保護膜（絶縁層）１４
表面を除いて形成されている（図５参照）。そして、接
合領域Ｓを除くことにより保護膜１４表面で分断された
配線電極１０は、保護膜１４及び安定化膜１３の下部に
形成したリード１１及びコンタクトホール１２からなる
専用の配線電路を介して接続されている（図６（ｃ）参
照）。
【００１０】
【発明が解決しようとする課題】しかしながら前記従来
例では、専用の配線電路を構成するリード１１が拡散等
により形成されるため、シリコン基板１内部で安定的に
留まらず、時間的な推移によりシリコン基板１中に移行
してリード１１の体積が減少し、リード１１の上部に位
置する保護膜１４表面が部分的に沈下することがあり、
この結果、接合領域Ｓにおける上ストッパ接合部材７と
の接合面積が減少してしまうという問題があり、接合強
度を高めるための対策としては十分ではなかった。
例では、専用の配線電路を構成するリード１１が拡散等
により形成されるため、シリコン基板１内部で安定的に
留まらず、時間的な推移によりシリコン基板１中に移行
してリード１１の体積が減少し、リード１１の上部に位
置する保護膜１４表面が部分的に沈下することがあり、
この結果、接合領域Ｓにおける上ストッパ接合部材７と
の接合面積が減少してしまうという問題があり、接合強
度を高めるための対策としては十分ではなかった。
【００１１】また前記従来例のようにリード１１及びコ
ンタクトホール１２からなる専用の配線電路を配線電極
１０に介在させると、配線電極１０に電力の損失が生
じ、特に拡散層からなるリード１１は、抵抗値が大きい
ので電圧降下も大きく、このためピエゾ抵抗６の出力を
精度良く伝えることができないという問題がある。
ンタクトホール１２からなる専用の配線電路を配線電極
１０に介在させると、配線電極１０に電力の損失が生
じ、特に拡散層からなるリード１１は、抵抗値が大きい
ので電圧降下も大きく、このためピエゾ抵抗６の出力を
精度良く伝えることができないという問題がある。
【００１２】本発明は、これらの点に着目してなされた
もので、シリコン基板と接合部材との接合強度を高めな
がら、ピエゾ抵抗の出力を精度良く伝えることができる
半導体センサを提供しようとするものである。
もので、シリコン基板と接合部材との接合強度を高めな
がら、ピエゾ抵抗の出力を精度良く伝えることができる
半導体センサを提供しようとするものである。
【００１３】
【課題を解決するための手段】本発明は、前記目的を達
成するために、ピエゾ抵抗を設けたシリコン基板の表面
に絶縁層を形成し、この絶縁層の表面にピエゾ抵抗と導
通する配線電極を形成し、この配線電極を含む前記絶縁
層表面を介して前記シリコン基板にガラスからなる接合
部材を陽極接合により固着してなり、前記ピエゾ抵抗の
抵抗値変化により外力を検出する半導体センサにおい
て、少なくとも前記接合部材と接合される前記絶縁層の
接合領域に前記配線電極に対応する窪み部を形成し、こ
の窪み部に前記配線電極を埋設したものであり、またピ
エゾ抵抗を設けたシリコン基板の表面に絶縁層を形成
し、この絶縁層の表面にピエゾ抵抗と導通する配線電極
を形成し、この配線電極の端部に電極端子を形成し、こ
の電極端子を除いて前記配線電極を含む前記絶縁層表面
を介して前記シリコン基板にガラスからなる接合部材を
陽極接合により固着してなり、前記ピエゾ抵抗の抵抗値
変化により外力を検出する半導体センサにおいて、前記
絶縁層に前記配線電極並びに前記電極端子に対応する窪
み部を形成し、この窪み部に前記配線電極並びに前記電
極端子を埋設したものである。
成するために、ピエゾ抵抗を設けたシリコン基板の表面
に絶縁層を形成し、この絶縁層の表面にピエゾ抵抗と導
通する配線電極を形成し、この配線電極を含む前記絶縁
層表面を介して前記シリコン基板にガラスからなる接合
部材を陽極接合により固着してなり、前記ピエゾ抵抗の
抵抗値変化により外力を検出する半導体センサにおい
て、少なくとも前記接合部材と接合される前記絶縁層の
接合領域に前記配線電極に対応する窪み部を形成し、こ
の窪み部に前記配線電極を埋設したものであり、またピ
エゾ抵抗を設けたシリコン基板の表面に絶縁層を形成
し、この絶縁層の表面にピエゾ抵抗と導通する配線電極
を形成し、この配線電極の端部に電極端子を形成し、こ
の電極端子を除いて前記配線電極を含む前記絶縁層表面
を介して前記シリコン基板にガラスからなる接合部材を
陽極接合により固着してなり、前記ピエゾ抵抗の抵抗値
変化により外力を検出する半導体センサにおいて、前記
絶縁層に前記配線電極並びに前記電極端子に対応する窪
み部を形成し、この窪み部に前記配線電極並びに前記電
極端子を埋設したものである。
【００１４】
【作用】本発明によれば、接合部材との接合面となる絶
縁層の窪み部に配線電極が埋設されることにより、絶縁
層表面における配線電極の膜厚が窪み部にて減じられる
ため、絶縁層の下部に専用の配線電路を形成することな
く配線電極の膜厚による段差の形成が抑えられる。した
がって接合強度が高めながら、電力の損失が抑制されて
ピエゾ抵抗の出力を精度良く伝えることができる。
縁層の窪み部に配線電極が埋設されることにより、絶縁
層表面における配線電極の膜厚が窪み部にて減じられる
ため、絶縁層の下部に専用の配線電路を形成することな
く配線電極の膜厚による段差の形成が抑えられる。した
がって接合強度が高めながら、電力の損失が抑制されて
ピエゾ抵抗の出力を精度良く伝えることができる。
【００１５】
【実施例】以下、図１〜図３に基づき本発明の実施例を
説明するが、前記従来例と同一もしくは相当個所には、
同一符号を付してその詳細な説明は省略する。
説明するが、前記従来例と同一もしくは相当個所には、
同一符号を付してその詳細な説明は省略する。
【００１６】図１は本発明の実施例の要部平面図、図２
はそのＡ−Ａ線断面図、図３はＢ−Ｂ線断面図であり、
本実施例ではシリコン基板１上面に配線電極１０並びに
電極端子１０ａの形状に対応して、保護膜（絶縁層）１
４を貫通し、安定化膜（絶縁層）１３の略中程に到達す
る凹溝状の窪み部１６をパターン形成し、この窪み部１
６に配線電極１０並びに電極端子１０ａを埋設してお
り、配線電極１０，電極端子１０ａの表面と、これら配
線電極１０，電極端子１０ａが形成されない保護膜１４
の表面とが略同一平面（平坦）となるよう構成してい
る。
はそのＡ−Ａ線断面図、図３はＢ−Ｂ線断面図であり、
本実施例ではシリコン基板１上面に配線電極１０並びに
電極端子１０ａの形状に対応して、保護膜（絶縁層）１
４を貫通し、安定化膜（絶縁層）１３の略中程に到達す
る凹溝状の窪み部１６をパターン形成し、この窪み部１
６に配線電極１０並びに電極端子１０ａを埋設してお
り、配線電極１０，電極端子１０ａの表面と、これら配
線電極１０，電極端子１０ａが形成されない保護膜１４
の表面とが略同一平面（平坦）となるよう構成してい
る。
【００１７】窪み部１６は、保護膜１４の表面に配線電
極１０，電極端子１０ａを形成すべき部分を除いてポジ
型フォトレジストからなる図示しない耐エッチング膜を
パターン形成し、この耐エッチング膜を除く保護膜１
４，安定化膜１３部分（配線電極１０，電極端子１０ａ
を形成すべき絶縁層部分）をＢＨＦ（バッファードフッ
酸）等からなるエッチング液にてエッチングすることに
より形成されており、この場合、配線電極１０，電極端
子１０ａの略膜厚分（本実施例では０．１５μｍ〜０．
２μｍ）が除去されるようエッチング時間を設定し、窪
み部１６を設けている。そして窪み部１６を形成する際
にエッチングにより除去すべき保護膜１４，安定化膜１
３の膜厚（本実施例では保護膜１４の膜厚が０．０４μ
ｍ〜０．０６μｍ、安定化膜１３の膜厚が０．２μｍ〜
０．２５μｍ）は、配線電極１０，電極端子１０ａの膜
厚に応じて適宜調整が可能であり、このような調整は、
エッチング時間を適宜変化させることにより達成される
が、シリコン基板１（エピタキシャル層１ａ）に到達し
ないようエッチングして窪み部１６を形成することが望
ましい。
極１０，電極端子１０ａを形成すべき部分を除いてポジ
型フォトレジストからなる図示しない耐エッチング膜を
パターン形成し、この耐エッチング膜を除く保護膜１
４，安定化膜１３部分（配線電極１０，電極端子１０ａ
を形成すべき絶縁層部分）をＢＨＦ（バッファードフッ
酸）等からなるエッチング液にてエッチングすることに
より形成されており、この場合、配線電極１０，電極端
子１０ａの略膜厚分（本実施例では０．１５μｍ〜０．
２μｍ）が除去されるようエッチング時間を設定し、窪
み部１６を設けている。そして窪み部１６を形成する際
にエッチングにより除去すべき保護膜１４，安定化膜１
３の膜厚（本実施例では保護膜１４の膜厚が０．０４μ
ｍ〜０．０６μｍ、安定化膜１３の膜厚が０．２μｍ〜
０．２５μｍ）は、配線電極１０，電極端子１０ａの膜
厚に応じて適宜調整が可能であり、このような調整は、
エッチング時間を適宜変化させることにより達成される
が、シリコン基板１（エピタキシャル層１ａ）に到達し
ないようエッチングして窪み部１６を形成することが望
ましい。
【００１８】また窪み部１６に埋設される配線電極１０
及び電極端子１０ａは、窪み部１６を含めむ保護膜１４
の全面にアルミを蒸着した後、窪み部１６を除いてアル
ミをエッチングすることにより形成することができる。
及び電極端子１０ａは、窪み部１６を含めむ保護膜１４
の全面にアルミを蒸着した後、窪み部１６を除いてアル
ミをエッチングすることにより形成することができる。
【００１９】以上、詳述したように本実施例では、保護
膜１４の表面に窪み部１６を形成し、この窪み部１６に
配線電極１０と電極端子１０ａを埋設し、保護膜１４の
表面全体を略平坦面となるよう構成したことにより、上
ストッパ（接合部材）７との接合領域Ｓに位置する配線
電極１０の膜厚も窪み部１６にて減じられて接合面Ｓが
略平坦面となり、配線電極１０の膜厚による段差の形成
を抑えることができるため、前記従来例のように保護膜
１４の下部にリード１１並びにコンタクトホール１２か
らなる専用の配線電路を形成することなく、上ストッパ
７とシリコン基板１との接合面積を大きくして接合強度
を高めることができ、しかも前記従来例のように専用の
配線電路が配線電極１０に介在しないため、電力の損失
が抑制されてピエゾ抵抗の出力を精度良く外部に伝える
ことができる。
膜１４の表面に窪み部１６を形成し、この窪み部１６に
配線電極１０と電極端子１０ａを埋設し、保護膜１４の
表面全体を略平坦面となるよう構成したことにより、上
ストッパ（接合部材）７との接合領域Ｓに位置する配線
電極１０の膜厚も窪み部１６にて減じられて接合面Ｓが
略平坦面となり、配線電極１０の膜厚による段差の形成
を抑えることができるため、前記従来例のように保護膜
１４の下部にリード１１並びにコンタクトホール１２か
らなる専用の配線電路を形成することなく、上ストッパ
７とシリコン基板１との接合面積を大きくして接合強度
を高めることができ、しかも前記従来例のように専用の
配線電路が配線電極１０に介在しないため、電力の損失
が抑制されてピエゾ抵抗の出力を精度良く外部に伝える
ことができる。
【００２０】また窪み部１６に配線電極１０と電極端子
１０ａを埋設したことにより、配線電極１０と電極端子
１０ａが前記従来例のように保護膜１４表面に突出する
ことが抑えられ、窪み部１６内にて保護されるため、保
護膜１４上での配線電極１０及び電極端子１０ａの露出
面積を少なくして損傷等も防ぐことができる。
１０ａを埋設したことにより、配線電極１０と電極端子
１０ａが前記従来例のように保護膜１４表面に突出する
ことが抑えられ、窪み部１６内にて保護されるため、保
護膜１４上での配線電極１０及び電極端子１０ａの露出
面積を少なくして損傷等も防ぐことができる。
【００２１】なお前記実施例では、保護膜１４上に形成
されるすべての配線電極１０及び電極端子１０ａを窪み
部１６に埋設し、保護膜１４全体を略平坦面となるよう
構成したが、本発明は、上ストッパ７にて覆われる配線
電極１０を部分的に窪み部１６に埋設してもよく、少な
くともストッパ７との接合領域Ｓに位置する配線電極１
０が窪み部１６に埋設され、これにより保護膜１４表面
の段差を抑制してシリコン基板１とストッパ７との接合
面積を大きくするよう構成されていれば、種々の設計変
更が可能である。
されるすべての配線電極１０及び電極端子１０ａを窪み
部１６に埋設し、保護膜１４全体を略平坦面となるよう
構成したが、本発明は、上ストッパ７にて覆われる配線
電極１０を部分的に窪み部１６に埋設してもよく、少な
くともストッパ７との接合領域Ｓに位置する配線電極１
０が窪み部１６に埋設され、これにより保護膜１４表面
の段差を抑制してシリコン基板１とストッパ７との接合
面積を大きくするよう構成されていれば、種々の設計変
更が可能である。
【００２２】また前記実施例では、上ストッパ７（下ス
トッパ８）を接合部材としたが、接合部材としては、
上，下ストッパ７，８に限らず、例えばシリコン基板１
（保護膜１４）表面を保護するケース体や保護キャップ
でもよい。
トッパ８）を接合部材としたが、接合部材としては、
上，下ストッパ７，８に限らず、例えばシリコン基板１
（保護膜１４）表面を保護するケース体や保護キャップ
でもよい。
【００２３】さらに本発明の半導体センサは、実施例で
述べた加速度センサの他、触圧や気圧等の圧力、機械的
振動の物理的な外力等を検出するセンサとしても利用す
ることができる。
述べた加速度センサの他、触圧や気圧等の圧力、機械的
振動の物理的な外力等を検出するセンサとしても利用す
ることができる。
【００２４】
【発明の効果】以上、詳述したように本発明は、ピエゾ
抵抗を設けたシリコン基板の表面に絶縁層を形成し、こ
の絶縁層の表面にピエゾ抵抗と導通する配線電極を形成
し、この配線電極を含む前記絶縁層表面を介して前記シ
リコン基板にガラスからなる接合部材を陽極接合により
固着してなり、前記ピエゾ抵抗の抵抗値変化により外力
を検出する半導体センサにおいて、少なくとも前記接合
部材と接合される前記絶縁層の接合領域に前記配線電極
に対応する窪み部を形成し、この窪み部に前記配線電極
を埋設したことにより、配線電極の膜厚による段差の形
成が抑えられて接合部材とシリコン基板との接合面積を
大きくして接合強度を高めることができ、しかも配線電
極に専用の配線電路が介在しないため、電力の損失が抑
制されてピエゾ抵抗の出力を精度良く外部に伝えること
が可能な半導体センサを提供することができる。
抵抗を設けたシリコン基板の表面に絶縁層を形成し、こ
の絶縁層の表面にピエゾ抵抗と導通する配線電極を形成
し、この配線電極を含む前記絶縁層表面を介して前記シ
リコン基板にガラスからなる接合部材を陽極接合により
固着してなり、前記ピエゾ抵抗の抵抗値変化により外力
を検出する半導体センサにおいて、少なくとも前記接合
部材と接合される前記絶縁層の接合領域に前記配線電極
に対応する窪み部を形成し、この窪み部に前記配線電極
を埋設したことにより、配線電極の膜厚による段差の形
成が抑えられて接合部材とシリコン基板との接合面積を
大きくして接合強度を高めることができ、しかも配線電
極に専用の配線電路が介在しないため、電力の損失が抑
制されてピエゾ抵抗の出力を精度良く外部に伝えること
が可能な半導体センサを提供することができる。
【００２４】またピエゾ抵抗を設けたシリコン基板の表
面に絶縁層を形成し、この絶縁層の表面にピエゾ抵抗と
導通する配線電極を形成し、この配線電極の端部に電極
端子を形成し、この電極端子を除いて前記配線電極を含
む前記絶縁層表面を介して前記シリコン基板にガラスか
らなる接合部材を陽極接合により固着してなり、前記ピ
エゾ抵抗の抵抗値変化により外力を検出する半導体セン
サにおいて、前記絶縁層に前記配線電極並びに前記電極
端子に対応する窪み部を形成し、この窪み部に前記配線
電極並びに前記電極端子を埋設したことにより、配線電
極の膜厚による段差の形成が抑えられて接合部材とシリ
コン基板との接合面積を大きくして接合強度を高めるこ
とができ、しかも配線電極に専用の配線電路が介在しな
いため、電力の損失が抑制されてピエゾ抵抗の出力を精
度良く外部に伝えることができ、さらに配線電極と電極
端子が保護膜表面に突出せず、窪み部内にて保護される
ため、保護膜上での配線電極及び電極端子の露出面積を
少なくして損傷等も防ぐことが可能な半導体センサを提
供することができる。
面に絶縁層を形成し、この絶縁層の表面にピエゾ抵抗と
導通する配線電極を形成し、この配線電極の端部に電極
端子を形成し、この電極端子を除いて前記配線電極を含
む前記絶縁層表面を介して前記シリコン基板にガラスか
らなる接合部材を陽極接合により固着してなり、前記ピ
エゾ抵抗の抵抗値変化により外力を検出する半導体セン
サにおいて、前記絶縁層に前記配線電極並びに前記電極
端子に対応する窪み部を形成し、この窪み部に前記配線
電極並びに前記電極端子を埋設したことにより、配線電
極の膜厚による段差の形成が抑えられて接合部材とシリ
コン基板との接合面積を大きくして接合強度を高めるこ
とができ、しかも配線電極に専用の配線電路が介在しな
いため、電力の損失が抑制されてピエゾ抵抗の出力を精
度良く外部に伝えることができ、さらに配線電極と電極
端子が保護膜表面に突出せず、窪み部内にて保護される
ため、保護膜上での配線電極及び電極端子の露出面積を
少なくして損傷等も防ぐことが可能な半導体センサを提
供することができる。
【図１】本発明の実施例を示す加速度センサの要部平面
図である。
図である。
【図２】同上のＡ−Ａ線断面図である。
【図３】同上のＢ−Ｂ線断面図である。
【図４】従来の加速度センサの要部断面図である。
【図５】同上の要部平面図である。
【図６】同上の製造方法を説明する工程図である。
１ シリコン基板 ２ 固定部 ３ 溝 ４ 片持梁 ５ 重り部 ６ ピエゾ抵抗 ７ 上ストッパ（接合部材） ８ 下ストッパ（接合部材） ９ リード線 １０ 配線電極 １１ リード １２ コンタクトホール １３ 安定化膜（絶縁層） １４ 保護膜（絶縁層） １５ 耐エッチング膜 １６ 窪み部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊地 誠一 新潟県長岡市藤橋１丁目190番地１ 日本 精機株式会社アールアンドデイセンター内 (72)発明者 中原 剛 新潟県長岡市藤橋１丁目190番地１ 日本 精機株式会社アールアンドデイセンター内
Claims (2)
- 【請求項１】 ピエゾ抵抗を設けたシリコン基板の表面
に絶縁層を形成し、この絶縁層の表面にピエゾ抵抗と導
通する配線電極を形成し、この配線電極を含む前記絶縁
層表面を介して前記シリコン基板にガラスからなる接合
部材を陽極接合により固着してなり、前記ピエゾ抵抗の
抵抗値変化により外力を検出する半導体センサにおい
て、少なくとも前記接合部材と接合される前記絶縁層の
接合領域に前記配線電極に対応する窪み部を形成し、こ
の窪み部に前記配線電極を埋設したことを特徴とする半
導体センサ。 - 【請求項２】 ピエゾ抵抗を設けたシリコン基板の表面
に絶縁層を形成し、この絶縁層の表面にピエゾ抵抗と導
通する配線電極を形成し、この配線電極の端部に電極端
子を形成し、この電極端子を除いて前記配線電極を含む
前記絶縁層表面を介して前記シリコン基板にガラスから
なる接合部材を陽極接合により固着してなり、前記ピエ
ゾ抵抗の抵抗値変化により外力を検出する半導体センサ
において、前記絶縁層に前記配線電極並びに前記電極端
子に対応する窪み部を形成し、この窪み部に前記配線電
極並びに前記電極端子を埋設したことを特徴とする半導
体センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6085697A JPH07273351A (ja) | 1994-03-30 | 1994-03-30 | 半導体センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6085697A JPH07273351A (ja) | 1994-03-30 | 1994-03-30 | 半導体センサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273351A true JPH07273351A (ja) | 1995-10-20 |
Family
ID=13866028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6085697A Pending JPH07273351A (ja) | 1994-03-30 | 1994-03-30 | 半導体センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273351A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6958529B2 (en) | 2001-06-21 | 2005-10-25 | Mitsubishi Denki Kabushiki Kaisha | Acceleration sensor and method of manufacture thereof |
| WO2008038537A1 (fr) * | 2006-09-28 | 2008-04-03 | Hitachi Metals, Ltd. | Détecteur d'accélération |
| JP2008082953A (ja) * | 2006-09-28 | 2008-04-10 | Hitachi Metals Ltd | ピエゾ抵抗型加速度センサー |
| JP2008190961A (ja) * | 2007-02-02 | 2008-08-21 | Hitachi Metals Ltd | ピエゾ抵抗型加速度センサー |
-
1994
- 1994-03-30 JP JP6085697A patent/JPH07273351A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6958529B2 (en) | 2001-06-21 | 2005-10-25 | Mitsubishi Denki Kabushiki Kaisha | Acceleration sensor and method of manufacture thereof |
| WO2008038537A1 (fr) * | 2006-09-28 | 2008-04-03 | Hitachi Metals, Ltd. | Détecteur d'accélération |
| JP2008082953A (ja) * | 2006-09-28 | 2008-04-10 | Hitachi Metals Ltd | ピエゾ抵抗型加速度センサー |
| JP4637074B2 (ja) * | 2006-09-28 | 2011-02-23 | トレックス・セミコンダクター株式会社 | ピエゾ抵抗型加速度センサー |
| JP2008190961A (ja) * | 2007-02-02 | 2008-08-21 | Hitachi Metals Ltd | ピエゾ抵抗型加速度センサー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100301097B1 (ko) | 가속도센서용소자및그제조방법 | |
| KR100715644B1 (ko) | 가속도 센서 | |
| US20100307246A1 (en) | Semiconductor dynamic quantity sensor and method of manufacturing the same | |
| KR101115968B1 (ko) | 용량형 역학량 센서와 반도체 장치 | |
| US20050101047A1 (en) | Process of making an all-silicon microphone | |
| JP4258105B2 (ja) | 半導体装置の製造方法 | |
| US6846724B2 (en) | Method for fabricating a microelectromechanical system (MEMS) device using a pre-patterned bridge | |
| US5549785A (en) | Method of producing a semiconductor dynamic sensor | |
| US20030057447A1 (en) | Acceleration sensor | |
| CN210084937U (zh) | 背孔引线式压力传感器 | |
| JPH07273351A (ja) | 半導体センサ | |
| JPH10132848A (ja) | 半導体加速度センサー | |
| US7838320B2 (en) | Semiconductor physical quantity sensor and method for manufacturing the same | |
| JP4396009B2 (ja) | 集積化センサ | |
| JP3173256B2 (ja) | 半導体加速度センサとその製造方法 | |
| JPH07260821A (ja) | 半導体センサ | |
| JP4450548B2 (ja) | 力検知素子と力検知素子の製造方法 | |
| JPH11186566A (ja) | 微小装置の製造方法 | |
| JP4120037B2 (ja) | 半導体力学量センサおよびその製造方法 | |
| JPH07273352A (ja) | 半導体センサ | |
| JP2006300904A (ja) | 物理量センサ | |
| JPH07325105A (ja) | 半導体センサ | |
| JPH0815305A (ja) | 半導体センサ | |
| JPH07263712A (ja) | 半導体センサ | |
| JPH06302836A (ja) | 半導体歪センサーの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |