JP2008026240A

JP2008026240A - 半導体加速度センサ

Info

Publication number: JP2008026240A
Application number: JP2006201183A
Authority: JP
Inventors: Akira Aoki; 亮青木
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2006-07-24
Filing date: 2006-07-24
Publication date: 2008-02-07

Abstract

【課題】重り部とカバーとの間に働く静電引力を低減することのできる半導体加速度センサを提供する。
【解決手段】支持層１０と活性層１１との間に埋込絶縁層１２が形成され且つ活性層１１の表面に絶縁膜１３が積層されたＳＯＩ基板を加工して成り、内方に開口部２ａを有する矩形枠状の支持枠２、開口部２ａに配置される重り部３、支持枠２と重り部３とを一体に連結する撓み部４で構成されるセンサ本体１と、重り部３への加速度の作用により撓み部４に生じる応力を検出するピエゾ抵抗５と、支持枠２の表面側に接合される第一のカバー６と、支持枠２の裏面側に接合される第二のカバー７とを備え、重り部３における埋込絶縁層１２に積層方向に貫通する第一の貫通孔１４を貫設し、金属部材８を第一の貫通孔１４に埋込配設することで重り部３における支持層１０と活性層１１とを電気的に接続した。
【選択図】図１

Description

本発明は、ＳＯＩ基板を加工してなる半導体加速度センサに関する。

従来から、機械的な歪みを電気抵抗の変化として検出する加速度センサとして、半導体製造技術を用いて形成された半導体加速度センサが提供されており、例えば特許文献１に開示されている。この半導体加速度センサは、図７に示すように、厚み方向の中間部にシリコン酸化膜から成る埋込絶縁層１２を有するＳＯＩ基板を用いて形成したセンサ本体１の厚み方向の両面にガラス製のカバー６、７を接合した構造を有している。尚、ＳＯＩ基板は、表面側（図７における上面側）のｎ形シリコン層（以下、活性層１１と呼ぶ）と裏面側（図７における下面側）のｎ形シリコン層（以下、支持層１０と呼ぶ）との間に埋込絶縁層１２が形成されたＳＯＩウェハの一部から構成される。

センサ本体１は、矩形枠状の支持枠２を備え、支持枠２の略中央に厚み方向の表裏に貫通する形で形成された開口部２ａの中に重り部３が配置されるとともに、重り部３の周囲の一辺が他の部位よりも薄肉である撓み部４を介して支持枠２に連続一体に連結された構造を有する。したがって、重り部３の周囲には撓み部４を除いて支持枠２との間にスリット１８が形成されている。また、撓み部４は重り部３の一辺に沿う方向に離間して２箇所に形成されている。各撓み部４には、それぞれ歪み検出素子として２個ずつのピエゾ抵抗５が形成されており、ブリッジ回路を構成するように活性層１１に形成された拡散配線１７によって接続されている。また、活性層１１の表面にはシリコン酸化膜１３ａ及びシリコン窒化膜１３ｂから成る絶縁膜１３が形成されており、拡散配線１７が形成された箇所の絶縁膜１３の一部を除去して、ブリッジ回路の各端子となるパッド１６が外部に露出する形で形成される。パッド１６は例えばアルミニウムから成り、同図における奥行き方向に複数個設けられ、各々拡散配線１７と接続されている。

センサ本体１の厚み方向の表面側と裏面側には、ガラス製の第一のカバー６、第二のカバー７がそれぞれ接合されている。これらカバー６、７によって重り部３を囲む空間を形成しており、重り部３が支持枠２に対して相対的に移動する際に、重り部３に対して空気による制動力が作用し、過度の加速度がかかった際に重り部３の移動量を規制することで撓み部４の折損を防止するように構成してある。また、両カバー６、７において重り部３との対向面には、それぞれ重り部３の移動範囲を確保するための凹所６ａ、７ａが形成されている。尚、各カバー６、７は、陽極接合によって支持枠２に接合される。

上記のように構成された半導体加速度センサは、センサ本体１の厚み方向の成分を含む外力（すなわち、加速度）が作用すると、重り部３の慣性によって支持枠２と重り部３とがセンサ本体１の厚み方向に相対的に変位し、撓み部４が撓むことでピエゾ抵抗５の抵抗値が変化する。このピエゾ抵抗５の抵抗値の変化を検出することによりセンサ本体１に作用した加速度を検出することができる。

ところで、半導体技術を用いて形成される半導体加速度センサでは、シリコン基板で形成されたセンサ本体と第一のカバー及び第二のカバーとを陽極接合する際に、センサ本体の重り部が静電引力により第一のカバー、第二のカバーの何れかの方向へ引き付けられて固着してしまう現象（マススタック現象）が生じるという問題があった。この問題を解決する手段として、第一のカバー及び第二のカバーのセンサ本体に対向する面にそれぞれ導電部材からなる導電性膜を形成し、これら導電性膜の少なくとも一部をセンサ本体と接合させることでセンサ本体の重り部と第一のカバー及び第二のカバーとを略同電位にすることが提案されている（例えば、特許文献２参照）。
特開２００３−１５６５０９号公報特開平７−２６３７１２号公報

しかしながら、特許文献１記載の半導体加速度センサのようにＳＯＩ基板を用いたものでは、活性層１１と第一のカバー６との間、及び支持層１０と第二のカバー７との間がそれぞれ絶縁膜１３、埋込絶縁層１２で隔離されているため、特許文献２記載の技術を適用することができず、活性層１１の電位と第一のカバー６の電位、並びに支持層１０の電位と第二のカバー７の電位がそれぞれ異なるために静電引力が発生して重り部３が変位し、加速度検出の特性が変動する虞があるという問題があった。

本発明は、上記の点に鑑みて為されたもので、重り部とカバーとの間に働く静電引力を低減することのできる半導体加速度センサを提供することを目的とする。

請求項１の発明は、上記目的を達成するために、第一のシリコン層の表面に第一の絶縁層と第二のシリコン層と第二の絶縁層を順次積層して成るＳＯＩ基板を加工して成り、内方に開口部を有する矩形枠状の支持枠、開口部に配置される重り部、支持枠と重り部とを一体に連結する可撓性を有する撓み部で構成されるセンサ本体と、撓み部に設けられて重り部への加速度の作用により撓み部に生じる応力を検出するピエゾ抵抗と、センサ本体の表面側において開口部を覆うように支持枠に接合される第一のカバーと、センサ本体の裏面側において開口部を覆うように支持枠に接合される第二のカバーとを備え、重り部における第一の絶縁層に積層方向に貫通する第一の貫通孔を貫設し、金属部材を第一の貫通孔に埋込配設することで重り部における第一のシリコン層と第二のシリコン層とを電気的に接続したことを特徴とする。

請求項２の発明は、請求項１の発明において、支持枠における第一の絶縁層に積層方向に貫通する第二の貫通孔を貫設し、金属部材を第二の貫通孔に埋込配設することで支持枠における第一のシリコン層と第二のシリコン層とを電気的に接続したことを特徴とする。

請求項３の発明は、請求項１又は２の発明において、第一のカバーは、金属から成る接合電極を介して支持枠における第二のシリコン層に接合されたことを特徴とする。

請求項４の発明は、上記目的を達成するために、第一のシリコン層の表面に第一の絶縁層と第二のシリコン層と第二の絶縁層を順次積層して成るＳＯＩ基板を加工して成り、内方に開口部を有する矩形枠状の支持枠、開口部に配置される重り部、支持枠と重り部とを一体に連結する可撓性を有する撓み部で構成されるセンサ本体と、撓み部に設けられて重り部への加速度の作用により撓み部に生じる応力を検出するピエゾ抵抗と、センサ本体の表面側において開口部を覆うように支持枠に接合される第一のカバーと、センサ本体の裏面側において開口部を覆うように支持枠に接合される第二のカバーとを備え、センサ本体の側面における第一のシリコン層及び第二のシリコン層と第一のカバーの側面及び第二のカバーの側面とを導電性部材で電気的に接続したことを特徴とする。

請求項１の発明によれば、第一の貫通孔に埋込配設された金属部材で重り部における第一のシリコン層と第二のシリコン層とを電気的に接続することにより、重り部における第一のシリコン層と、第二のシリコン層と電気的に接続される第一のカバーとが略同電位となるので、第一のカバーと重り部との間に働く静電引力を低減することができる。

請求項２の発明によれば、第二の貫通孔に埋込配設された金属部材で支持枠における第一のシリコン層と第二のシリコン層とを電気的に接続することにより、重り部における第一のシリコン層と、支持枠における第二のシリコン層と電気的に接続される第二のカバーとが略同電位となるので、第二のカバーと重り部との間に働く静電引力を低減することができる。

請求項３の発明によれば、第一のカバーを接合電極を介して第二のシリコン層に接合することで、第一のカバーと第二のシリコン層との間の接合強度を高めることができる。

請求項４の発明によれば、センサ本体の側面における第一のシリコン層及び第二のシリコン層と第一のカバーの側面及び第二のカバーの側面とを導電性部材で電気的に接続することにより、センサ本体における第一のシリコン層及び第二のシリコン層と第一のカバー及び第二のカバーが略同電位となるので、重り部と第一のカバーとの間、並びに重り部と第二のカバーとの間にそれぞれ働く静電引力を低減することができる。

（実施形態１）
以下、本発明の第１の実施形態について図面を用いて説明する。但し、本実施形態の基本的な構成は従来例と共通であるので、共通する部分には同一の符号を付して説明は省略する。本実施形態は、図１（ａ）に示すように、重り部３において絶縁膜１３のシリコン酸化膜１３ａ、活性層１１、埋込絶縁層１２を厚み方向に貫通する第一の貫通孔１４が貫設され、該第一の貫通孔１４に金属部材８を埋込配設している。

金属部材８は例えば銅から成り、その側面が第一の貫通孔１４の内部において活性層１１と当接し且つ同図における下方側の端部が支持層１０と当接するように配設される。したがって、重り部３における活性層１１と支持層１０とが金属部材８を介して電気的に接続され、略同電位となる。また、第一のカバー６をセンサ本体１に接合する際に、接合箇所の絶縁膜１３を除去して第一のカバー６を活性層１１に直接接合することで、第一のカバー６と活性層１１とが略同電位となるようにしている。

以下、本実施形態の製造方法について図２を用いて説明する。但し、本実施形態のような半導体加速度センサの製造方法は周知であるので、ここでは詳細な説明は省略して簡単に説明する。まず、表面側の活性層１１と裏面側の支持層１０との間に埋込絶縁層１２が形成されたＳＯＩウェハ１００の表面及び裏面それぞれの全面に亘ってシリコン酸化膜１３ａを形成する。その後フォトリソグラフィ技術を利用して、ＳＯＩウェハ１００の表面側のシリコン酸化膜１３ａ上に拡散配線１７を形成するためにパターニングされたレジスト層（図示せず）を形成し、イオン注入によって活性層１１の表面へｐ形不純物（例えば、ボロン）のプレデポジションを行った後にドライブインを行うことで拡散配線１７を形成する。その後、レジスト層を除去する。

次に、ＳＯＩウェハ１００の表面側のシリコン酸化膜１３ａ上にピエゾ抵抗５を形成するためにパターニングされたレジスト層を形成し、該レジスト層をマスクとしてシリコン酸化膜１３ａをエッチングしてから、イオン注入によりピエゾ抵抗５を形成した後にレジスト層を除去する。その後、ＳＯＩウェハ１００の表面側のシリコン酸化膜１３ａ上に第一の貫通孔１４を貫設するためにパターニングされたレジスト層を形成し、該レジスト層をマスクとしてシリコン酸化膜１３ａ及び活性層１１、埋込絶縁層１２をエッチングして第一の貫通孔１４を貫設し、金属部材８を埋込配設した後にレジスト層を除去する。続いて、ＳＯＩウェハ１００の表面側及び裏面側それぞれの全面にシリコン窒化膜１３ｂを形成する。

次に、ＳＯＩウェハ１００の裏面側のシリコン窒化膜１３ｂ上にスリット１８及び撓み部４に対応する部位を薄くするためにパターニングされたレジスト層を形成し、またＳＯＩウェハ１００の表面側のシリコン窒化膜１３ｂ上にパッド１６を形成するためにパターニングされたレジスト層を形成する。これらレジスト層をマスクとしてエッチングを行うことでパッド１６、スリット１８、撓み部４各々に対応する部位のシリコン窒化膜１３ｂ及びシリコン酸化膜１３ａを除去し、スリット１８及び撓み部４各々に対応する部位の厚さが、パッド１６が形成されるまでＳＯＩウェハ１００の破損を防止できる程度に設定した所定厚さになるように例えばＫＯＨのようなアルカリ系溶液を用いてＳＯＩウェハ１００の裏面から支持層１０を異方性エッチングする。

その後、ＳＯＩウェハ１００の表面側にパッド１６を形成してから表面側のレジスト層を除去し、続いてＳＯＩウェハ１００の表面側にスリット１８を形成するためにパターニングされたレジスト層を形成し、該レジスト層をマスクとしてエッチングを行うことでスリット１８に対応する部位のシリコン窒化膜１３ｂ及びシリコン酸化膜１３ａを除去する。その後、裏面側のレジスト層を除去してからＳＯＩウェハ１００の裏面側のシリコン窒化膜１３ｂの全部をエッチングによって除去することで図２（ａ）に示す構造が得られる。

次に、ＳＯＩウェハ１００の表面側のレジスト層と裏面側のシリコン酸化膜１３ａをマスクとして、ＳＯＩウェハ１００の表裏両側から埋込絶縁層１２に達するまでＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）のようなアルカリ系溶液を用いて異方性エッチングし、さらにスリット１８及び撓み部４各々に対応する部位の埋込絶縁層１２の露出した部分をフッ酸系の水溶液でエッチングしてスリット１８を形成することによって図２（ｂ）に示す構造が得られる。

最後に、ＳＯＩウェハ１００の表面側に、予め多数の第一のカバー６が形成された第一のガラス基板（図示せず）を陽極接合により接合し、続いてＳＯＩウェハ１００の裏面側に、予め多数の第二のカバー７が形成された第二のガラス基板（図示せず）を陽極接合により接合し、その後ダイシングを行うことで図２（ｃ）に示すようなセンサ本体１及び第一のカバー６、第二のカバー７から成る半導体加速度センサが得られる。

ところで、第一のカバー６は、図２（ｄ）に示すように、支持枠２において第一のカバー６の四隅に対応する接合領域Ａに接合される。接合領域Ａでは、エッチングにより予め絶縁膜１３が除去され、第一のカバー６が支持枠２の活性層１１に直接接合されるようになっている。尚、本実施形態の接合領域Ａは、支持枠２における第一のカバー６の四隅に対応する箇所に設けられているが、これに限定される必要は無く、例えば支持枠２における第一のカバー６の長手方向に沿った２辺に対応する箇所、或いはパッド１６に隣接する一辺を除いた３辺に対応する箇所を接合領域Ａとして設けても構わない。

上述のように、第一のカバー６を活性層１１に直接接合し且つ第一の貫通孔１４に金属部材８を埋込配設して重り部３における活性層１１と支持層１０とを電気的に接続したことにより、重り部３における支持層１０及び活性層１１、第一のカバー６が略同電位となるので、重り部３と第一のカバー６との間に働く静電引力を低減することができる。したがって、静電引力による重り部３の変位を抑制することができ、加速度検出の特性の劣化を防止することができる。

（実施形態２）
以下、本発明の第２の実施形態について図面を用いて説明する。但し、本実施形態の基本的な構成は実施形態１と共通であるので、共通する部分には同一の符号を付して説明は省略する。本実施形態は、図３（ａ）に示すように、支持枠２の同図における左側において、絶縁膜１３のシリコン酸化膜１３ａ、活性層１１、埋込絶縁層１２を厚み方向に貫通する第二の貫通孔１５が貫設され、該第二の貫通孔１５に金属部材８を埋込配設している。

金属部材８は実施形態１で用いたものと同じ材料から成り、その側面が第二の貫通孔１５の内部において活性層１１と当接し且つ同図における下方側の端部が支持層１０と当接するように配設される。したがって、支持枠２における活性層１１と支持層１０とが金属部材８を介して電気的に接続されて略同電位となるので、重り部３における支持層１０及び活性層１１、第一のカバー６、並びに支持枠２における活性層１１及び支持層１０が何れも略同電位となる。さらに、第二のカバー７は支持枠２における支持層１０に直接接合されているので、第二のカバー７も上記各部と略同電位となり、重り部３と第二のカバー７との間に働く静電引力を低減することができる。

（実施形態３）
以下、本発明の第３の実施形態について図面を用いて説明する。但し、本実施形態の基本構成は実施形態２と共通であるので、共通する部分には同一の符号を付して説明は省略する。本実施形態は、図４（ａ）に示すように、センサ本体１の同図における左側面において、第一のカバー６から第二のカバー７に亘って導電性ペースト９を連続的に塗布している。導電性ペースト９は例えば銀ペーストから成り、第一のカバー６、支持枠２の活性層１１及び支持層１０、第二のカバーを電気的に接続する（図４（ｂ）参照）。したがって、上記各部位が略同電位となるため、重り部３と第一のカバー６との間、並びに重り部３と第二のカバー７との間に働く静電引力を低減することができる。

（実施形態４）
以下、本発明の第４の実施形態について図面を用いて説明する。但し、本実施形態の基本構成は実施形態２と共通であるので、共通する部分には同一の符号を付して説明は省略する。本実施形態は、図５（ａ）に示すように、センサ本体１の同図における左側面において、第一のカバー６、センサ本体１、第二のカバー７のそれぞれに導電性ペースト９を離間して塗布し、第一のカバー６及びセンサ本体１それぞれの導電性ペースト９の間、並びにセンサ本体１及び第二のカバー７それぞれの導電性ペースト９の間を各々ボンディングワイヤ９ａで接続している。尚、センサ本体１の導電性ペースト９は、活性層１１から支持層１０に亘って連続的に塗布されている。また、導電性ペースト９は実施形態３で用いたものと同じ材料から成る。

ボンディングワイヤ９ａは例えば金から成り、これら導電性ペースト９、ボンディングワイヤ９ａによって第一のカバー６、支持枠２の活性層１１及び支持層１０、第二のカバーが互いに電気的に接続される（図５（ｂ）参照）。したがって、上記各部位が略同電位となるため、重り部３と第一のカバー６との間、並びに重り部３と第二のカバー７との間に働く静電引力を低減することができる。

尚、図６に示すように、上記各実施形態（図６では実施形態１）において第一のカバー６と活性層１１とを接合金属１９を介して接合するようにしても構わない。この場合、上記各実施形態と同様に第一のカバー６と活性層１１とが略同電位になるとともに、接合箇所の強度を高めることができる。

また、上記各実施形態では片持ち梁式の半導体加速度センサを例示しているが、本発明の技術思想は両持ち梁式やダイヤフラム式等の他の構成の半導体加速度センサにも適用することができる。

本発明の第１の実施形態の半導体加速度センサを示す図で、（ａ）は断面図で、（ｂ）は第一のカバーが接合されていない状態における上面図である。同上の製造方法を説明するための主要工程断面図である。本発明の第２の実施形態の半導体加速度センサを示す図で、（ａ）は断面図で、（ｂ）は第一のカバーが接合されていない状態における上面図である。本発明の第３の実施形態の半導体加速度センサを示す図で、（ａ）は断面図で、（ｂ）は左側面図である。本発明の第４の実施形態の半導体加速度センサを示す図で、（ａ）は断面図で、（ｂ）は左側面図である。第一のカバーと第一のシリコン層とを接合電極を介して接合した半導体加速度センサを示す断面図である。従来の半導体加速度センサを示す断面図である。

符号の説明

１センサ本体
１０支持層（第一のシリコン層）
１１活性層（第二のシリコン層）
１２埋込絶縁層（第一の絶縁層）
１３絶縁膜（第二の絶縁層）
１３ａシリコン酸化膜
１３ｂシリコン窒化膜
１４第一の貫通孔
２支持枠
２ａ開口部
３重り部
４撓み部
５ピエゾ抵抗
６第一のカバー
７第二のカバー
８金属部材

Claims

第一のシリコン層の表面に第一の絶縁層と第二のシリコン層と第二の絶縁層を順次積層して成るＳＯＩ基板を加工して成り、内方に開口部を有する矩形枠状の支持枠、開口部に配置される重り部、支持枠と重り部とを一体に連結する可撓性を有する撓み部で構成されるセンサ本体と、撓み部に設けられて重り部への加速度の作用により撓み部に生じる応力を検出するピエゾ抵抗と、センサ本体の表面側において開口部を覆うように支持枠に接合される第一のカバーと、センサ本体の裏面側において開口部を覆うように支持枠に接合される第二のカバーとを備え、重り部における第一の絶縁層に積層方向に貫通する第一の貫通孔を貫設し、金属部材を第一の貫通孔に埋込配設することで重り部における第一のシリコン層と第二のシリコン層とを電気的に接続したことを特徴とする半導体加速度センサ。
前記支持枠における第一の絶縁層に積層方向に貫通する第二の貫通孔を貫設し、金属部材を第二の貫通孔に埋込配設することで支持枠における第一のシリコン層と第二のシリコン層とを電気的に接続したことを特徴とする請求項１記載の半導体加速度センサ。
前記第一のカバーは、金属から成る接合電極を介して支持枠における第二のシリコン層に接合されたことを特徴とする請求項１又は２記載の半導体加速度センサ。
第一のシリコン層の表面に第一の絶縁層と第二のシリコン層と第二の絶縁層を順次積層して成るＳＯＩ基板を加工して成り、内方に開口部を有する矩形枠状の支持枠、開口部に配置される重り部、支持枠と重り部とを一体に連結する可撓性を有する撓み部で構成されるセンサ本体と、撓み部に設けられて重り部への加速度の作用により撓み部に生じる応力を検出するピエゾ抵抗と、センサ本体の表面側において開口部を覆うように支持枠に接合される第一のカバーと、センサ本体の裏面側において開口部を覆うように支持枠に接合される第二のカバーとを備え、センサ本体の側面における第一のシリコン層及び第二のシリコン層と第一のカバーの側面及び第二のカバーの側面とを導電性部材で電気的に接続したことを特徴とする半導体加速度センサ。