JPS60211858A - シリコン・オン・サフアイアウエ−ハのダイシング方法 - Google Patents
シリコン・オン・サフアイアウエ−ハのダイシング方法Info
- Publication number
- JPS60211858A JPS60211858A JP59068027A JP6802784A JPS60211858A JP S60211858 A JPS60211858 A JP S60211858A JP 59068027 A JP59068027 A JP 59068027A JP 6802784 A JP6802784 A JP 6802784A JP S60211858 A JPS60211858 A JP S60211858A
- Authority
- JP
- Japan
- Prior art keywords
- sapphire
- silicon
- substrate
- approximately
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はシリコン・オン−サファイア ウェーハのダイ
シング方法に関し、特に微小なチップサイズ全特つ素子
を製造する場合のシリコン・オン−サファイア ウェー
ハのダイシング方法に関する。
シング方法に関し、特に微小なチップサイズ全特つ素子
を製造する場合のシリコン・オン−サファイア ウェー
ハのダイシング方法に関する。
シリコンＱオン・サファイア ウェーハは各種半導体テ
パイスへの応用が期待されている。本願発明者は先に一
つの応用としてサファイア基板上に設けられた島状シリ
コン層を用いて形成したイオン感応性電界効果型トラン
ジスタ（Ｉｏｎ ５ｅｎｓｉｔｉｖｅ Ｆｉｅｌｄ Ｅ
ｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏヒ、以下ｌ５ＦＥＴと
略す）を考案し、特願昭５６−０７６９５６号及び特願
昭５６−０７６９６０号で提案している。
パイスへの応用が期待されている。本願発明者は先に一
つの応用としてサファイア基板上に設けられた島状シリ
コン層を用いて形成したイオン感応性電界効果型トラン
ジスタ（Ｉｏｎ ５ｅｎｓｉｔｉｖｅ Ｆｉｅｌｄ Ｅ
ｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏヒ、以下ｌ５ＦＥＴと
略す）を考案し、特願昭５６−０７６９５６号及び特願
昭５６−０７６９６０号で提案している。
このｌ５ＦＢＴは絶縁ゲート電界効果型トランジスタの
ゲート電極がイオンを選択的に検出し電圧を発生するイ
オン感応膜で置き換えられた構造を持ち、かつサファイ
ア基板を用いるためｌ５ＦＥＴを構成するシリコン部分
が良好な絶縁体であるサファイア基板と表面の絶縁膜に
取り囲まれているためウェーハをダイシングした後もシ
リコン部分の絶縁が保たれ、電解質溶液中で用いられる
センサに適した構成を持つている。
ゲート電極がイオンを選択的に検出し電圧を発生するイ
オン感応膜で置き換えられた構造を持ち、かつサファイ
ア基板を用いるためｌ５ＦＥＴを構成するシリコン部分
が良好な絶縁体であるサファイア基板と表面の絶縁膜に
取り囲まれているためウェーハをダイシングした後もシ
リコン部分の絶縁が保たれ、電解質溶液中で用いられる
センサに適した構成を持つている。
このｌ５ＦＥＴは通常のＳｉ ＩＣ製造技術を用いて製
造できるため、非常に微小なセンサとすることができる
という特徴を持っている。
造できるため、非常に微小なセンサとすることができる
という特徴を持っている。
しかしながら、従来のシテツ・オン・サファイア ウェ
ーハのダイシング方法では、島状シリコンの形状を微小
化してもサファイアを微小な形にダイシングすることは
難しく、ウェーハ面積を有効に活用することができなか
った。第１図及び第２図に従来のシリコン・オン・サフ
ァイア ウェーハのダイシング方法及びこの方法により
製作されるセンサの断面図を示す。
ーハのダイシング方法では、島状シリコンの形状を微小
化してもサファイアを微小な形にダイシングすることは
難しく、ウェーハ面積を有効に活用することができなか
った。第１図及び第２図に従来のシリコン・オン・サフ
ァイア ウェーハのダイシング方法及びこの方法により
製作されるセンサの断面図を示す。
第１図は従来方法によりサファイア基板４１Ｚダイアモ
ンドブレードにより骨間用の溝を形成した場合のウェー
ハの断面図である。２は島状シリコン層に形成されたｌ
５ＦＥＴである。・たとえば、Ｓｉ ウェーハにおいて
骨間用溝の幅が、２０μ腔５０μＩｎであるのに対しシ
リコン・オン・サファイアの骨間用溝の幅は１００μｒ
ｒｒ−１５０μｍ となっている。これは、サファイア
はＳｉ に比べ襞間しにくく十分な深さの溝を設けない
と溝に沿って襞間しないという性質があり、深い溝、た
とえは３００μｍ厚のサファイアウェーハでは１５０μ
ｒ「９２００μｍの深さの溝を設ける必要があり、硬度
の大きいサファイア用にはダイアモンドブレードの強度
を高めることが必要で上記の１００μ＋ｒｒ−１５０μ
ｍの厚さのものが用いられてきたためである。このよう
な厚いダイアモンドブレードを用いてシリコン・オン・
サファイアの表面に溝を設はダイシングした場合、第１
図に示すように溝の面積が素子の面積に対し無視できな
い大きさとなった。たとえば、カテーテル内に設けられ
るセ／すとして幅が約３００μｍの細長いｌ５ＦＥＴが
必要となるが、この場合ダイシング用溝の幅が１５０μ
ｍであれば、ウェーハの約１／３ の面積がダイシング
用に使用されてしまいウェーッ・を有効に活用すること
ができなかった。さらに、シリコン・オン・サファイア
ウェーハを襞間してｌ５ＦＥＴチツプを形成した時、
％チップの形状は第３図に示すようなものとなり、島状
シリコン層の幅に溝の幅がつけ加えられるためチップサ
イズを十分微小にすることは不可能であった。
ンドブレードにより骨間用の溝を形成した場合のウェー
ハの断面図である。２は島状シリコン層に形成されたｌ
５ＦＥＴである。・たとえば、Ｓｉ ウェーハにおいて
骨間用溝の幅が、２０μ腔５０μＩｎであるのに対しシ
リコン・オン・サファイアの骨間用溝の幅は１００μｒ
ｒｒ−１５０μｍ となっている。これは、サファイア
はＳｉ に比べ襞間しにくく十分な深さの溝を設けない
と溝に沿って襞間しないという性質があり、深い溝、た
とえは３００μｍ厚のサファイアウェーハでは１５０μ
ｒ「９２００μｍの深さの溝を設ける必要があり、硬度
の大きいサファイア用にはダイアモンドブレードの強度
を高めることが必要で上記の１００μ＋ｒｒ−１５０μ
ｍの厚さのものが用いられてきたためである。このよう
な厚いダイアモンドブレードを用いてシリコン・オン・
サファイアの表面に溝を設はダイシングした場合、第１
図に示すように溝の面積が素子の面積に対し無視できな
い大きさとなった。たとえば、カテーテル内に設けられ
るセ／すとして幅が約３００μｍの細長いｌ５ＦＥＴが
必要となるが、この場合ダイシング用溝の幅が１５０μ
ｍであれば、ウェーハの約１／３ の面積がダイシング
用に使用されてしまいウェーッ・を有効に活用すること
ができなかった。さらに、シリコン・オン・サファイア
ウェーハを襞間してｌ５ＦＥＴチツプを形成した時、
％チップの形状は第３図に示すようなものとなり、島状
シリコン層の幅に溝の幅がつけ加えられるためチップサ
イズを十分微小にすることは不可能であった。
（発明の目的）
本発明の目的はこれらの従来方法で生じた欠点を除去し
、シリコン部分ン・サファイアのウェーハ面［−有効に
活用でき、かつ、十分微小なチップサイズを持つセンサ
を形成することができるシリコン・ワ′・サファイアの
ダイシング方法全提供することにある。
、シリコン部分ン・サファイアのウェーハ面［−有効に
活用でき、かつ、十分微小なチップサイズを持つセンサ
を形成することができるシリコン・ワ′・サファイアの
ダイシング方法全提供することにある。
（発明の構成）
本発明によればサファイア基板上に設けられた島状シリ
コン層に半導体素子が形成されたシリコン・オン・サフ
ァイア ウェーッ＼のダイシング方法において、島状シ
リコン層が設けられていないサファイア基板の裏面から
第１のダイアモンドブレードによりサファイア基板の厚
さの半分以上の深さを持つ溝をサファイア基板に設ける
とともに島状シリコン層が設けられているサファイアの
表面から上記第１のダイアモンドブレードよりも薄い第
２の切断用ダイアモンドブレードにより上記第１のダイ
アモンドブレードにより設けられたサファイア基板の溝
の表面側に残っているサファイアを切断することを特徴
とするシリコン・オン・サファイア ウェーハのダイシ
ング方法が得られる。
コン層に半導体素子が形成されたシリコン・オン・サフ
ァイア ウェーッ＼のダイシング方法において、島状シ
リコン層が設けられていないサファイア基板の裏面から
第１のダイアモンドブレードによりサファイア基板の厚
さの半分以上の深さを持つ溝をサファイア基板に設ける
とともに島状シリコン層が設けられているサファイアの
表面から上記第１のダイアモンドブレードよりも薄い第
２の切断用ダイアモンドブレードにより上記第１のダイ
アモンドブレードにより設けられたサファイア基板の溝
の表面側に残っているサファイアを切断することを特徴
とするシリコン・オン・サファイア ウェーハのダイシ
ング方法が得られる。
（実施例）
以下本発明について実施例を示す図面を診照して説明す
る。第３図及び第４図は本発明によるシリコン・オン・
サファイアのダイシング方法の一実施例を示す断面図で
、第３図はシリコン・オン・ウェーハにダイシング用溝
を形成した後のウェーハ断面、第４図はダイシング後、
取り出されたチップの断面を表わしている。約３００μ
ｍの厚さを持つサファイア基板の裏面に約１５０μｍの
厚さのダイアモンドブレードにより幅約１５０μへ深さ
約２５０μｍの溝を設けた後、サファイア基板の表面か
ら約５０μｍの厚さのダイアモンドブレードにより上記
の溝の上部に残されたサファイアを切断する。
る。第３図及び第４図は本発明によるシリコン・オン・
サファイアのダイシング方法の一実施例を示す断面図で
、第３図はシリコン・オン・ウェーハにダイシング用溝
を形成した後のウェーハ断面、第４図はダイシング後、
取り出されたチップの断面を表わしている。約３００μ
ｍの厚さを持つサファイア基板の裏面に約１５０μｍの
厚さのダイアモンドブレードにより幅約１５０μへ深さ
約２５０μｍの溝を設けた後、サファイア基板の表面か
ら約５０μｍの厚さのダイアモンドブレードにより上記
の溝の上部に残されたサファイアを切断する。
（発明の効果）
この場合、ｌ５ＦＥＴが形成されているサファイア基板
の表面は、約５０μｍ幅の領域がダイシング用に必要と
なるだけで、従来必要だった約１５０μｍに比べ大幅に
減少することができ、ウェーハ面積を有効に活用できる
ようになった。さらに、第４図に示すようにチップの幅
も、従来方法によるもの（第２図）に比べ余分なサファ
イア領域がないため狭くなり、微小なチップを実現する
ことができた。
の表面は、約５０μｍ幅の領域がダイシング用に必要と
なるだけで、従来必要だった約１５０μｍに比べ大幅に
減少することができ、ウェーハ面積を有効に活用できる
ようになった。さらに、第４図に示すようにチップの幅
も、従来方法によるもの（第２図）に比べ余分なサファ
イア領域がないため狭くなり、微小なチップを実現する
ことができた。
第５図及び第６図は本発明によるシリコン・オンΦサフ
ァイアのダイシング方法の他の一実施例を示す断面図で
、刃先のとがったダイアモンドブレードを用いた場合で
ある。
ァイアのダイシング方法の他の一実施例を示す断面図で
、刃先のとがったダイアモンドブレードを用いた場合で
ある。
本発明はシリコン・オン・サファイア基板につくられる
ｌ５ＦＥＴにのみ適用されるものではなく一般に微小な
チップ面積をもつデバイスをシリコン・オン・サファイ
ア基板を用いて製造する場合にも適用されることは明ら
かである。
ｌ５ＦＥＴにのみ適用されるものではなく一般に微小な
チップ面積をもつデバイスをシリコン・オン・サファイ
ア基板を用いて製造する場合にも適用されることは明ら
かである。
第１図及び第２図は従来のシリコン・オン・サファイア
のダイシング方法を示す断面図で第１図はウェーハの断
面図、第２図は臂関後のチップの断面図でおる。 第３図及び第４図、第５図及び第６図は本発明の一実施
例と他の実施例會示す断面図である。 第１図〜第６図において、１はサファイア基板、２はｌ
８ＦＥＴである。 、− 代理人弁理士 内 原 既 １、゛
のダイシング方法を示す断面図で第１図はウェーハの断
面図、第２図は臂関後のチップの断面図でおる。 第３図及び第４図、第５図及び第６図は本発明の一実施
例と他の実施例會示す断面図である。 第１図〜第６図において、１はサファイア基板、２はｌ
８ＦＥＴである。 、− 代理人弁理士 内 原 既 １、゛
Claims (1)
- サファイア基板上に設けられた島状シリコン層に半導体
素子が形成されたシリコン・オン・サファイア ウェー
ハのダイシング方法において、島状シリコン層が設けら
れていないサファイア基板の裏面から第１のダイアモン
ドブレードによりサファイア基板の厚さの半分以上の深
さを持つ４全サファイア基板に設けるとともに、島状シ
リコン層が設けられているサファイアの表面から上記第
１のダイアモンドブレードよりも薄い第２の切断用ダイ
アモンドブレードにより上記第１のダイアモンドにより
設けられたアファイア基板の溝の表面側に残っているサ
ファイアを切断することを特徴トスるシリコン・オン・
サファイア ウェーハのダイシング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068027A JPS60211858A (ja) | 1984-04-05 | 1984-04-05 | シリコン・オン・サフアイアウエ−ハのダイシング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068027A JPS60211858A (ja) | 1984-04-05 | 1984-04-05 | シリコン・オン・サフアイアウエ−ハのダイシング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60211858A true JPS60211858A (ja) | 1985-10-24 |
Family
ID=13361915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59068027A Pending JPS60211858A (ja) | 1984-04-05 | 1984-04-05 | シリコン・オン・サフアイアウエ−ハのダイシング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211858A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2141749A1 (en) * | 2003-07-29 | 2010-01-06 | Hamamatsu Photonics K.K. | Back-illuminated photodetector and method for manufacturing the same |
-
1984
- 1984-04-05 JP JP59068027A patent/JPS60211858A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2141749A1 (en) * | 2003-07-29 | 2010-01-06 | Hamamatsu Photonics K.K. | Back-illuminated photodetector and method for manufacturing the same |
| US7964898B2 (en) | 2003-07-29 | 2011-06-21 | Hamamatsu Photonics K.K. | Back illuminated photodetector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5283459A (en) | Semiconductor sensor including an aperture having a funnel shaped section intersecting a second section | |
| JPS60158675A (ja) | ダイヤフラムセンサ | |
| JPS6321351B2 (ja) | ||
| KR880008448A (ko) | 측면 격리 소자 분리방법 | |
| JPS60211858A (ja) | シリコン・オン・サフアイアウエ−ハのダイシング方法 | |
| JPH11121466A (ja) | 半導体装置の製造方法 | |
| US4295267A (en) | Two-mask VJ-FET transistor structure | |
| JPS57191539A (en) | Semiconductor ion sensor | |
| KR950024300A (ko) | 트렌치형 소자분리구조를 갖는 반도체 장치 및 그 제조방법 | |
| US20150279664A1 (en) | Method for fabricating semiconductor devices having high-precision gaps | |
| JPS59155943A (ja) | 半導体装置の製造方法 | |
| JPS63229744A (ja) | 半導体装置 | |
| JPS5851534A (ja) | 半導体装置の製造法 | |
| JPS5852882A (ja) | 半導体圧力センサ | |
| JPS6059777A (ja) | 半導体装置の製造方法 | |
| JPH01144648A (ja) | 半導体装置 | |
| JPS61207076A (ja) | 半導体装置の製造方法 | |
| KR100293268B1 (ko) | 압력센서 및 그 제조방법 | |
| JPS55153370A (en) | Manufacturing method of semiconductor device | |
| JPS56165360A (en) | Manufacture of semiconductor device | |
| JPS5790971A (en) | Semiconductor memory storage and its manufacture | |
| JPH01151272A (ja) | 半導体圧力センサの製造方法 | |
| JPS6288334A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JPS5718362A (en) | Semiconductor device and manufacture thereof | |
| JPS61170066A (ja) | 半導体装置およびその製造方法 |