JP2007294667A - 固体撮像素子の製造方法および固体撮像素子 - Google Patents

固体撮像素子の製造方法および固体撮像素子 Download PDF

Info

Publication number
JP2007294667A
JP2007294667A JP2006120638A JP2006120638A JP2007294667A JP 2007294667 A JP2007294667 A JP 2007294667A JP 2006120638 A JP2006120638 A JP 2006120638A JP 2006120638 A JP2006120638 A JP 2006120638A JP 2007294667 A JP2007294667 A JP 2007294667A
Authority
JP
Japan
Prior art keywords
solid
peripheral circuit
layer
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006120638A
Other languages
English (en)
Inventor
Noriaki Suzuki
鈴木  教章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2006120638A priority Critical patent/JP2007294667A/ja
Publication of JP2007294667A publication Critical patent/JP2007294667A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】CCD型やCMOS型撮像素子の周辺回路との混載や、機能付加などにより多層配線化した場合でも、周辺回路の配線パターンの露出状態を意識することなく、画素部全体の膜厚が厚くなることを防止し、もって、感度低下やF値依存性を解消すること。
【解決手段】半導体基板60上に、光電変換素子を有する画素部41と、信号処理を行うための周辺回路部45とを備える固体撮像素子を、画素部と周辺回路部の上に平坦化層59を形成する工程と、周辺回路部45内に配線回路パターンが含まれる中間層81を、画素部41と周辺回路部45の双方にわたって共通したプロセスにより形成する工程と、画素部41を含む領域に対して中間層81を、平坦化層59をストッパとして選択的に除去する工程と、選択的に除去した後の画素部41及び周辺回路部45の表面に保護層88を形成する工程とを含む製造方法で作製する。
【選択図】図7

Description

本発明は、半導体基板上に、入射光に応じた信号電荷を発生する光電変換素子を有する画素部と、発生した信号電荷の読み出し駆動等、信号処理を行うための周辺回路部とを備える固体撮像素子の製造方法、およびこれに基づいて作製される固体撮像素子に関する。
近年、ビデオカメラや電子カメラが広く普及しており、これらのカメラには、CCD型やCMOS型の固体撮像素子が使用されている。このうちCMOS型の固体撮像素子は、1つの半導体チップに多数の画素を2次元配列して構成される画素部と、この画素部の外側に配置される周辺回路部とを設けてあり、周辺回路部に画素部内からの信号電荷取り出し機能や信号電荷の増幅機能をもたせる各種MOSトランジスタや配線を有し、各画素に入射した光をフォトダイオード(光電変換素子)によって光電変換して信号電荷を生成する。この信号電荷をトランジスタからなるアンプに転送し、ここで信号増幅することで、各画素毎の信号を信号線より周辺回路部へ出力している。
周辺回路部には、撮像画素部からの画素信号に所定の信号処理、例えばCDS(相関二重サンプリング)、ゲイン制御、A/D変換等を施す信号処理回路、ならびに撮像画素部の各画素を駆動して画素信号の出力を制御する駆動制御回路等が設けられている。
一方、CCD型の固体撮像素子は、電荷転送方式がCMOS型とは異なるものの、他の受光部等の構成は略同様となっている。図8は、従来のCCD型固体撮像素子の略一面素分の断面模式図である。この固体撮像素子1は、N型シリコン基板2の表面部にp型不純物層3が形成され、このp型不純物層3の表面部に、フォトダイオードを構成するN領域4及びp領域6が形成される。
図示の例では、N領域4近傍の右脇に素子分離領域を構成するp領域5が形成されている。なお、この例はCCD型固体撮像素子であるため、p型不純物層3には電荷転送路を構成するN領域(埋め込みチャネル)7も設けられる。
これらの各領域3,4,5,6,7が形成された半導体基板2の最表面には、酸化シリコン(SiO)/窒化シリコン(SiN)/酸化シリコン(SiO)からなるゲート絶縁膜10が積層され、その上に、フォトダイオード30に蓄積された信号電荷を転送するための電荷転送路を構成する転送電極(ポリシリコン膜)12が形成されている。また、フォトダイオードとなるN領域4及びp領域6の受光面上には、開口11aを有する遮光膜11が積層されている。遮光膜11は、タングステン等の金属膜からなり、転送電極膜12に対して絶縁膜13を介して成膜される。
遮光膜11の上には平坦化層を含む中間層15が形成され、その上にカラーフィルタ層16が積層され、最上部にマイクロレンズ17が積層される。
図9は、画素部53と周辺回路部54を対応させて示した従来の撮像素子の概念的な一構造例としての断面図である。
N型シリコン基板2表面側のP型不純物層3上には、画素部53側にフォトダイオード30、周辺回路部54側にフィールド酸化膜19等が設けられている。
遮光膜11及び絶縁膜13上の中間層15には、BPSG(Boro-phospho silicate glass)膜からなる平坦化層8と窒化シリコン膜14からなる層内凹レンズ9、中間配線層20、酸化シリコン(SiO)からなる酸化膜22、層間膜24、平坦化層26を有する。そして、平坦化層26上には、カラーフィルタ層16、マイクロレンズ17が順次積層して設けられる。中間配線層20は、主に周辺回路部54の多層配線回路の厚みに対応して形成される。
このような構成の固体撮像素子において、各画素においては、フォトダイオード30の開口率(画素への入射光に対するフォトダイオード30への入射光の比)を上げるために、入射光をマイクロレンズ17によって、中間層15を通じてフォトダイオード30に集光している。
しかし、上記構成の場合には、マイクロレンズ17によって集光される光の一部が、フォトダイオード30までの光路途中の層によって、フォトダイオード30への入射光量が減少してしまう。これが原因で、次のような問題点が生じる。
撮像領域(撮像画面)周辺部の画素は、光が斜め入射することになり、フォトダイオード30の受光位置から外れてしまう割合が多くなって周辺位置ほど暗くなる、所謂、シェーディングが発生する。また、光路途中の層による光吸収によっても光量が減少する。そして、配線層をさらに増加させたCMOSプロセスで固体撮像素子を形成する場合、マイクロレンズ17からフォトダイオード30までの距離Hbが長くなり、さらに上記のような問題が増大する。
そこで、周辺回路部54の形成を完了させた後に画素部53の一部を除去して薄くし、画素部53の層間膜上にカラーフィルタ16とマイクロレンズ17を形成するようにした固体撮像素子が、特許文献1に記載されている。
特開2000−150846号公報
しかしながら、上記特許文献1に記載の構成では、画素部53の一部を除去する際に、周辺回路部54における回路パターンが開口に露出するため吸湿して、配線が腐食したり、電気的特性が変動したり、信頼性劣化を引き起こす危険性が高いので、実際にはプロセス上の不具合を生じさせず、安定して画素部53の一部を除去することができなかった。このため、CCD型撮像素子やCMOS型撮像素子の、周辺回路との混載や機能付加などにより多層配線化した場合、画素部53全体の膜厚が厚くなり、感度低下やF(絞り)値依存性が依然として問題となっていた。
すなわち、図9に示した従来の固体撮像素子では、画素部53の層間距離Haが回路形成のために延長され、その結果、素子全体の高さとなる距離Hbが長くなり、光路が長くなった。すると、前述したように集光精度が得られにくくなり、光利用効率も吸収のために低下する傾向があった。また、光線を絞るとフォトダイオード30から光線がはみ出して受光量が減少した。
本発明は上記状況に鑑みてなされたもので、CCD型撮像素子やCMOS型撮像素子の周辺回路との混載や、機能付加などにより多層配線化した場合でも、周辺回路の配線パターンの露出状態を意識することなく、画素部全体の膜厚が厚くなることを防止し、もって、感度低下やF値依存性を解消することができる固体撮像素子の製造方法および固体撮像素子を提供することを目的としている。
本発明に係る上記目的は下記構成により達成される。
(1) 半導体基板上に、入射光に応じた信号電荷を発生する光電変換素子を有する画素部と、発生した前記信号電荷の読み出し駆動および該信号電荷の信号処理を行うための周辺回路部とを備える固体撮像素子の製造方法であって、前記画素部と前記周辺回路部の上に平坦化層を形成する工程と、前記周辺回路部内に配線回路パターンが含まれる中間層を、前記画素部と前記周辺回路部の双方にわたって共通したプロセスにより形成する工程と、前記画素部を含む領域に対して前記中間層を、前記平坦化層をストッパとして選択的に除去する工程と、選択的に除去した後の前記画素部及び前記周辺回路部の表面に保護層を形成する工程と、を含む固体撮像素子の製造方法。
上記方法によれば、平坦化層をストッパ層として中間層を選択的に除去し、受光領域及び周辺回路部に保護層を形成するので、CCD型撮像素子やCMOS型撮像素子の周辺回路との混載や、機能付加などにより多層配線化した場合でも、中間層内の配線回路パターンを露出させて劣化させることなく、画素部全体の膜厚が厚くなることを防止できる。
(2) (1)記載の固体撮像素子の製造方法であって、前記画素部の前記保護膜上に前記光電変換素子に光を集光させる光学機能層を形成する工程を有し、前記光学機能層が、特定波長成分のみ透過させるカラーフィルタ、前記光電変換素子に光を集光させるマイクロレンズの少なくともいずれかを含む固体撮像素子の製造方法。
上記方法によれば、画素部の厚みの増加を抑えつつ、光学機能層を形成することができる。
(3) (1)又は(2)記載の固体撮像素子の製造方法に基づいて作製される固体撮像素子であって、前記周辺回路部における前記中間層の除去端の側壁面が、前記保護膜で覆われている固体撮像素子。
上記構成によれば、保護膜を形成した後に、カラーフィルタやマイクロレンズを画素部に形成するので、配線回路パターンを意識することなく、カラーフィルタやマイクロレンズなどの光学機能層を形成でき、プロセスの自由度が向上する。
(4) (3)記載の固体撮像素子であって、前記平坦化層が窒化シリコン膜を含む層である固体撮像素子。
上記構成によれば、窒化シリコン膜によりエッチングをストップさせ、中間層を効率的に除去することができる。
(5) (3)又は(4)記載の固体撮像素子であって、前記保護層が窒化シリコン膜を含む層である固体撮像素子。
上記構成によれば、周辺回路部における回路配線パターンが窒化シリコン膜により保護される。
以上説明したように、本発明に係る固体撮像素子の製造方法および固体撮像素子によれば、CCD型撮像素子やCMOS型撮像素子の周辺回路との混載や、機能付加などにより多層配線化した場合でも、周辺回路の露出状態を意識することなく画素部全体の膜厚が厚くなることを防止でき、もって、固体撮像素子の感度低下やF値依存性を解消することができる。
(実施の形態1)
以下、本発明に係る固体撮像素子の好適な実施の形態について、図面を参照して詳細に説明する。
図1は、本実施形態の固体撮像素子の概念的な平面図を示す。
本実施形態の固体撮像素子100は、複数の光電変換素子からの信号電荷を転送する複数の垂直転送路(VCCD)を含む画素部41と、垂直転送動作を行うための垂直転送ドライバ42と、複数の垂直転送路から転送される信号電荷を受けて転送する水平転送路(HCCD)43と、転送された信号電荷に応じて信号処理を行う信号処理回路44などの周辺回路部とを有し、素子を駆動するための回路が画素部41の近くに並設されている。
ここで、本発明の固定撮像素子100の基本的な製造方法について、その概略を簡単に説明する。
図2は本発明に係る固体撮像素子100の製造方法の要部を画素部と周辺回路部に対して工程順に概略を示した説明図である。なお、図2は、図1の矢印B−Bの断面図である。
図2(a)に示すように、予め必要な処理が施された半導体基板46上に、シリコン窒化膜(SiN)による絶縁膜47を積層する。
次に、図2(b)に示すように、周辺回路部45において一般的な半導体製造技術を用いて信号配線49をパターニング形成し、画素部41および周辺回路部45に対して共通のプロセスにより中間層48を形成する。
次に、図2(c)に示すように、信号配線49を除く領域において中間層48のエッチング処理を行う。このエッチング処理は画素部41において下層の絶縁膜47を露出させるまで、即ち、絶縁膜47をストッパ層としてエッチング処理する。
次に、図2(d)に示すように、エッチング処理した後に保護膜52を形成し、その後、画素部41には、カラーフィルタおよびマイクロレンズ等の光学機能層51を形成する。
本実施形態の固体撮像素子100の製造方法によれば、光学機能層51は、薄肉化された半導体基板46からの距離が短い画素部41に形成されるので、CCD型固体撮像素子やCMOS型固体撮像素子と周辺回路との混載や、機能付加などにより多層配線化した場合でも、画素部41全体の膜厚が厚くなることを防止することができる。そして、周辺回路部45の各信号配線49は保護膜52により覆われているので、後段のプロセスにおいて、信号配線49が露出すること等の危惧はなくなる。
このように、本実施形態によれば、画素部41をエッチング処理して不要な高さ分を除去する際に、周辺回路部45における信号配線49を保護膜52で覆うことにより、周辺回路の露出状態を意識することなく、画素部全体の膜厚が厚くなることを防止しつつ固体撮像素子を形成でき、もって、感度低下やF値依存性を解消することができる。つまり、周辺回路部における回路パターンが開口に露出するため吸湿して、配線が腐食したり、電気的特性が変動したり、信頼性劣化を引き起こす危険性がなくなり、安定して画素部の一部を除去することができる。なお、ここでの基本的な製造方法は、固体撮像素子以外の他の半導体装置にも適宜必要に応じて適用することができる。
(実施の形態2)
次に、本発明に係る固体撮像素子100の製造方法について、凸層内レンズを有するCCDと2層メタル構造の周辺回路との混載構造の固体撮像素子を例により詳細に説明する。この固体撮像素子は、窒化シリコン(SiN)からなる平坦化層の形成までは、従前同様の通常の成膜プロセスを行う。
すなわち、図3に示すように、半導体基板60上に転送電極55(PO1,PO2)と、周辺回路部45に信号処理用の回路等を形成して、画素部41内にフォトダイオード(光電変換素子)30、周辺回路部45にフィールド酸化膜57やN層50を形成する。そして、画素部41でタングステンの遮光膜56を形成し、画素部41と周辺回路部45の全体をBPSG膜58で覆う。さらにBPSG膜58上にSiNからなる平坦化層59を形成して、表面を平坦化処理する。次に、周辺回路部45のN層50の位置にタングステンプラグ63をBPSG膜58及び平坦化層59に開口孔を穿設して形成する。
この処理において、BPSG膜58とSiNの平坦化層59の間で、屈折率の違いにより形成される下凸層内レンズ65が形成される。
なお、前述したように、周辺回路部45にはフィールド酸化膜57が形成される。半導体装置の高集積化・高密度化に伴い、半導体素子の微細化が進められているが、このような半導体装置においては、素子分離技術としてLOCOS(Local Oxidation of Silicon)が広く用いられている。素子分離のなされた半導体装置は、素子形成領域を分離するために素子分離用の厚い酸化膜を形成してなる素子分離領域(フィールド酸化膜領域)と、このフィールド酸化膜57で囲まれ、素子形成を行う領域であって薄い酸化膜を形成してなる領域(アクティブ領域)とに分けられる。
次に、図4に示すように、周辺回路部45において、多層配線構造の第1層メタル83、この第1層メタル83に接続されるタングステンプラグ86を酸化シリコン(SiO2)からなる中間層81と共に形成し、さらにこのタングステンプラグ86に接続される第2層メタル87を形成する。そして、最上層の第2層メタル87を含む上層に酸化シリコン(SiO)の酸化膜82を形成する。
ここで、画素部41に必要とされる配線は、転送電極などであり、厚みは殆ど問題とならないが、周辺回路部45では、信号処理回路等に付加機能の追加や回路の集積化が進むと、更なる多層化が必須となり、厚みが増大する。この中間層81の厚みは、画素部41にとって必要のない層である。
そこで、図5に示すように、画素部41に位置する中間層81を、下凸層内レンズ65を形成するシリコン窒化膜(SiN)59をストッパとしてエッチングにより除去する。エッチングストッパーに要求される性能は、酸化膜82を含む中間層81のエッチング時にエッチング選択性が有ればよく、特に材料は限定されるものではない。ただ、エッチング除去する酸化膜82を含む中間層81がシリコン酸化膜であれば、エッチングストッパーにはシリコン窒化膜が好ましい。
次に、図6に示すように、窒化シリコン(SiN)からなる層間膜88の形成及びエッチングにより、フォトダイオード30に光を集光する上凸層内レンズ84を形成する。このときに、周辺回路部45の中間層81を除去した後の端部側壁が、この層間膜88で覆われる。これにより、周辺回路部45のエッチング除去による端部を覆う保護膜が形成される。
次に、図7に示すように、上凸層内レンズ84を平坦化膜85で覆い、その上にカラーフィルタ91およびマイクロレンズ93等の光学機能層を形成する。
このように本実施形態の固体撮像素子では、画素部41における中間層81を除去してから、上凸層内レンズ84を形成し、カラーフィルタ91及びマイクロレンズ93の配置を行うので、CCD型やCMOS型の固体撮像素子と、周辺回路との混載や、機能付加などにより、周辺回路部で多層配線化した場合でも、画素部41の全体膜厚が厚くなることを抑制することができる。また、周辺回路部45の多層配線は保護膜で覆われているため、画素部41の製造プロセスで多層配線にダメージを受けることがなく、プロセスの自由度が高められる。そして、画素部全体の膜厚が厚くなることを防止できることから、固体撮像素子の一層の小型化、薄型化が可能となる。
本発明は、CCD型やCMOS型の固体撮像素子で、特には、周辺回路の混載や機能付加などにより多層配線化された固体撮像素子に対し、固体撮像素子の多層配線を保護しつつ、画素部全体の膜厚が厚くなることを防止できることから、固体撮像素子の小型化、薄型化が可能となり、例えば、電子カメラやビデオカメラ、あるいは携帯端末などへの利用に有効である。
本発明に係る固体撮像素子の概念的な平面図である。 本発明に係る固体撮像素子の製造方法の要部を工程順に示した図である。 本発明に係る固体撮像素子の製造方法を工程順に示した図(その1)である。 本発明に係る固体撮像素子の製造方法を工程順に示した図(その2)である。 本発明に係る固体撮像素子の製造方法を工程順に示した図(その3)である。 本発明に係る固体撮像素子の製造方法を工程順に示した図(その4)である。 本発明に係る固体撮像素子の製造方法を工程順に示した図(その5)である。 従来のCCD型固体撮像素子の略一面素分の断面模式図である。 従来の撮像素子の概念的な一構造例としての断面図である。
符号の説明
30 フォトダイオード
41 画素部
42 垂直転送ドライバ
43 水平転送路
44 信号処理回路
45 周辺回路部
48 中間層
52 保護膜
55 転送電極
56 遮光膜
58 BPSG膜
59 平坦化層
60 半導体基板
63 タングステンプラグ
81 層間膜
82 酸化膜
83 第1層メタル
85 平坦化膜
86 タングステンプラグ
87 第2層メタル
88 層間膜(保護膜)
91 カラーフィルタ
93 マイクロレンズ
100 固体撮像素子

Claims (5)

  1. 半導体基板上に、入射光に応じた信号電荷を発生する光電変換素子を有する画素部と、発生した前記信号電荷の読み出し駆動および該信号電荷の信号処理を行うための周辺回路部とを備える固体撮像素子の製造方法であって、
    前記画素部と前記周辺回路部の上に平坦化層を形成する工程と、
    前記周辺回路部内に配線回路パターンが含まれる中間層を、前記画素部と前記周辺回路部の双方にわたって共通したプロセスにより形成する工程と、
    前記画素部を含む領域に対して前記中間層を、前記平坦化層をストッパとして選択的に除去する工程と、
    選択的に除去した後の前記画素部及び前記周辺回路部の表面に保護層を形成する工程と、
    を含む固体撮像素子の製造方法。
  2. 請求項1記載の固体撮像素子の製造方法であって、
    前記画素部の前記保護膜上に前記光電変換素子に光を集光させる光学機能層を形成する工程を有し、
    前記光学機能層が、特定波長成分のみ透過させるカラーフィルタ、前記光電変換素子に光を集光させるマイクロレンズの少なくともいずれかを含む固体撮像素子の製造方法。
  3. 請求項1又は請求項2記載の固体撮像素子の製造方法に基づいて作製される固体撮像素子であって、
    前記周辺回路部における前記中間層の除去端の側壁面が、前記保護膜で覆われている固体撮像素子。
  4. 請求項3記載の固体撮像素子であって、
    前記平坦化層が窒化シリコン膜を含む層である固体撮像素子。
  5. 請求項3又は請求項4記載の固体撮像素子であって、
    前記保護層が窒化シリコン膜を含む層である固体撮像素子。
JP2006120638A 2006-04-25 2006-04-25 固体撮像素子の製造方法および固体撮像素子 Withdrawn JP2007294667A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006120638A JP2007294667A (ja) 2006-04-25 2006-04-25 固体撮像素子の製造方法および固体撮像素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006120638A JP2007294667A (ja) 2006-04-25 2006-04-25 固体撮像素子の製造方法および固体撮像素子

Publications (1)

Publication Number Publication Date
JP2007294667A true JP2007294667A (ja) 2007-11-08

Family

ID=38764989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006120638A Withdrawn JP2007294667A (ja) 2006-04-25 2006-04-25 固体撮像素子の製造方法および固体撮像素子

Country Status (1)

Country Link
JP (1) JP2007294667A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194340A (ja) * 2008-02-18 2009-08-27 Canon Inc 光電変換装置、及び光電変換装置の製造方法
JP2010040650A (ja) * 2008-08-01 2010-02-18 Fujitsu Microelectronics Ltd 固体撮像装置
WO2021235167A1 (ja) * 2020-05-22 2021-11-25 パナソニックIpマネジメント株式会社 撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194340A (ja) * 2008-02-18 2009-08-27 Canon Inc 光電変換装置、及び光電変換装置の製造方法
JP2010040650A (ja) * 2008-08-01 2010-02-18 Fujitsu Microelectronics Ltd 固体撮像装置
WO2021235167A1 (ja) * 2020-05-22 2021-11-25 パナソニックIpマネジメント株式会社 撮像装置

Similar Documents

Publication Publication Date Title
US8384176B2 (en) Solid-state imaging device
JP5357441B2 (ja) 固体撮像装置の製造方法
JP5489705B2 (ja) 固体撮像装置および撮像システム
JP4501633B2 (ja) 固体撮像素子とその製造方法
JP5553693B2 (ja) 固体撮像装置及び撮像システム
WO2011077580A1 (ja) 固体撮像装置および撮像システム
US8390043B2 (en) Solid-state imaging device with stress-relieving silicide blocking layer and electronic apparatus comprising said solid-state device
JP4972924B2 (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP2005012189A (ja) 光電変換装置およびその製造方法
KR20090004465A (ko) 고체촬상장치 및 카메라 모듈
JP4843951B2 (ja) 固体撮像装置の製造方法、固体撮像装置およびカメラ
JP5298617B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP4479729B2 (ja) 固体撮像装置、電子モジュール及び電子機器
JP2007294667A (ja) 固体撮像素子の製造方法および固体撮像素子
US8053268B2 (en) Semiconductor device and method of manufacturing the same
JP4893244B2 (ja) 固体撮像素子
WO2020189472A1 (ja) 半導体装置および半導体装置の製造方法
JP2008053628A (ja) 固体撮像装置及びその製造方法
JP4269730B2 (ja) 固体撮像装置及びその製造方法
JP2005340498A (ja) 固体撮像素子
JP2010062437A (ja) 固体撮像装置およびその製造方法
JP2006344914A (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP4815769B2 (ja) 固体撮像装置及びその製造方法
WO2022196383A1 (ja) 撮像装置
JP2004055669A (ja) 固体撮像素子およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110606