JP4893244B2

JP4893244B2 - 固体撮像素子

Info

Publication number: JP4893244B2
Application number: JP2006300364A
Authority: JP
Inventors: 博之川中; 正紀舟木
Original assignee: JVCKenwood Corp
Current assignee: JVCKenwood Corp
Priority date: 2005-11-10
Filing date: 2006-11-06
Publication date: 2012-03-07
Anticipated expiration: 2026-11-06
Also published as: JP2007158312A

Description

本発明は固体撮像素子に係り、特に画素にリング状のゲート電極を持つ増幅素子を備えた固体撮像素子に関する。

従来の固体撮像素子には、大きく分けてＣＣＤ（Charge Coupled Device：電荷結合素子）方式とＣＭＯＳ（Complementary MOS）方式の２つがある。両者の違いは、光を電荷に変換するフォトダイオードではなく、フォトダイオードの電荷の情報を各受光素子の外に如何に伝えるかというところにある。すなわち、ＣＣＤ方式は、フォトダイオードに発生した電荷を電荷結合素子（ＣＣＤ）により直接に外部へ転送する。一方、ＣＭＯＳ方式は、フォトダイオードに発生した電荷による電位の情報を、各フォトダイオードに対応して設けられたアンプを通して画素回路の外部に出力する。

製造プロセスに関しては、ＣＣＤ方式は特殊プロセスで製造することが必要で、専用ラインが必要となる。これに対し、ＣＭＯＳ方式は、通常のＣＭＯＳ−ＬＳＩ（Large Scale Integrated Circuit：大規模集積回路）プロセスと殆ど同じプロセスで製造できるので、ＣＭＯＳ−ＬＳＩ用のラインをそのまま使え、また、エリアセンサと他のＣＭＯＳ回路を混在できるというメリットがある。更に、電源の数はＣＣＤ方式では、電荷転送を実行するために複数の電源が必要になるが、ＣＭＯＳ方式は単一電源でよく、ＣＣＤ方式よりも電圧が低い。従って、消費電力は、ＣＭＯＳ方式の方がＣＣＤ方式よりも少ないというメリットがある。

このような特長があるＣＭＯＳ方式の固体撮像素子（ＣＭＯＳイメージセンサ）は、フォトダイオードで光電変換して得られた電荷を画素内で電圧信号、あるいは電流信号などの電気信号に変換し、その電気信号を画素内に備えた増幅用トランジスタで増幅してから画素外へ出力する。ＣＭＯＳイメージセンサの多くは、画素内に３個以上のトランジスタを備えていることが多い。その結果、ＣＭＯＳイメージセンサは、これらのトランジスタに多くの面積をとられることから、ＣＣＤに比べて微細化に不利であるといわれている。

そこで、画素内にトランジスタを１、２個だけ持つタイプのイメージセンサの開発も、従来行われてきた。このタイプのイメージセンサのトランジスタは、リング状のゲート電極を持つことが特徴である。この各画素内のリング状のゲート電極を持つトランジスタのリングの中心部の拡散は、通常トランジスタのソースとして機能するが、ゲート電極によりその他の拡散から分離されるため、構成をシンプルにすることが可能である。このリング状のゲート電極を持つトランジスタは増幅用ＭＯＳ型電界効果トランジスタ（ＦＥＴ）であり、このタイプのイメージセンサは、各画素内に増幅用ＭＯＳＦＥＴを持つという意味で、ＣＭＯＳイメージセンサの一種といえる。

このリング状ゲート電極を持つ固体撮像素子として、ウェル領域を共有する受光ダイオードと絶縁ゲート型電界効果トランジスタとを備え、かつ、トランジスタのチャネル領域の下のウェル領域内のソース拡散領域の近くに高濃度埋込層（キャリアポケット）を備えた構造の固体撮像素子が従来提案されている（例えば、特許文献１参照）。

図１１は上記特許文献１記載の固体撮像素子の一例の構造断面図を示す。同図において、ｐ⁺基板１１の表面にｎウェル１２を形成し、ｎウェル１２中に埋め込みｐウェル１３を形成し、その埋め込みｐウェル１３上にリング状ゲート電極１４を形成し、更にｐウェル１３の表面にｎ⁺型のドレイン拡散層１５をリング状ゲート電極１４の外周部を取り囲むように形成すると共に、リング状ゲート電極１４の中心開口部に対応したｐウェル１３の表面位置にｎ⁺型のソース拡散層１６を形成し、リング状ＭＯＳＦＥＴとする。

そのリング状ＭＯＳＦＦＴのドレイン拡散層１５の下部にある埋め込みｐウェル１３を埋め込みフォトダイオードとする。そのうえでＭＯＳＦＥＴの埋め込みｐウェル１３内で、かつ、ソース拡散層１６の近傍に、ｐ型不純物濃度を高めた高濃度埋込層であるｐ⁺領域（キャリアポケット）１７を形成する。光は遮光膜２１によりドレイン拡散層１５に入射するようにされる。

このようにすると、埋め込みｐウェル１３内ではこのキャリアポケット１７が最もポテンシャルが低くなるため、入射光によりドレイン拡散層１５の下部の埋め込みフォトダイオードで発生したホールは、埋め込みｐウェル１３内を移動して、キャリアポケット１７に集中する。その結果、ソース近傍の電位が上昇し、ＭＯＳＦＥＴのしきい値が下がるので、そのしきい値変化が信号となる。キャリアポケット１７に集まったホールは、信号が読み出された後、ソース電極配線１８とゲート電極配線１９に高電圧をかけることにより、基板側に排出される。なお、ドレイン拡散層１５にはドレイン電極配線２０が接続される。

特開平１１−１９５７７８号公報

しかるに、従来のリング状ゲート電極を有する固体撮像素子には以下の課題がある。図１１に示した従来の固体撮像素子では、埋め込みのｐウェル１３内にさらにｐ⁺領域を設けキャリアポケット１７とするため、必然的にｐ⁺領域は濃度がかなり高くなってしまう。この結果、キャリアポケット１７の電荷をリセットする時にかける電圧が高くなる。例えば、７〜８Ｖという高電圧が必要になる。このように高い電圧をかけなければならないので、消費電力が大きくなり、昇圧回路を備えなければならないという問題がある。

このリセット電圧を、下げるためには、キャリアポケット１７のｐ⁺濃度を下げればよいが、埋め込みｐウェル１３の濃度よりも下げることは原理的にできず、またｐウェル１３の濃度よりも十分濃度が高くないと電荷集中の効果が少なくなるので、その濃度設定の範囲には限界がある。

更に、上記の固体撮像素子では、遮光膜２１を採用してフォトダイオード以外の部分、すなわち、リング状ゲート電極１４を持つＭＯＳＦＥＴなどへの光の進入を防いでいるが、光の進入を防いでいる分、光の取り込み効率を犠牲にしている。すなわち、遮光膜２１に入射する光は光電変換を担うフォトダイオード部分に到達することができず、光信号のロスを生じている。

一方、一括シャッタ実現のためには、特開平１０−４１４９３号公報記載の固体撮像素子のように、受光部の信号電荷を読み出し用の表面チャネルＭＯＳトランジスタの信号電荷蓄積部に転送するための転送用のゲート電極を１つ設けるのがよいが、リング状ゲート電極１４を持つトランジスタの構造が、従来のＣＭＤと同じで、ｐウェル１３がリング状ゲート電極１４の下全面にあり、電荷のソースへの集中が行われていないので、電荷から電圧への変換率が低いという問題がある。

本発明は以上の点に鑑みなされたもので、電荷電圧変換効率を向上でき、また低い電圧でリング状ゲート電極下に蓄積された電荷を基板に排出し得、更に、一括シャッタも実現し得る固体撮像素子を提供することを目的とする。

また、本発明の他の目的は、ＣＭＯＳセンサ全面に入射する光のうち、フォトダイオードに入射する光を増加させることにより、光の利用効率を向上し、感度を向上し得る固体撮像素子を提供することにある。

上記目的を達成するため、本発明は、画素毎に被写体の光学像を光電変換して得た電荷を蓄積し、蓄積した電荷を各画素から撮像信号として順次出力するグローバルシャッタ型の固体撮像素子であって、半導体基板上に形成された第１導電型のウェル、及びウェルにおける所定の第１の領域とは異なる第２の領域に形成されてウェルに接続する第２導電型の埋め込み部を有し、光学像を光電変換して得た電荷を蓄積するフォトダイオードと、第１の領域上にゲート酸化膜を介して形成されたリング状ゲート電極と、リング状ゲート電極の中央開口部に対応するウェル内の領域に形成された第１導電型のソース部と、ソース部の周囲にリング状ゲート電極の外周に達しないように、かつ、ゲート酸化膜に接しないようにウェル内に埋め込まれて形成されてソース部に接続しフォトダイオードから転送された電荷を蓄積する第２導電型のソース近傍領域部と、ウェルにおける第１の領域とは異なる第３の領域にソース部及びソース近傍領域部に離間して形成され、ウェルに接続する第１導電型のドレイン部とを有し、ソース近傍領域部に蓄積された電荷を撮像信号として出力するリング状ゲートトランジスタと、第１の領域上にリング状ゲート電極の一部を覆うように形成された転送ゲート電極を有し、フォトダイオードに蓄積された電荷をリング状ゲートトランジスタへ全画素一斉に転送する転送ゲートトランジスタと、を画素毎に備えると共に、
ウェルの上方に、フォトダイオード、リング状ゲートトランジスタ、及び転送ゲートトランジスタを覆うように形成された絶縁層と、絶縁層を覆うように形成され、埋め込み部に対応して設けられた開口部を有する遮光膜と、遮光膜の上方に形成され、開口部に対応して設けられた、埋め込み部のある方向とは反対方向に向かって凸となるレンズ部を有するマイクロレンズ層と、を全画素共通に備え、転送ゲート電極からリング状ゲート電極までのゲート酸化膜の直下の領域であって、かつ、埋め込み部からソース近傍領域部に至るまでの領域にはウェルが連続して存在していることを特徴とする。

ここで、上記の開口部とレンズ部との間の領域にカラーフィルタ層を設けてもよい。この発明では、画素単位で特定の波長のみに感度を持たせることができる。

また、上記の目的を達成するため、本発明は、絶縁層中に、その絶縁層とは異なる屈折率を有する１層または複数層の誘電体層を設けたことを特徴とする。この発明では、入射光が各所で乱反射して生じる迷光を誘電体層で反射させることができ、入射光を光電変換領域以外の領域に進入することを防ぎ、誤動作やノイズの発生を抑制することができる。

また、上記の目的を達成するため、本発明は、絶縁層内で、かつ、マイクロレンズ層と埋め込み部との間の埋め込み部への光入射経路中に、絶縁層よりも高い屈折率を有する誘電体材料により構成された、埋め込み部のある方向に向かって凸となるレンズ部を埋設したことを特徴とする。この発明では、入射光をマイクロレンズ層とレンズ部とにより埋め込み部へ集光することができる。

また、本発明は上記の目的を達成するため、マイクロレンズ層のレンズ部の焦点位置を、それぞれ画素毎に対応する埋め込み部と開口部との間の位置に設定したことを特徴とする。この発明では、入射光をマイクロレンズ層とレンズ部とにより光電変換領域へ集光することができる。

また、本発明は上記の目的を達成するため、マイクロレンズ層におけるレンズ部の頂点位置と開口部の中心位置との固体撮像素子表面面内方向のずらし量（シフト量）を、全画素領域の中央部では０とし、かつ、少なくとも全画素領域の端部では所定の最大値に設定したことを特徴とする。この発明では、ケラレの少ない高品質の画像を得ることができる。更に、本発明は、遮光膜の開口部を通って光電変換領域に到達する入射光の光路を取り巻くように設置された円筒状の第２の遮光膜を有するようにしてもよい。

本発明によれば、全画素一斉に各画素のリング状ゲート電極の下のソース近傍領域へ光電変換領域に蓄積されている電荷を転送することができるため、グローバルシャッタを実現できると共に、面積の小さなソース近傍領域に電荷が転送されるので、電荷電圧変換効率を高くでき、またソース近傍領域の濃度を低くすることができるため、低い電圧でリング状ゲート電極下のソース近傍領域に蓄積された電荷を基板に排出できる。

また、本発明によれば、マイクロレンズ層により、入射光を遮光膜の開口部を通して光電変換領域へ集光させることができるため、光の利用効率を向上し、センサの感度向上を実現できる。

更に、本発明によれば、マイクロレンズ層の焦点位置を、光電変換領域と遮光膜の開口部との間の位置に設定することで、入射光の入射角が大きくなった場合にも光の利用効率を最大限に高めることができ、また、マイクロレンズ層の凸部頂点のずらし量を撮像領域の中央部では０とし、かつ、少なくとも撮像領域端部では所定の最大値とすることで、ケラレの少ない高品質の画像を得ることができ、以上より画面全体に均一な光感度をもった固体撮像素子を提供することができる。

次に、本発明の実施の形態について図面と共に説明する。図１（Ａ）は本発明になる固体撮像素子の一実施の形態の平面図、同図（Ｂ）は同図（Ａ）のＸ−Ｘ’線に沿う縦断面図を示す。本実施の形態の固体撮像素子は、ｐ⁺型基板３１上にｐ^-型エピタキシャル層３２を成長し、このエピタキシャル層３２の表面にｎウェル３３がある。ｎウェル３３上にはゲート酸化膜３４を挟んで第１のゲート電極である平面形状がリング状のゲート電極３５が形成されている。

リング状ゲート電極３５の中心開口部に対応したｎウェル３３の表面位置には、ｎ⁺型のソース領域３６が形成されており、そのソース領域３６を取り囲むようにソース近傍ｐ型領域３７が形成されている。ソース近傍ｐ型領域３７はリング状ゲート電極３５の外周部には達していない。また、ソース領域３６とソース近傍ｐ型領域３７の外側の離間した位置のｎウェル３３の表面には、ｎ⁺型のドレイン領域３８が形成されている。更に、図１（Ｂ）に示すように、リング状ゲート電極３５の外側のドレイン領域３８の下のｎウェル３３中には、埋め込みのｐ^-型領域３９がある。この埋め込みのｐ^-型領域３９はｎウェル３３と共に、図１（Ａ）に示す埋め込みフォトダイオード４０を構成している。

埋め込みのｐ^-型領域３９とリング状ゲート電極３５の間には、ゲート酸化膜３４を挟んで第２のゲート電極である転送ゲート電極４１が形成されている。リング状ゲート電極３５、ソース領域３６、転送ゲート電極４１には、それぞれメタル配線４３、４４、４５が接続されている（なお、ドレイン領域３８にも電極配線が接続されているが図示せず）。

また、ゲート酸化膜３４上のリング状ゲート電極３５、転送ゲート電極４１及びメタル配線４３〜４５は、それらにて生じる段差を覆うように、第１の誘電体材料による絶縁層４６で被覆され、更にその絶縁層４６の表面は平坦化されて遮光膜４７が形成され、その遮光膜４７の埋め込みフォトダイオード４０に対応した位置には開口部４７ａが穿設され、フォトダイオード４０へ光を導入すると共に、フォトダイオード４０以外の部分、すなわち、リング状ゲート電極３５を持つＭＯＳ型電界効果トランジスタ（以下、リング状ＭＯＳＦＥＴともいう）や、転送ゲート電極４１を持つＭＯＳＦＥＴ（以下、転送ゲートＭＯＳＦＥＴともいう）への光の進入を防いでいる。この遮光膜４７は金属、あるいは有機膜等で形成される。

上記のような構成が１画素分の構造となるが、これを周期的に平面内に整列させることによりイメージセンサを構成している。なお、図１の右側には隣接する画素の構成要素の一部も図示されている。この図１の構造の固体撮像素子は、リング状ゲート電極３５を持つトランジスタが増幅用ＭＯＳＦＥＴであり、各画素内に増幅用ＭＯＳＦＥＴを持つという意味で、ＣＭＯＳセンサ（ＣＭＯＳイメージセンサ）の一種といえる。

次に、このＣＭＯＳセンサの動作について説明する。まず、光は遮光膜４７の開口部４７ａ、絶緑層４６を透過して埋め込みフォトダイオード４０に入射し、ここで光電効果により電子ホール対が発生し、フォトダイオード４０のｐ^-型領域３９にホール（電荷）が蓄積される。その後、全画素で電荷が一斉にｐ^-型領域３９からリング状ＭＯＳＦＥＴのバックゲート（ソース近傍ｐ型領域３７）へ転送される。これは転送ゲート電極４１の電位を制御し、転送ゲートＭＯＳＦＥＴがオン状態になることで行われる。ここで、上記の転送ゲートＭＯＳＦＥＴは、図１（Ｂ）では転送ゲート電極４１直下のｎウェル３３をゲート領域、フォトダイオード４０の埋め込みのｐ^-型領域３９をソース領域、ソース近傍ｐ型領域３７をドレインとするＰチャネルＭＯＳＦＥＴであり、電荷転送手段を構成する。

このとき、リング状ゲート電極３５直下のソース近傍ｐ型領域３７をゲート領域とし、ｎ⁺型のソース領域３６及びｎ⁺型のドレイン領域３８を有するＮチャネルＭＯＳＦＥＴであるリング状ゲートＭＯＳＦＥＴは、リング状ゲート電極３５の電位がローレベルとされてオフのままであり、電流が流れないようにしている。

ホール電荷転送後、転送ゲートＭＯＳＦＥＴをオフ状態にすることにより、フォトダイオードでは再びホール電荷の蓄積が始まり、これは次の転送まで続く。ソース近傍ｐ型領域３７に溜まったホールは、当画素の読み出しのタイミングが来るまで保持される。読み出しのタイミングでリング状ゲート電極３５の電圧が上がり、リング状ゲートＭＯＳＦＥＴがオン状態になると、ソース近傍ｐ型領域３７に溜まったホールにより、リング状ゲートＭＯＳＦＥＴのしきい値電圧が変化し、このしきい値電圧の変化を、ソース電位の変化としてソース電極配線４４を介して読み出す。すなわち、リング状ゲートＭＯＳＦＥＴは光信号出力トランジスタとして動作する。

この後、リング状ゲート電極３５及びソース電極配線４４に高い電圧を印加すると、ソース近傍ｐ型領域３７のポテンシャルが持ち上げられ、ｎウェル３３のバリアを越えて、ホールがｐ型エピタキシャル層３２へ排出される（リセット）。あるいは別の排出方法では、リング状ＭＯＳＦＥＴをオン状態とすることで、ドレインから電流が供給されソース電位が上昇し、ソース近傍ｐ型領域３７のポテンシャルが持ち上げられ、ｎウェル３３のバリアを越えてホールがｐ型エピタキシャル層３２へ排出される（リセット）。

このＣＭＯＳセンサの特徴は、各画素のリング状ゲート電極３５の中心開口部に対応して設けられたソース領域３６の近傍にソース近傍ｐ型領域３７を設け、全画素のフォトダイオード４０に同一の１フレーム期間で露光を行ってフォトダイオード４０の埋め込みのｐ^-型領域３９に電荷を蓄積し、その露光後、ソース近傍ｐ型領域３７に転送ＭＯＳＦＥＴにより、ｐ^-型領域３９に蓄えた電荷を全画素一斉にソース近傍ｐ型領域３７に転送してグローバルシャッタ（一括シャッタ）を実現することにある。信号の読み出しは、各画素単位で順次に行われる。

また、これと同時に、ｐ型の領域自体がソース近傍しかなく、このｐ型のソース近傍領域の濃度を低くすることができるため、低い電圧でリング状ゲート電極３５の下のソース近傍領域３７に蓄積された電荷を基板（ｐ型エピタキシャル層３２）に排出できる。

次に、図１に示した本発明の一実施の形態の要部の構造について更に詳細に説明する。図２及び図３は本発明になる固体撮像素子の要部の第１の実施の形態の断面図を示す。同図中、図１（Ｂ）と同一構成部分には同一符号を付してある。図２において、遮光膜４７を覆うように透明材料により平坦化層６０が形成され、平坦化層６０の表面は平滑になっている。平坦化層６０の内部に図示のようにカラーフィルタ６２を設けると、画素単位で特定の波長のみに感度を持たせることが可能で、ＣＭＯＳセンサのカラー化を実現することができる。

平坦化層６０の更に上方には、フォトダイオードと反対側の方向に向って凸型にマイクロレンズ層６１が形成されている。平坦化層６０の厚みとマイクロレンズ層６１の形状は、可能な限り多くの光をフォトダイオードを構成する埋め込みのｐ^-型領域３９に集光できるように形成配置されている。このように構成された固体撮像素子は、図中、点線の矢印で示すように光が入射すると、平坦化層６０及びマイクロレンズ層６１の集光効果によりフォトダイオード（埋め込みのｐ^-型領域３９）に光が集められ、実効的に開口率を高めたものとなっている。

このとき、マイクロレンズ層６１により集光される光の焦点位置は、フォトダイオード（ｐ^-型領域３９）と遮光膜４７との間の中程に位置してある。これは入射光の入射角が大きくなった場合にも光の利用効率を高めるための工夫であり、その効果について図１０と共に説明する。

まず、遮光膜４７は素子内部に不要な光を侵入させないために必須のもので、開口幅を任意の大きくすることには制限がある。図１０（Ａ）は図２と同様に入射光の焦点位置をフォトダイオード（ｐ^-型領域３９）と遮光膜４７との間の中程に設定した場合の図である。また、入射光の焦点位置をフォトダイオード（埋め込みのｐ^-型領域３９）の表面に設定した場合は、図１０（Ｂ）に示すように、焦点に光を集め、なおかつ遮光膜４７の開口部で光が遮られないようにするために、マイクロレンズ層６１の位置をより上方に設置し、焦点距離を長くとる必要がある。

一方、入射光が斜めに入ってきた場合、図１０（Ｃ）、（Ｄ）に示すように、光の集光位置が横方向にずれてくるが、特に焦点距離が長い図１０（Ｄ）の場合には、横方向のずれ量が大きくなり、従って遮光膜４７により遮られる光の量も多くなってしまう。焦点距離が短い図１０（Ｃ）に示す場合であれば、横方向のずれ量はその分小さく、従って遮光膜４７により遮られる光の量も少なくて済む。

特に、光量の少ない室内などでの撮影のときは、カメラの感度を稼ぐためにカメラレンズの絞りを開放にすることが多い。このとき固体撮像素子に入射される光は斜めの成分が多くなるため、斜め光の利用効率を高めておくことが固体撮像素子の感度向上には必要な条件となる。すなわち、マイクロレンズ層６１により集光される光の焦点位置を図２、図１０（Ａ）、（Ｃ）のようにフォトダイオード（ｐ^-型領域３９）と遮光膜４７との間の中程に位置させることで、入射光の入射角が大きくなった場合にも光の利用効率を高めることが可能となる。

更に、図２においては、リング状ゲート電極配線４３、ソース電極配線（出力線）４４、転送ゲート配線４５等をセンサ外部に導くための第２の配線層４８が設けてあるが、第２の配線層４８の直下には絶縁層４６とは異なる材質の誘電体層４９が敷いてある。通常、絶縁層４６にはＳｉＯ_２などの材料が用いられるが、誘電体層４９にはＳｉＯ_Ｘ（Ｘは０〜２）やＳｉＮといった絶縁層４６とは異なる屈折率を持つ材料を用いている。この誘電体層４９には入射光が各所で乱反射して生じる迷光がフォトダイオード以外の領域に進入することを防ぎ、誤動作やノイズの発生を抑制するといった効果がある。

すなわち、本実施の形態は、絶縁層４６と誘電体層４９とで屈折率差を設けることで、これらの界面で迷光を反射してしまおうという考え方に基づいている。従って、必ずしも誘電体層４９は第２の配線層４８の直下である必要はなく、第２の配線層４８に対して下方に離れていても、上方に離れていても、直上に位置していても効果に変わりはない。

なお、図２において、光の入射方向はＣＭＯＳセンサの表面に対して垂直方向からとなっているが、例えば図３に示すように、開口部４７ａを透過すべき光が遮光膜４７により遮られる、所謂ケラレが発生してしまうこともある。このような現象は、イメージセンサ画角における端部で発生し易く、カメラの構成内容（例えば、カメラレンズのＦ値）によっても、発生の程度が左右される。

この場合でも、図４に示すように、マイクロレンズ層６１の凸部頂点を遮光膜４７の開口部４７ａの中心に対してセンサ表面面内方向に、ずらし量６３だけずらすことにより、ケラレを回避し、所望の光量をフォトダイオードに導くことができる。

図５はイメージセンサの全体像を示した図で、イメージセンサの画素領域７０のうち、画角中央部（撮像領域中央部）の画素７１の拡大図を図６（Ｂ）に示し、画角端部（撮像領域端部）での画素７２の拡大図を図６（Ａ）に示す。画角中央部においては、図６（Ｂ）に示すようにマイクロレンズ層６１の凸部頂点はフォトダイオード４０（ｐ^-型領域３９）の中心に対して一致するように配置される。一方、画角端部においては、図６（Ａ）に示すようにマイクロレンズ層６１の凸部頂点はフォトダイオード４０（ｐ^-型領域３９）の中心に対して表面面内方向にずらし量６３で示す分だけずらして配置される。このように、画素の画角位置に応じてマイクロレンズ層６１の凸部頂点のフォトダイオード４０（ｐ^-型領域３９）の中心に対するずらし量を０から所定値まで適宜設定することで、ケラレを回避し、所望の光量をフォトダイオード４０（ｐ^-型領域３９）に導くことができる。

上記凸部頂点のずらし量６３は、撮像装置全体の光学系に依存する。すなわち、カメラレンズを通して入射される主光線のイメージセンサへの入射角に依存する。例えば、３５ｍｍフィルム換算で焦点距離が５０ｍｍの標準的なカメラレンズを用いた場合、主光線がイメージセンサ画角端部のマイクロレンズ層表面に入射する角度は２３°になる。マイクロレンズ層６１を構成する材料の屈折率は約１.６であるので、主光線はマイクロレンズ層６１の表面で屈折し、フォトダイオード４０（ｐ^-型領域３９）まで１４°の傾きを持って進入することになる。

ここで、最新の技術で作られたイメーザセンサのフォトダイオード４０（ｐ^-型領域３９）の表面からマイクロレンズ層６１の表面までの距離は８μｍ以下程度であるため、画角端部におけるマイクロレンズ層６１の凸部頂点のずらし量６３としては、２μｍ以下とすることで、ケラレの少ない高品質の画像を得ることができるようになる。当然のことながら、イメージセンサ画角中央部の画素７１においては主光線の傾きは常に０°であるので、ずらし量６３は０でよく、周辺画素にいくに従ってずらし量６３を連続的に増加させていくのが望ましい。このように、上記凸部頂点のずらし量６３を０〜２μｍの範囲でイメージセンサ画面中央部から画面端部に向けて連続的に増加させていくことで、画面全体に均一な光感度を持ったＣＭＯＳセンサを構成することができる。

更に、図４においては、マイクロレンズ層６１により集光される光の焦点位置を、フォトダイオード（ｐ^-型領域３９）と遮光膜４７との間の中程に位置してあり、入射光の入射角が大きくなった場合にも、光の利用効率を高めるための工夫が施されている。従って、遮光膜４７により遮られる入射光の量も更に少なくて済む。

このように、上記凸部頂点のずらし量６３を０〜２μｍの範囲でイメージセンサ画面中央部から画面端部に向けて連続的に増加させ、なおかつ、マイクロレンズ層６１により集光される光の焦点位置を、フォトダイオード（ｐ^-型領域３９）と遮光膜４７との間の中程に位置させることで、入射光の入射角が大きくなった場合にも光の利用効率を最大限に高め、画面全体に均一な光感度をもったＣＭＯＳセンサを提供することが可能となる。

次に、図７の断面図と共に本発明の第２の実施の形態の要部の構造について更に詳細に説明する。同図中、図１（Ｂ）と同一構成部分には同一符号を付してある。図７において、遮光膜４７を覆うように透明材料により平坦化層６０が形成され平坦化層６０の表面は平滑になっている。平坦化層６０の内部に図示のようにカラーフィルタ６２を設けると、画素単位で特定の波長のみに感度を持たせることが可能で、ＣＭＯＳセンサのカラー化を実現することができる。

平坦化層６０の更に上方にはフォトダイオードと反対側の方向にむかって凸型にマイクロレンズ層６１が形成されている。平坦化層６０の厚みとマイクロレンズ層６１の形状は可能な限り多くの光をフォトダイオードを構成する埋め込みのｐ^-型領域３９に集光できるように形成配置されている。このような構成にて構成された固体撮像素子は図中矢印で示すように光が入射すると平坦化層６０及びマイクロレンズ層６１の集光効果によりフォトダイオードを構成する埋め込みのｐ^-型領域３９に光が集められ、実効的に開口率を高めたものとなっている。

以上の構成は図２の第１の実施の形態と同様であるが、本実施の形態では更に、図７に示すように、より集光効果を得るために埋め込みのｐ^-型領域３９と平坦化層６０との間に、２つ目のマイクロレンズとして誘電体層４９ｄを埋設した点に特徴がある。本実施の形態によれば、マイクロレンズを２つ有すると共に、遮光膜４７の開口部を通って埋め込みのｐ^-型領域３９に到達する入射光の光路を取り巻くように、大略円筒状の第２の遮光膜４７ｂが設けられているため、第１の実施の形態よりも、より一層フォトダイオードを構成する埋め込みのｐ^-型領域３９への集光効果を高めることができ、実効的に開口率を更に高めることができる。

次に、この第２の実施の形態の要部の製法について、図８及び図９と共に説明する。まず、図８（Ａ）に示すように、遮光膜４７をパターニングして、遮光膜４７の埋め込みのｐ^-型領域３９及びｎ⁺型ドレイン領域３８上の位置に開口部４７ａを設けた後、同図（Ｂ）に示すように、遮光膜４７をマスクとしてエッチングにより開口部５１を穴あけ加工する。続いて、図８（Ｃ）に示すように、遮光膜４７、開口部５１及びｎ⁺型ドレイン領域３８上に、スパッタにより遮光膜４７ｂを成膜する。続いて、図８（Ｄ）に示すように、異方性エッチングにより、遮光膜４７及びｎ⁺型ドレイン領域３８上の不要な遮光膜４７ｂを除去する。

次に、図９（Ａ）に示すように、遮光膜４７上及び開口部５１内にＳＯＧ（Spin On Glass）材料を塗布して誘電体層４９ｃを形成する。続いて、エッチバックにより図９（Ｂ）に示すように、開口部５１内の誘電体層４９ｃに凹部５２を形成する。その後、プラズマＣＶＤ法によるＳｉＮなどの誘電体層４９ｄを、図９（Ｃ）に示すように遮光膜４７ｂ及び４７と誘電体層４９ｃ上に成膜した後、表面をＣＭＰ（Chemical Mechanical Polish）により平坦化することにより、同図（Ｄ）に示すように、開口部５１内の誘電体層４９ｃ上にのみ表面が平坦な誘電体層４９ｄを形成する。ここで誘電体層４９ｄの表面と遮光膜４７の表面の面位置は一致する。この誘電体層４９ｄは、光電変換領域であるｐ^-型領域３９方向に凸となるレンズ部を構成する。

なお、誘電体層４９ｄにレンズ効果を持たせるために、誘電体層４９ｄの材料としては誘電体層４９ｃよりも屈折率の大きい材料を用いればよく、材料はＳＯＧやＳｉＮに限定されるものではない。また、上記のように穴あけ加工する際に、穴の側壁を遮光膜４７ｂで覆うことにより、迷光がフォトダイオードを構成するｐ^-型領域３９以外の領域に進入することを防ぐことが可能で、集光効果を向上できると共に、誤動作やノイズの発生を抑制するという効果を持たせることができる。

なお、遮光膜４７ｂの材質は光を透過しない材料で、かつ、伝導性のあるものがよく、例えば遮光膜４７と共に材料をＴｉＮとすれば、遮光効果と共にドレイン領域３８用の配線電極としても共用可能となり、配線スペースを縮小できるといった効果もある。なお、図７においては省略のため、第二の配線層４８は図示していない。

なお、本発明は以上の実施の形態に限定されるものではなく、例えば、図７の誘電体層４９ｄは２層以上設けてもよい。また、図２〜図４の実施の形態では凸部頂点のずらし量６３を０〜２μｍの範囲でイメージセンサ画面中央部から画面端部に向けて連続的に増加させるように説明したが、段階的に増加させるようにしてもよく、また、画面端部及びその付近のみ凸部頂点のずらし量６３を２μｍとしてもよい。

更に、凸部頂点のずらし量を画面中央部では０とし、画面端部では最大２μｍとする構成と、マイクロレンズ層６１により集光される光の焦点位置を、フォトダイオード（ｐ^-型領域３９）と遮光膜４７との間の中程に位置させる構成とを図７の構成の実施の形態に適用することも可能である。なお、半導体の導電型であるｐ型、ｎ型を以上の実施の形態とは反対導電型に作り、電荷として電子を用い、ポテンシャルの方向を逆にとれば、各実施の形態と全く同じ効果が得られることは勿論である。

本発明の固体撮像素子の一実施の形態の平面図とＸ−Ｘ’線に沿う縦断面図である。本発明の固体撮像素子の要部の第１の実施の形態の断面図である。図２の構成の固体撮像素子に斜めに入射光が入射した場合の光路等の説明図である。図２の構成の固体撮像素子において、マイクロレンズ層の凸部頂点を遮光膜の開口部の中心に対してセンサ表面面内方向にずらした構成を説明する断面図である。本発明の固体撮像素子の全体像を示す図である。本発明の固体撮像素子の一実施の形態における画角端部の画素の拡大図と、画角中央部の画素の拡大図をマイクロレンズ層の凸部頂点との関係で示す図である。本発明の固体撮像素子の要部の第２の実施の形態の断面図である。図７の要部の製造方法の各工程説明用装置断面図（その１）である。図７の要部の製造方法の各工程説明用装置断面図（その２）である。本発明の固体撮像素子において、入射光の焦点位置をフォトダイオードと遮光膜との間の中程に設定した場合と、フォトダイオードの表面に設定した場合の、入射光の光路の説明図である。従来の固体撮像素子の一例の断面図である。

符号の説明

３１ｐ^＋型基板
３２ｐ⁻型エピタキシャル層
３３ｎウェル
３４ゲート酸化膜
３５リング状ゲート電極
３６ｎ⁺型ソース領域
３７ソース近傍ｐ型領域
３８ｎ⁺型ドレイン領域
３９埋め込みのｐ^-型領域
４０フォトダイオード
４６絶縁層
４７、４７ｂ遮光膜
４７ａ遮光膜の開口部
４８第２の配線層
４９、４９ｂ、４９ｃ、４９ｄ誘電体層
６０平坦化層
６１マイクロレンズ層
６２カラーフィルタ
６３ずらし量

Claims

画素毎に被写体の光学像を光電変換して得た電荷を蓄積し、前記蓄積した電荷を各画素から撮像信号として順次出力するグローバルシャッタ型の固体撮像素子であって、
半導体基板上に形成された第１導電型のウェル、及び前記ウェルにおける所定の第１の領域とは異なる第２の領域に形成されて前記ウェルに接続する第２導電型の埋め込み部を有し、前記光学像を光電変換して得た電荷を蓄積するフォトダイオードと、
前記第１の領域上にゲート酸化膜を介して形成されたリング状ゲート電極と、前記リング状ゲート電極の中央開口部に対応する前記ウェル内の領域に形成された第１導電型のソース部と、前記ソース部の周囲に前記リング状ゲート電極の外周に達しないように、かつ、前記ゲート酸化膜に接しないように前記ウェル内に埋め込まれて形成されて前記ソース部に接続し前記フォトダイオードから転送された電荷を蓄積する第２導電型のソース近傍領域部と、前記ウェルにおける前記第１の領域とは異なる第３の領域に前記ソース部及び前記ソース近傍領域部に離間して形成され、前記ウェルに接続する第１導電型のドレイン部とを有し、前記ソース近傍領域部に蓄積された電荷を前記撮像信号として出力するリング状ゲートトランジスタと、
前記第１の領域上に前記リング状ゲート電極の一部を覆うように形成された転送ゲート電極を有し、前記フォトダイオードに蓄積された電荷を前記リング状ゲートトランジスタへ全画素一斉に転送する転送ゲートトランジスタと、
を画素毎に備えると共に、
前記ウェルの上方に、前記フォトダイオード、前記リング状ゲートトランジスタ、及び前記転送ゲートトランジスタを覆うように形成された絶縁層と、
前記絶縁層を覆うように形成され、前記埋め込み部に対応して設けられた開口部を有する遮光膜と、
前記遮光膜の上方に形成され、前記開口部に対応して設けられた、前記埋め込み部のある方向とは反対方向に向かって凸となるレンズ部を有するマイクロレンズ層と、
を全画素共通に備え、
前記転送ゲート電極から前記リング状ゲート電極までの前記ゲート酸化膜の直下の領域であって、かつ、前記埋め込み部から前記ソース近傍領域部に至るまでの領域には前記ウェルが連続して存在していることを特徴とする固体撮像素子。
前記開口部と前記レンズ部との間の領域にカラーフィルタを設けたことを特徴とする請求項１記載の固体撮像素子。
前記絶縁層中に、前記絶縁層とは異なる屈折率を有する１層又は複数層の誘電体層を設けたことを特徴とする請求項１記載の固体撮像素子。
前記絶縁層内で、かつ、前記マイクロレンズ層と前記埋め込み部との間の前記埋め込み部への光入射経路中に、前記絶縁層よりも高い屈折率を有する誘電体材料により構成された、前記埋め込み部のある方向に向かって凸となるレンズ部を埋設したことを特徴とする請求項１記載の固体撮像素子。
前記マイクロレンズ層のレンズ部の焦点位置を、それぞれ画素毎に対応する前記埋め込み部と前記開口部との間の位置に設定したことを特徴とする請求項１乃至４のうちいずれか一項記載の固体撮像素子。
前記マイクロレンズ層におけるレンズ部の頂点位置と前記開口部の中心位置との固体撮像素子表面面内方向のずらし量を、全画素領域の中央部では０とし、かつ、少なくとも全画素領域の端部では所定の最大値に設定したことを特徴とする請求項１乃至５のうちいずれか一項記載の固体撮像素子。