TWI500127B - 薄型化主動感測模組及其製作方法 - Google Patents

Description

薄型化主動感測模組及其製作方法

本發明係有關於一種主動感測模組及其製作方法，尤指一種薄型化主動感測模組及其製作方法。

近年來由於多媒體的蓬勃發展，數位影像的使用已愈趨頻繁，相對應地，許多影像處理裝置的需求也愈來愈多。現今許多數位影像產品中，包括電腦網路攝影機，數位照相機，甚至光學掃描器及影像電話等，皆是經由主動感測器來擷取影像。一般來說，主動感測器可以是電荷耦合元件主動感測晶片或互補式金氧半導體主動感測晶片，其可靈敏地接收待擷取物所發出來的光線，並將此光線轉換為數位訊號。由於這些主動感測晶片需要接收光源，因此其封裝方式與一般電子產品有所不同。

傳統主動感測晶片所使用的封裝技術大部分是採用塑膠無接腳承載器封裝技術或陶瓷無接腳承載器封裝技術。以陶瓷無接腳承載器封裝技術為例，傳統的主動感測晶片封裝結構是由一基座、一主動感測晶片、及一玻璃蓋板所構成。主動感測晶片配置於基座上，並透過打線接合的方式，以使主動感測晶片與基座產生電性連接。此外，玻璃蓋板組裝至基座，並與基座形成一封閉空間來容納主動感測晶片，以用以保護主動感測晶片與導線，而光線則可穿過玻璃蓋板以傳送到主動感測晶片。

然而，公知的主動感測晶片封裝結構中的打線會佔用掉不少空間，導致整體厚度仍然過大，因此如何有效降低主動感測晶片封裝結構的整體厚度已成為該項事業人士所欲解決的重要課題之一。

本發明實施例在於提供一種薄型化主動感測模組，其可應用於具有薄型化空間的電子產品內。

本發明實施例在於提供一種薄型化主動感測模組的製作方法，其可有效降低薄型化主動感測模組的整體厚度。

本發明實施例提供一種薄型化主動感測模組，其包括：一基板單元、一主動感測單元、及一光學單元。基板單元包括一基板本體、多個設置於基板本體底端的第一底端導電焊墊、及多個內埋於基板本體內的第一內埋式導電軌跡，其中基板本體的內部具有至少一晶片容置凹槽，基板本體的外部頂端具有一向下凹陷的光學元件容置槽，且晶片容置凹槽與光學元件容置槽彼此連通。主動感測單元包括至少一內嵌於晶片容置凹槽內的主動感測晶片，其中主動感測晶片的頂端具有至少一主動感測區域及多個電性導通焊墊，且每一個第一內埋式導電軌跡的兩末端分別電性接觸上述多個電性導通焊墊中的至少一個與上述多個第一底端導電焊墊中的至少一個。光學單元包括至少一設置於光學元件容置槽內且遮蔽上述位於晶片容置凹槽內的主動感測晶片的主動感測區域。

本發明實施例提供一種薄型化主動感測模組，其包括：一基板單元、一主動感測單元、及一光阻單元。基板單元包括一基板本體、多個設置於基板本體底端的第一底端導電焊墊、及多個內埋於基板本體內的第一內埋式導電軌跡，其中基板本體的內部具有至少一晶片容置凹槽。主動感測單元包括至少一內嵌於晶片容置凹槽內的主動感測晶片，其中主動感測晶片的頂端具有至少一主動感測區域及多個電性導通焊墊，且每一個第一內埋式導電軌跡的兩末端分別電性接觸上述多個電性導通焊墊中的至少一個與上述多個第一底端導電焊墊中的至少一個。光阻單元包括至少一光阻層，其中光阻層設置於主動感測晶片上且覆蓋主動感測區域。

本發明實施例提供一種薄型化主動感測模組的製作方法，其包括下列步驟：形成一第一部分基板單元，其包括一第一部分基板本體、多個設置於第一部分基板本體底端的第一底端導電焊墊、及多個透過半導體製程以內埋於第一部分基板本體內的第一部分底層導電體，其中第一部分基板本體具有至少一凹槽；將至少一主動感測晶片容置於凹槽內，其中主動感測晶片的底端具有一研磨表面，且主動感測晶片的頂端具有至少一主動感測區域及多個電性導通焊墊；形成至少一光阻層於主動感測晶片上，以覆蓋主動感測區域；形成一第二部分基板單元，其包括一形成於第一部分基板本體上的第二部分基板本體及多個透過半導體製程以內埋於第二部分基板本體內的第一部分頂層導電體，其中第二部分基板本體具有至少一貫穿孔，且凹槽連通於貫穿孔，以形成至少一晶片容置凹槽，其中上述多個第一部分頂層導電體分別連接於上述多個第一部分底層導電體，以分別形成多個第一內埋式導電軌跡，且每一個第一內埋式導電軌跡的兩末端分別電性接觸上述多個電性導通焊墊中的至少一個與上述多個第一底端導電焊墊中的至少一個；移除光阻層，以裸露出主動感測區域；以及，設置至少一光學元件於第二部分基板本體上，以遮蔽上述位於晶片容置凹槽內的主動感測晶片的主動感測區域。

綜上所述，本發明實施例所提供的薄型化主動感測模組及其製作方法，其可透過“將至少一主動感測晶片內嵌於晶片容置凹槽內”的設計，以有效降低本發明薄型化主動感測模組的整體厚度，所以本發明的薄型化主動感測模組可應用於具有薄型化空間的電子產品內。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。

[第一實施例]

請參閱圖1、及圖2A至圖2K所示，其中圖1為流程圖，圖2A至圖2K分別為本發明的製作流程示意圖。由圖1可知，本發明第一實施例提供一種薄型化主動感測模組的製作方法，其至少包括下列幾個步驟(從步驟S100至步驟S110)：

首先，步驟S100為：配合圖1與圖2C所示，形成一第一部分基板單元1’，其包括一第一部分基板本體10’、多個設置於第一部分基板本體10’底端的第一底端導電焊墊11、及多個透過半導體製程以內埋於第一部分基板本體10’內的第一部分底層導電體12’，其中第一部分基板本體10’具有至少一從第一部分基板本體10’的頂端向下凹陷的凹槽100’。再者，第一部分基板單元1’更進一步包括多個設置於第一部分基板本體10’底端的第二底端導電焊墊13及多個透過半導體製程以內埋於第一部分基板本體10’內的第二部分底層導電體14’。

舉例來說，配合圖2A至圖2C所示，上述形成第一部分基板單元1’的步驟中，更進一步包括：

首先，如圖2A所示，透過半導體製程以形成一第一層基板單元1A，其包括一第一層基板本體10A、多個貫穿第一層基板本體10A的第一主導電體12A、及多個貫穿第一層基板本體10A的第一副導電體14A，其中上述多個第一底端導電焊墊11可分別形成於上述多個第一主導電體12A的底部，且上述多個第二底端導電焊墊13可分別形成於上述多個第一副導電體14A的底部。

接著，如圖2B所示，透過半導體製程以形成一第二層基板單元1B，其包括一形成於第一層基板本體10A上的第二層基板本體10B、多個貫穿第二層基板本體10B且分別電性連接於上述多個第一主導電體12A的第二主導電體12B、及多個貫穿第二層基板本體10B且分別電性連接於上述多個第一副導電體14A的第二副導電體14B，其中第二層基板本體10B具有至少一從第二層基板本體10B的頂端向下凹陷的凹陷部100B。

最後，如圖2C所示，透過半導體製程以形成一第三層基板單元1C，其包括一形成於第二層基板本體10B上的第三層基板本體10C、多個貫穿第三層基板本體10C且分別電性連接於上述多個第二主導電體12B的第三主導電體12C、及多個貫穿第三層基板本體10C且分別電性連接於上述多個第二副導電體14B的第三副導電體14C，以完成第一部分基板單元1’的製作，其中第三層基板本體10C具有至少一貫穿第三層基板本體10C的第一貫穿部100C，且第一貫穿部100C連通於凹陷部100B，以形成開放式的凹槽100’。

然而，上述有關第一部分基板單元1’的進一步界定只是用來舉例而已，其並非用以限定本發明。舉凡任何「將第一部分底層導電體12’內埋於第一部分基板本體10’內」及「將至少一開放式凹槽100’形成於第一部分基板本體10’上」的任何方法皆屬於本發明所保護的範疇。

接著，步驟S102為：配合圖1、圖2C、及圖2D所示，將至少一主動感測晶片20容置於凹槽100’內，其中主動感測晶片20的底端具有一研磨表面201，且主動感測晶片20的頂端具有至少一用於進行主動感測的主動感測區域202及多個電性導通焊墊203。舉例來說，由於主動感測晶片20可為一受到保護的內嵌式晶片，所以主動感測晶片20的底部可研磨掉一預定的厚度，藉此以有效降低主動感測晶片20的整體厚度。

然後，步驟S104為：配合圖1及圖2E所示，形成至少一光阻層R於主動感測晶片20上，以覆蓋主動感測區域202。舉例來說，當主動感測晶片20被定位於凹槽100^， 內後，本發明可先將一由半導體製程所製作的光阻層R覆蓋於主動感測區域202上，然後再進行步驟S104後的其它後續製作流程。因此，當本發明進行步驟S104後的其它後續製作流程時，本發明可透過光阻層R的使用，以有效降低(或是說可以完全避免)主動感測晶片20的主動感測區域202受到污染的可能性。

接下來，步驟S106為：配合圖1及圖2I所示，形成一第二部分基板單元1”，其包括一形成於第一部分基板本體10’上的第二部分基板本體10”及多個透過半導體製程以內埋於第二部分基板本體10”內的第一部分頂層導電體12”，其中第二部分基板本體10”具有至少一貫穿孔100”，且凹槽100’連通於貫穿孔100”，以形成至少一晶片容置凹槽100，其中上述多個第一部分頂層導電體12”分別連接於上述多個第一部分底層導電體12’，以分別形成多個第一內埋式導電軌跡12，且每一個第一內埋式導電軌跡12的兩末端分別電性接觸上述多個電性導通焊墊203中的至少一個與上述多個第一底端導電焊墊11中的至少一個。再者，第二部分基板單元1”更進一步包括多個設置於第二部分基板本體10”頂端的頂端導電焊墊15及多個透過半導體製程以內埋於第二部分基板本體10”內的第二部分頂層導電體14”，且上述多個第二部分頂層導電體14”分別連接於上述多個第二部分底層導電體14’，以分別形成多個第二內埋式導電軌跡14，其中每一個第二內埋式導電軌跡14的兩末端分別電性接觸上述多個頂端導電焊墊15中的至少一個與上述多個第二底端導電焊墊13中的至少一個。

舉例來說，配合圖2F至圖2I所示，上述形成第二部分基板單元1”的步驟中，更進一步包括：

首先，如圖2F所示，透過半導體製程以形成一第四層基板單元1D，其包括一形成於第三層基板本體10C上且覆蓋主動感測晶片20的一部分的第四層基板本體10D、多個貫穿第四層基板本體10D且分別電性連接於上述多個第三主導電體12C的第四主導電體12D、多個貫穿第四層基板本體10D且分別電性連接於上述多個第三副導電體14C的第四副導電體14D、及多個分別對應於上述多個第四主導電體12D且分別電性接觸主動感測晶片20的多個電性導通焊墊203的末端導電體12D’，其中第四層基板本體10D具有至少一用於露出光阻層R的第二貫穿部100D。

接著，如圖2G所示，透過半導體製程以形成一第五層基板單元1E，其包括一形成於第四層基板本體10D上的第五層基板本體10E、多個貫穿第五層基板本體10E的第五主導電體12E、及多個貫穿第五層基板本體10E且分別電性連接於上述多個第四副導電體14D的第五副導電體14E，其中每一個第五主導電體12E連接於上述多個第四主導電體12D的其中一個與上述多個末端導電體12D’的其中一個之間，第五層基板本體10E具有至少一貫穿第五層基板本體10E的第三貫穿部100E，且第五層基板本體10E的第三貫穿部100E連通於第四層基板本體10D的第二貫穿部100D。

然後，如圖2H所示，透過半導體製程以形成一第六層基板單元1F，其包括一形成於第五層基板本體10E上的第六層基板本體10F及多個貫穿第六層基板本體10F且分別電性連接於上述多個第五副導電體14E的第六副導電體14F，其中第六層基板本體10F具有至少一貫穿第六層基板本體10F的第四貫穿部100F，且第六層基板本體10F的第四貫穿部100F連通於第五層基板本體10E的第三貫穿部100E。

最後，如圖2I所示，透過半導體製程以形成一第七層基板單元1G，其包括一形成於第六層基板本體10F上的第七層基板本體10G及多個貫穿第七層基板本體10G且分別電性連接於上述多個第六副導電體14F的第七副導電體14G，其中第七層基板本體10G具有至少一貫穿第七層基板本體10G的第五貫穿部100G，且第七層基板本體10G的第五貫穿部100G連通於第六層基板本體10F的第四貫穿部100F。再者，上述多個頂端導電焊墊15可分別形成於上述多個第七副導電體14G的頂部。

然而，上述有關第二部分基板單元1”的進一步界定只是用來舉例而已，其並非用以限定本發明。舉凡任何「將第二部分底層導電體14’內埋於第一部分基板本體10’內」及「將至少一貫穿孔100”貫穿第二部分基板本體10”且連通於凹槽100’」的任何方法皆屬於本發明所保護的範疇。

緊接著，步驟S108為：配合圖1、圖2I、及圖2J所示，移除光阻層R，以裸露出主動感測晶片20的主動感測區域202。

最後，步驟S110為：配合圖1與圖2K所示，設置至少一光學元件30於第二部分基板本體10”上，以遮蔽上述位於晶片容置凹槽100內的主動感測晶片20的主動感測區域202，其中光學元件30位於主動感測晶片20的上方且對應於主動感測晶片20的主動感測區域202，且主動感測晶片20的主動感測區域202面向光學元件30。

請參閱圖2L所示，經由上述步驟S100至步驟S110後，本發明第一實施例可提供一種薄型化主動感測模組，其包括：一基板單元1、一主動感測單元2、及一光學單元3。

再者，基板單元1包括一基板本體10、多個設置於基板本體10底端的第一底端導電焊墊11、及多個內埋於基板本體10內的第一內埋式導電軌跡12，其中基板本體10的內部具有至少一從基板本體10的頂端朝向基板本體10底端的方向凹陷的晶片容置凹槽100。

此外，主動感測單元2包括至少一內嵌於晶片容置凹槽100內的主動感測晶片20，其中主動感測晶片20的底端具有一研磨表面201，主動感測晶片20的頂端具有至少一主動感測區域202及多個電性導通焊墊203，且每一個第一內埋式導電軌跡12的兩末端分別電性接觸上述多個電性導通焊墊203中的至少一個與上述多個第一底端導電焊墊11中的至少一個。此外，基板單元1更進一步包括多個設置於基板本體10頂端的頂端導電焊墊15、多個設置於基板本體10底端的第二底端導電焊墊13、及多個內埋於基板本體10內的第二內埋式導電軌跡14，且每一個第二內埋式導電軌跡14的兩末端分別電性接觸上述多個頂端導電焊墊15中的至少一個與上述多個第二底端導電焊墊13中的至少一個。

另外，光學單元3包括至少一設置於基板本體10的頂端上且遮蔽晶片容置凹槽100的光學元件30，其中光學元件30位於主動感測晶片20的上方且對應於主動感測晶片20的主動感測區域202，且主動感測晶片20的主動感測區域202面向光學元件30。

再者，本發明第一實施例的薄型化主動感測模組可更進一步包括多個設置於基板本體10頂端且選擇性電性連接於上述多個頂端導電焊墊15的主動元件A(或被動元件)，且薄型化主動感測模組可透過多個導電錫球B(或金屬凸塊)以電性連接於一主電路板M上。

[第二實施例]

請參閱圖3所示，本發明第二實施例提供一種薄型化主動感測模組，其包括：一基板單元1、一主動感測單元2、及一光學單元3。由圖3與圖2L的比較可知，本發明第二實施例與第一實施例最大的差別在於：在第二實施例中，基板本體10具有至少一從基板本體10的頂端向下凹陷的光學元件容置槽101，光學元件容置槽101位於晶片容置凹槽100的上方且連通於晶片容置凹槽100，且光學元件30可定位在光學元件容置槽101內。換言之，基板本體10的外部頂端具有一向下凹陷的光學元件容置槽101，且晶片容置凹槽100與光學元件容置槽101彼此連通。光學元件30可設置於光學元件容置槽101內，以遮蔽上述位於晶片容置凹槽101內的主動感測晶片20的主動感測區域202。因此，本發明可透過將光學元件30的一部分或全部內埋於光學元件容置槽101的方式，以有效降低薄型化主動感測模組的整體高度。

[第三實施例]

請參閱圖4所示，本發明第三實施例提供一種薄型化主動感測模組，其包括：一基板單元1、一主動感測單元2、及一光學單元3。由圖4與圖3的比較可知，本發明第三實施例與第二實施例最大的差別在於：在第三實施例中，基板本體10具有一形成於主動感測晶片20下方且貫穿基板本體10的導通孔102及一填充於導通孔102內的散熱體103，且散熱體103可接觸主動感測晶片20的研磨表面201。因此，主動感測晶片20所產生的熱量可經由散熱體103導引至外界，以有效提升薄型化主動感測模組的散熱效果。

[第四實施例]

請參閱圖5所示，本發明第四實施例提供一種薄型化主動感測模組，其包括：一基板單元1、一主動感測單元2、及一光學單元3。由圖5與圖4的比較可知，本發明第四實施例與第三實施例最大的差別在於：在第四實施例中，基板單元1包括多個設置於基板本體10側端的第一側端導電焊墊16，且上述多個第一側端導電焊墊16分別接觸上述多個第一內埋式導電軌跡12且分別電性連接於上述多個第一底端導電焊墊11。再者，基板單元1更進一步包括多個設置於基板本體10側端的第二側端導電焊墊17，且上述多個第二側端導電焊墊17分別接觸上述多個第二內埋式導電軌跡14且分別電性連接於上述多個第二底端導電焊墊13。換言之，第四實施例的薄型化主動感測模組可選擇性使用上述多個第一底端導電焊墊11與上述多個第二底端導電焊墊13來進行“底面電性導通”或使用上述多個第一側端導電焊墊16與上述多個第二側端導電焊墊17來進行“側面電性導通”。

[實施例的可能功效]

綜上所述，本發明實施例所提供的薄型化主動感測模組及其製作方法，其可透過“將至少一主動感測晶片內嵌於晶片容置凹槽內”的設計，以有效降低本發明薄型化主動感測模組的整體厚度，所以本發明的薄型化主動感測模組可應用於具有薄型化空間的電子產品內。

以上所述僅為本發明之較佳可行實施例，非因此侷限本發明之專利範圍，故舉凡運用本發明說明書及圖式內容所為之等效技術變化，均包含於本發明之範圍內。

1．．．基板單元

1’．．．第一部分基板單元

1A．．．第一層基板單元

1B．．．第二層基板單元

1C．．．第三層基板單元

1”．．．第二部分基板單元

1D．．．第四層基板單元

1E．．．第五層基板單元

1F．．．第六層基板單元

1G．．．第七層基板單元

10．．．基板本體

10’．．．第一部分基板本體

10A．．．第一層基板本體

10B．．．第二層基板本體

10C．．．第三層基板本體

10”．．．第二部分基板本體

10D．．．第四層基板本體

10E．．．第五層基板本體

10F．．．第六層基板本體

10G．．．第七層基板本體

100．．．晶片容置凹槽

100’．．．凹槽

100B．．．凹陷部

100C．．．第一貫穿部

100”．．．貫穿孔

100D．．．第二貫穿部

100E．．．第三貫穿部

100F．．．第四貫穿部

100G．．．第五貫穿部

101．．．光學元件容置槽

102．．．導通孔

103．．．散熱體

11．．．第一底端導電焊墊

12．．．第一內埋式導電軌跡

12’．．．第一部分底層導電體

12A．．．第一主導電體

12B．．．第二主導電體

12C．．．第三主導電體

12”．．．第一部分頂層導電體

12D．．．第四主導電體

12D’．．．末端導電體

12E．．．第五主導電體

13．．．第二底端導電焊墊

14．．．第二內埋式導電軌跡

14’．．．第二部分底層導電體

14A．．．第一副導電體

14B．．．第二副導電體

14C．．．第三副導電體

14”．．．第二部分頂層導電體

14D．．．第四副導電體

14E．．．第五副導電體

14F．．．第六副導電體

14G．．．第七副導電體

15．．．頂端導電焊墊

16．．．第一側端導電焊墊

17．．．第二側端導電焊墊

2．．．主動感測單元

20．．．主動感測晶片

201．．．研磨表面

202．．．主動感測區域

203．．．電性導通焊墊

3．．．光學單元

30．．．光學元件

A．．．主動元件

B．．．導電錫球

M．．．主電路板

R．．．光阻層

圖1為本發明薄型化主動感測模組的製作方法的第一實施例的流程圖。

圖2A至圖2K分別為本發明薄型化主動感測模組的製作方法的第一實施例的製作流程示意圖。

圖2L為本發明薄型化主動感測模組的第一實施例的側視示意圖。

圖3為本發明薄型化主動感測模組的第二實施例的側視示意圖。

圖4為本發明薄型化主動感測模組的第三實施例的側視示意圖。

圖5為本發明薄型化主動感測模組的第四實施例的側視示意圖。

1．．．基板單元

10．．．基板本體

100．．．晶片容置凹槽

11．．．第一底端導電焊墊

12．．．第一內埋式導電軌跡

13．．．第二底端導電焊墊

14．．．第二內埋式導電軌跡

15．．．頂端導電焊墊

2．．．主動感測單元

20．．．主動感測晶片

201．．．研磨表面

202．．．主動感測區域

203．．．電性導通焊墊

3．．．光學單元

30．．．光學元件

A．．．主動元件

B．．．導電錫球

M．．．主電路板

Claims (9)

1. 一種薄型化主動感測模組，其包括：一基板單元，其包括一基板本體、多個設置於該基板本體底端的第一底端導電焊墊、及多個內埋於該基板本體內的第一內埋式導電軌跡，其中該基板本體的內部具有至少一晶片容置凹槽，該基板本體的外部頂端具有一向下凹陷的光學元件容置槽，且該晶片容置凹槽與該光學元件容置槽彼此連通；一主動感測單元，其包括至少一內嵌於上述至少一晶片容置凹槽內的主動感測晶片，其中上述至少一主動感測晶片的底端具有一研磨表面，上述至少一主動感測晶片的頂端具有至少一主動感測區域及多個電性導通焊墊，且每一個第一內埋式導電軌跡的兩末端分別電性接觸上述多個電性導通焊墊中的至少一個與上述多個第一底端導電焊墊中的至少一個；以及一光學單元，其包括至少一設置於該光學元件容置槽內且遮蔽上述位於該晶片容置凹槽內的主動感測晶片的主動感測區域。
2. 如申請專利範圍第1項所述之薄型化主動感測模組，其中該基板本體具有一形成於上述至少一主動感測晶片下方且貫穿該基板本體的導通孔及一填充於該導通孔內的散熱體，且該散熱體接觸上述至少一主動感測晶片的研磨表面。
3. 如申請專利範圍第1項所述之薄型化主動感測模組，其中該基板單元包括多個設置於該基板本體側端的第一側端導電焊墊，且上述多個第一側端導電焊墊分別接觸上 述多個第一內埋式導電軌跡且分別電性連接於上述多個第一底端導電焊墊。
4. 如申請專利範圍第1項所述之薄型化主動感測模組，其中該基板單元包括多個設置於該基板本體頂端的頂端導電焊墊、多個設置於該基板本體底端的第二底端導電焊墊、及多個內埋於該基板本體內的第二內埋式導電軌跡，且每一個第二內埋式導電軌跡的兩末端分別電性接觸上述多個頂端導電焊墊中的至少一個與上述多個第二底端導電焊墊中的至少一個。
5. 如申請專利範圍第4項所述之薄型化主動感測模組，其中該基板單元包括多個設置於該基板本體側端的第二側端導電焊墊，且上述多個第二側端導電焊墊分別接觸上述多個第二內埋式導電軌跡且分別電性連接於上述多個第二底端導電焊墊。
6. 如申請專利範圍第1項所述之薄型化主動感測模組，其中上述至少一主動感測晶片的主動感測區域面向上述至少一光學元件。
7. 一種薄型化主動感測模組，其包括：一基板單元，其包括一基板本體、多個設置於該基板本體底端的第一底端導電焊墊、及多個內埋於該基板本體內的第一內埋式導電軌跡，其中該基板本體的內部具有至少一晶片容置凹槽；一主動感測單元，其包括至少一內嵌於上述至少一晶片容置凹槽內的主動感測晶片，其中上述至少一主動感測晶片的底端具有一研磨表面，上述至少一主動感測晶片的頂端具有至少一主動感測區域及多個電性導通 焊墊，且每一個第一內埋式導電軌跡的兩末端分別電性接觸上述多個電性導通焊墊中的至少一個與上述多個第一底端導電焊墊中的至少一個；以及一光阻單元，其包括至少一光阻層，其中上述至少一光阻層設置於上述至少一主動感測晶片上且覆蓋該主動感測區域。
8. 如申請專利範圍第7項所述之薄型化主動感測模組，其中該基板本體具有一形成於上述至少一主動感測晶片下方且貫穿該基板本體的導通孔及一填充於該導通孔內的散熱體，且該散熱體接觸上述至少一主動感測晶片的研磨表面。
9. 一種薄型化主動感測模組的製作方法，其包括下列步驟：形成一第一部分基板單元，其包括一第一部分基板本體、多個設置於該第一部分基板本體底端的第一底端導電焊墊、及多個透過半導體製程以內埋於該第一部分基板本體內的第一部分底層導電體，其中該第一部分基板本體具有至少一凹槽；將至少一主動感測晶片容置於上述至少一凹槽內，其中上述至少一主動感測晶片的底端具有一研磨表面，上述至少一主動感測晶片的頂端具有至少一主動感測區域及多個電性導通焊墊；形成至少一光阻層於上述至少一主動感測晶片上，以覆蓋該主動感測區域；形成一第二部分基板單元，其包括一形成於該第一部分基板本體上的第二部分基板本體及多個透過半導體製 程以內埋於該第二部分基板本體內的第一部分頂層導電體，其中該第二部分基板本體具有至少一貫穿孔，且上述至少一凹槽連通於上述至少一貫穿孔，以形成至少一晶片容置凹槽，其中上述多個第一部分頂層導電體分別連接於上述多個第一部分底層導電體，以分別形成多個第一內埋式導電軌跡，且每一個第一內埋式導電軌跡的兩末端分別電性接觸上述多個電性導通焊墊中的至少一個與上述多個第一底端導電焊墊中的至少一個；移除上述至少一光阻層，以裸露出上述至少一主動感測區域；以及設置至少一光學元件於該第二部分基板本體上，以遮蔽上述位於該晶片容置凹槽內的主動感測晶片的主動感測區域。