CN104916577A - 斜孔刻蚀方法 - Google Patents
斜孔刻蚀方法 Download PDFInfo
- Publication number
- CN104916577A CN104916577A CN201410095205.2A CN201410095205A CN104916577A CN 104916577 A CN104916577 A CN 104916577A CN 201410095205 A CN201410095205 A CN 201410095205A CN 104916577 A CN104916577 A CN 104916577A
- Authority
- CN
- China
- Prior art keywords
- inclined hole
- silicon chip
- silicon wafer
- etching
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 95
- 238000005530 etching Methods 0.000 title claims abstract description 80
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 113
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 113
- 239000010703 silicon Substances 0.000 claims abstract description 113
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000008021 deposition Effects 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims description 43
- 239000007789 gas Substances 0.000 claims description 27
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000003595 mist Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 244000025254 Cannabis sativa Species 0.000 abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 238000001259 photo etching Methods 0.000 abstract 1
- 230000001351 cycling effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- -1 and by step S2 Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种斜孔刻蚀方法，其包括以下步骤：S1，将硅片正面键合在SiO2衬底上，并通过光刻曝光在硅片背面上形成具有刻蚀图形的掩膜；S2，对硅片交替进行刻蚀作业和沉积作业，同时，减小单次沉积作业的工艺时间与单次刻蚀作业的工艺时间的比值，以在硅片背面上形成具有预设刻蚀深度且倾斜角度大于90°的斜孔；S3，去除硅片背面上的掩膜，并将硅片正面与SiO2衬底去键合；然后，翻转硅片且将其背面键合在SiO2衬底上；S4，自硅片正面对硅片的厚度进行整体减薄，以使所述斜孔的底部完全暴露。本发明提供的斜孔刻蚀方法，其不仅能够获得倾斜角度小于90°的斜孔，而且还可以避免出现斜孔底部“长草”的现象。
Description
技术领域
本发明涉及微电子技术领域，特别涉及一种斜孔刻蚀方法。
背景技术
随着MEMS器件和MEMS系统被越来越广泛地应用于汽车和消费电子领域，以及TSV通孔刻蚀（Through Silicon Etch）技术在未来封装领域的广阔前景，干法等离子体深硅刻蚀工艺逐渐成为MEMS加工领域及TSV技术中最炙手可热的工艺之一。例如，如图1所示，在CIS封装工艺中，首先将厚度为50～150um的硅片2键合在SiO2（二氧化硅）衬底1上；然后采用刻蚀工艺在硅片2上刻蚀出斜孔21，要求该斜孔21完全贯穿硅片2的厚度，且倾斜角度达到80°，所谓倾斜角度，是指180°减去斜孔21的孔壁与底面之间的夹角a而获得的差值，亦为斜孔21的孔壁与斜孔21的轴线之间的夹角b，且该斜孔21的上端开口大于下端开口。
目前主流的深硅刻蚀工艺为德国Robert Bosch公司发明的Bosch工艺或在Bosch工艺上进行的优化。其主要特点为：整个刻蚀过程为一个循环单元的多次重复，该循环单元包括刻蚀作业和沉积作业，即整个刻蚀过程是刻蚀作业与沉积作业的交替循环。常用的工艺参数如下：刻蚀作业与沉积作业交替循环150次，且在沉积作业中，刻蚀气体为C4F8，且流量为100sccm；腔室压力为50mT；激励功率为2000W；偏压功率为0W（即，偏压电源未开启）；腔室温度20℃；单次作业的工艺时间为2s。在刻蚀作业中，刻蚀气体为SF6，且流量为200sccm；腔室压力为50mT；激励功率为2000W；偏压功率为20W；腔室温度20℃；单次作业的工艺时间为3s。
进行Bosch工艺并采用上述工艺参数获得的斜孔如图2所示，由图可知，斜孔内底部出现“长草”现象。这是因为：上述Bosch工艺中沉积作业的时间相对于刻蚀作业较长，通过实验表明，这在斜孔的倾斜角度低于88°时均会出现“长草”现象。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种斜孔刻蚀方法，其不仅能够获得倾斜角度小于90°的斜孔，而且还可以避免出现斜孔底部“长草”的现象。
为实现本发明的目的而提供一种斜孔刻蚀方法，包括以下步骤：
S1，将硅片正面键合在SiO2衬底上，并通过光刻曝光在硅片背面上形成具有刻蚀图形的预定厚度的掩膜；
S2，对所述硅片交替进行刻蚀作业和沉积作业，同时减小单次沉积的工艺时间与单次刻蚀的工艺时间的比值，以在所述硅片背面上形成具有预设刻蚀深度且倾斜角度大于90°的斜孔；
S3，去除所述硅片背面上的掩膜，并将所述硅片正面与所述SiO2衬底去键合；然后，翻转所述硅片且将其背面键合在SiO2衬底上；
S4，自所述硅片正面对所述硅片的厚度进行整体减薄，以使所述斜孔的底部完全暴露。
优选的，所述单次沉积作业的工艺时间与单次刻蚀作业的工艺时间的比值不大于2:5。
优选的，在步骤S1中，所述硅片的厚度比实际需要的目标厚度大10～100μm。
优选的，所述沉积作业和所述刻蚀作业交替循环的次数为50～500次。
优选的，在步骤S3中，采用丙酮湿法去胶或者采用等离子体去胶机进行干法去胶的方式去除所述硅片背面上的掩膜。
优选的，在步骤S4中，采用物理减薄自所述硅片正面对所述硅片的厚度进行整体减薄。
优选的，在步骤S4中，采用等离子体干法刻蚀工艺减薄的方式自所述硅片正面对所述硅片的厚度进行整体减薄。
优选的，所述等离子体干法刻蚀工艺的工艺参数包括：腔室压力为70mT；激励功率为2500W；偏压功率为50W；工艺气体为主刻蚀气体和辅助气体的混合气体，其中，所述主刻蚀气体为SF6，且SF6的流量为200sccm；所述辅助气体为O2，且O2的流量为50sccm；腔室温度为0℃。
优选的，在步骤S2中，所述沉积作业的工艺参数包括：腔室压力为50mT；激励功率为2000W；偏压功率为0W；沉积气体为C4F8，且C4F8的流量为100sccm；工艺时间为2s；循环次数为100次；腔室温度为40℃；所述刻蚀作业的工艺参数包括：腔室压力为50mT；激励功率为2000W；偏压功率为30W；刻蚀气体为SF6，且SF6的流量为200sccm；工艺时间为5s；循环次数为100次；腔室温度为40℃。
优选的，在完成步骤S4之后，所述硅片的厚度为50～150μm。
本发明具有以下有益效果：
本发明提供的斜孔刻蚀方法，其通过步骤S1将硅片正面键合在SiO2衬底上，并通过步骤S2对硅片交替进行刻蚀作业和沉积作业，可以在硅片背面上形成具有预设刻蚀深度且倾斜角度大于90°的斜孔；然后，通过步骤S3将硅片正面与SiO2衬底去键合，可以实现翻转硅片；最后，通过步骤S4自硅片正面对硅片的厚度进行整体减薄，以使斜孔的底部完全暴露，即，斜孔贯穿硅片的厚度。由此可知，通过使整个刻蚀过程采用刻蚀作业与沉积作业的交替循环，可以实现自硅片背面刻蚀倾斜角度大于90°的斜孔，可以避免斜孔底部出现“长草”现象；在完成整个刻蚀过程之后，通过翻转硅片即可获得倾斜角度小于90°的斜孔。
附图说明
图1为封装工艺中要求获得的理想斜孔的截面图；
图2为采用现有Bosch工艺进行刻蚀获得的斜孔的电镜扫描图；
图3为本发明提供的斜孔刻蚀方法的原理框图；
图4为在完成本发明提供的斜孔刻蚀方法的步骤S1之后斜孔的截面图；
图5A为在完成本发明提供的斜孔刻蚀方法的步骤S2之后斜孔的截面图；
图5B为在完成本发明提供的斜孔刻蚀方法的步骤S2之后斜孔的电镜扫描图；
图6为在完成本发明提供的斜孔刻蚀方法的步骤S3之后斜孔的截面图；以及
图7为在完成本发明提供的斜孔刻蚀方法的步骤S4之后斜孔的截面图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的斜孔刻蚀方法进行详细描述。
下面针对本发明提供的斜孔刻蚀方法进行详细的描述。具体地，图3为本发明提供的斜孔刻蚀方法的原理框图。请参阅图3，该斜孔刻蚀方法包括以下步骤：
S1，将硅片正面键合在SiO2衬底上，并通过光刻曝光在硅片背面上形成具有刻蚀图形的掩膜；
S2，对硅片交替进行刻蚀作业和沉积作业，同时，减小单次沉积作业的工艺时间与单次刻蚀作业的工艺时间的比值，以在硅片背面上形成具有预设刻蚀深度且倾斜角度大于90°的斜孔；
S3，去除硅片背面上的掩膜，并将硅片正面与SiO2衬底去键合；然后，翻转硅片且将其背面键合在SiO2衬底上；
S4，自硅片正面对硅片的厚度进行整体减薄，以使斜孔的底部完全暴露。
在步骤S1中，如图4所示，首先采用键合机将硅片2的正面22键合在SiO2衬底1上，即，硅片2的正面22朝下，而硅片2的背面23朝上。其中，硅片正面即为完成斜孔刻蚀工艺之后需要朝上的硅片表面；而硅片背面即为背离正面的硅片表面。然后，通过光刻曝光在硅片背面23上形成具有刻蚀图形的掩膜3（例如光刻胶等）。
容易理解，由于在后续的步骤S4中需要对硅片的厚度进行整体减薄，因此，在步骤S1中硅片的厚度H1应大于实际需要的目标厚度H3（如图7所示）。所谓目标厚度，是指在完成斜孔刻蚀工艺之后希望获得的硅片厚度。优选的，在步骤S1中，硅片的厚度H1比所需的目标厚度H3大10～100μm。
在步骤S2中，如图5A所示，对硅片2交替进行刻蚀作业和沉积作业。具体地，整个刻蚀过程为一个循环单元的多次重复，该循环单元包括刻蚀作业和沉积作业，即整个刻蚀过程是刻蚀作业与沉积作业的交替循环。其中，沉积作业用于在斜孔孔壁上沉积聚合物；刻蚀作业用于对斜孔孔壁进行刻蚀。在实际应用中，可以先进行沉积作业，后进行刻蚀作业；或者，也可以先进行刻蚀作业，后进行沉积作业，二者的先后顺序可以根据具体情况设定。
具体地，在将设置有硅片的SiO2衬底放入反应腔室之后，开始交替循环进行沉积作业与刻蚀作业，直至在硅片背面上形成具有预设刻蚀深度的斜孔。优选的，沉积作业和刻蚀作业交替循环的次数为50～500次。
其中，该沉积作业的具体流程至少包括以下步骤：向反应腔室内通入沉积气体，例如C4F8或C2F4；开启激励电源（例如射频电源），以在反应腔室内产生等离子体。优选的，沉积作业的工艺参数包括：腔室压力为50mT；激励功率为2000W；偏压功率为0W；沉积气体为C4F8，且C4F8的流量为100sccm；工艺时间为2s；循环次数为100次；腔室温度为40℃。
该刻蚀作业的具体流程至少包括以下步骤：停止向反应腔室内通入沉积气体，同时向反应腔室内输入刻蚀气体；开启激励电源（例如射频电源），以在反应腔室内产生等离子体；开启偏压电源以向衬底施加偏压功率。该刻蚀气体可以为SF6。优选的，刻蚀作业的工艺参数包括：腔室压力为50mT；激励功率为2000W；偏压功率为30W；刻蚀气体为SF6，且SF6的流量为200sccm；工艺时间为5s；循环次数为100次；腔室温度为40℃。
本步骤所采用的对硅片交替进行刻蚀作业和沉积作业的刻蚀过程与现有技术的区别在于：现有技术的刻蚀过程中，单次沉积作业的工艺时间与单次刻蚀作业的工艺时间的比值通常在2:3，与之相比，在本步骤所采用的刻蚀过程中，减小了单次沉积作业的工艺时间与单次刻蚀作业的工艺时间的比值，以在硅片背面上形成倾斜角度大于90°的斜孔，优选的，该比值不大于2:5。
完成步骤S2之后获得的斜孔如图5A和5B所示，由图可知，在硅片背面23上形成有斜孔21，该斜孔21的孔壁与底面之间的夹角a1小于90°，即，斜孔21的倾斜角度为180°减去该夹角a1的差值，由此可知，斜孔21的倾斜角度大于90°。此外，斜孔21未完全贯穿硅片2的厚度，即，斜孔21的预设刻蚀深度应小于硅片2的厚度H1，如图5A所示，在完成步骤S2之后，斜孔21的底面与硅片正面22之间的厚度为H2。
通过减小单次沉积作业的工艺时间与单次刻蚀作业的工艺时间的比值，可以相对于刻蚀作业缩短沉积作业的总工艺时间，即，在刻蚀斜孔的过程中，增强刻蚀效果而减弱沉积效果，从而可以避免在斜孔底部出现“长草”的现象。此外，通过使整个刻蚀过程采用刻蚀作业与沉积作业的交替循环，可以实现针对上端开口大于下端开口的斜孔具有较大的工艺窗口，从而很容易获得倾斜角度大于90°的斜孔。
在步骤S3中，如图6所示，可以采用丙酮湿法去胶或者采用等离子体去胶机进行干法去胶的方式去除硅片背面23上的掩膜3，并将硅片正面22与SiO2衬底去键合，即，使二者相互脱离；然后，翻转硅片2且将其背面23键合在SiO2衬底上。在完成步骤S3之后，硅片正面22朝上，而硅片背面23朝下，此时斜孔21的倾斜角度因硅片2的翻转而改变，即：步骤S3中斜孔21的倾斜角度a2是步骤S3中斜孔21的倾斜角度a1的补角，也就是说，a1+a2=180°。因此，在完成步骤S3之后，斜孔21的倾斜角度大于90°。
在步骤S4中，可以采用物理减薄或者采用等离子体干法刻蚀工艺减薄的方式自硅片正面对硅片的厚度进行整体减薄。完成步骤S4之后获得的斜孔如图7所示，由图可知，在完成步骤S4之后，硅片2的厚度H3即为希望获得的目标厚度。容易理解，在保证获得目标厚度的前提下，进行整体减薄之后硅片厚度的变化量应大于斜孔21的底面与硅片正面22之间的厚度为H2，以保证斜孔21能够贯穿硅片2的厚度，从而使其底部完全暴露。优选的，在完成步骤S4之后，硅片的厚度，即，希望获得的目标厚度为50～150μm。
另外，在采用等离子体干法刻蚀工艺减薄的方式自硅片正面对硅片的厚度进行整体减薄时，优选的，该等离子体干法刻蚀工艺的工艺参数包括：腔室压力为70mT；激励功率为2500W；偏压功率为50W；工艺气体为主刻蚀气体和辅助气体的混合气体，其中，主刻蚀气体为SF6，且SF6的流量为200sccm；辅助气体为O2，且O2的流量为50sccm；腔室温度为0℃。
综上所述，本发明提供的斜孔刻蚀方法，其通过步骤S1将硅片正面键合在SiO2衬底上，并通过步骤S2对硅片交替进行刻蚀作业和沉积作业，可以在硅片背面上形成具有预设刻蚀深度且倾斜角度大于90°的斜孔；然后，通过步骤S3将硅片正面与SiO2衬底去键合，可以实现翻转硅片；最后，通过步骤S4自硅片正面对硅片的厚度进行整体减薄，以使斜孔的底部完全暴露，即，斜孔贯穿硅片的厚度。由此可知，通过使整个刻蚀过程采用刻蚀作业与沉积作业的交替循环，可以实现自硅片背面刻蚀倾斜角度大于90°的斜孔，可以避免斜孔底部出现“长草”现象；在完成整个刻蚀过程之后，通过翻转硅片即可获得倾斜角度小于90°的斜孔。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种斜孔刻蚀方法，其特征在于，包括以下步骤：
S1，将硅片正面键合在SiO2衬底上，并通过光刻曝光在硅片背面上形成具有刻蚀图形的预定厚度的掩膜；
S2，对所述硅片交替进行刻蚀作业和沉积作业，同时减小单次沉积的工艺时间与单次刻蚀的工艺时间的比值，以在所述硅片背面上形成具有预设刻蚀深度且倾斜角度大于90°的斜孔；
S3，去除所述硅片背面上的掩膜，并将所述硅片正面与所述SiO2衬底去键合；然后，翻转所述硅片且将其背面键合在SiO2衬底上；
S4，自所述硅片正面对所述硅片的厚度进行整体减薄，以使所述斜孔的底部完全暴露。
2.如权利要求1所述的斜孔刻蚀方法，其特征在于，所述单次沉积作业的工艺时间与单次刻蚀作业的工艺时间的比值不大于2:5。
3.如权利要求1所述的斜孔刻蚀方法，其特征在于，在步骤S1中，所述硅片的厚度比实际需要的目标厚度大10～100μm。
4.如权利要求1所述的斜孔刻蚀方法，其特征在于，所述沉积作业和所述刻蚀作业交替循环的次数为50～500次。
5.如权利要求1所述的斜孔刻蚀方法，其特征在于，在步骤S3中，采用丙酮湿法去胶或者采用等离子体去胶机进行干法去胶的方式去除所述硅片背面上的掩膜。
6.如权利要求1所述的斜孔刻蚀方法，其特征在于，在步骤S4中，采用物理减薄自所述硅片正面对所述硅片的厚度进行整体减薄。
7.如权利要求1所述的斜孔刻蚀方法，其特征在于，在步骤S4中，采用等离子体干法刻蚀工艺减薄的方式自所述硅片正面对所述硅片的厚度进行整体减薄。
8.如权利要求7所述的斜孔刻蚀方法，其特征在于，所述等离子体干法刻蚀工艺的工艺参数包括：腔室压力为70mT；激励功率为2500W；偏压功率为50W；工艺气体为主刻蚀气体和辅助气体的混合气体，其中，所述主刻蚀气体为SF6，且SF6的流量为200sccm；所述辅助气体为O2，且O2的流量为50sccm；腔室温度为0℃。
9.如权利要求1所述的斜孔刻蚀方法，其特征在于，在步骤S2中，所述沉积作业的工艺参数包括：腔室压力为50mT；激励功率为2000W；偏压功率为0W；沉积气体为C4F8，且C4F8的流量为100sccm；工艺时间为2s；循环次数为100次；腔室温度为40℃；
所述刻蚀作业的工艺参数包括：腔室压力为50mT；激励功率为2000W；偏压功率为30W；刻蚀气体为SF6，且SF6的流量为200sccm；工艺时间为5s；循环次数为100次；腔室温度为40℃。
10.如权利要求1所述的斜孔刻蚀方法，其特征在于，在完成步骤S4之后，所述硅片的厚度为50～150μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410095205.2A CN104916577B (zh) | 2014-03-14 | 2014-03-14 | 斜孔刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410095205.2A CN104916577B (zh) | 2014-03-14 | 2014-03-14 | 斜孔刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104916577A true CN104916577A (zh) | 2015-09-16 |
| CN104916577B CN104916577B (zh) | 2018-08-24 |
Family
ID=54085547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410095205.2A Active CN104916577B (zh) | 2014-03-14 | 2014-03-14 | 斜孔刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104916577B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106564855A (zh) * | 2015-10-08 | 2017-04-19 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种深硅刻蚀方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101599477A (zh) * | 2008-06-06 | 2009-12-09 | 恩益禧电子股份有限公司 | 半导体装置及制造该半导体装置的方法 |
| US20100032764A1 (en) * | 2008-08-08 | 2010-02-11 | Paul Stephen Andry | Through silicon via and method of fabricating same |
| JP2010182734A (ja) * | 2009-02-03 | 2010-08-19 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、及び電子機器 |
-
2014
- 2014-03-14 CN CN201410095205.2A patent/CN104916577B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101599477A (zh) * | 2008-06-06 | 2009-12-09 | 恩益禧电子股份有限公司 | 半导体装置及制造该半导体装置的方法 |
| US20100032764A1 (en) * | 2008-08-08 | 2010-02-11 | Paul Stephen Andry | Through silicon via and method of fabricating same |
| JP2010182734A (ja) * | 2009-02-03 | 2010-08-19 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、及び電子機器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106564855A (zh) * | 2015-10-08 | 2017-04-19 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种深硅刻蚀方法 |
| CN106564855B (zh) * | 2015-10-08 | 2019-05-31 | 北京北方华创微电子装备有限公司 | 一种深硅刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104916577B (zh) | 2018-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104658962B (zh) | 通孔的形成方法 | |
| JPWO2011102140A1 (ja) | 半導体装置の製造方法 | |
| JP2019501489A (ja) | 傾斜イオンビームを用いて空洞を満たすための装置及び技術 | |
| TWI687998B (zh) | 製造半導體結構的方法 | |
| CN103811331B (zh) | 一种具有倾斜侧壁刻蚀孔的刻蚀方法 | |
| CN104952788B (zh) | 一种斜孔刻蚀方法 | |
| CN107611027A (zh) | 一种改善深硅刻蚀侧壁粗糙度的方法 | |
| TWI506692B (zh) | Substrate etching method | |
| CN105679700B (zh) | 硅深孔刻蚀方法 | |
| CN104916577A (zh) | 斜孔刻蚀方法 | |
| CN108573867A (zh) | 硅深孔刻蚀方法 | |
| TWI654133B (zh) | 製造構造化表面的方法 | |
| TWI452625B (zh) | Manufacturing method of semiconductor device | |
| CN106960812A (zh) | 斜孔刻蚀方法 | |
| TW201604993A (zh) | 高深寬比結構的蝕刻方法及mems裝置的製作方法 | |
| CN101441407A (zh) | 光刻尺寸超规格的修正刻蚀方法 | |
| US7834452B2 (en) | Device made of single-crystal silicon | |
| CN106829851A (zh) | 一种改善mems器件牺牲层刻蚀粘结的方法 | |
| CN108231806A (zh) | 电容及其形成方法、图像传感器电路及其形成方法 | |
| CN105097494B (zh) | 刻蚀方法 | |
| CN101872728A (zh) | 焊垫层的制造方法 | |
| CN105720003B (zh) | 深硅孔刻蚀方法 | |
| CN105720002A (zh) | 斜孔刻蚀方法 | |
| CN105565257B (zh) | 斜孔刻蚀方法 | |
| CN104843633A (zh) | 硅的各向异性刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 100176 No. 8 Wenchang Avenue, Beijing economic and Technological Development Zone Applicant after: Beijing North China microelectronics equipment Co Ltd Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No. Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |